JP2009147104A - 使用済み半導体ウエハ又は基板の再生方法 - Google Patents
使用済み半導体ウエハ又は基板の再生方法 Download PDFInfo
- Publication number
- JP2009147104A JP2009147104A JP2007322809A JP2007322809A JP2009147104A JP 2009147104 A JP2009147104 A JP 2009147104A JP 2007322809 A JP2007322809 A JP 2007322809A JP 2007322809 A JP2007322809 A JP 2007322809A JP 2009147104 A JP2009147104 A JP 2009147104A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- substrate
- protective layer
- wafer
- reclaiming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【解決手段】(a)表面に機能層を有する使用済みの半導体ウエハ1を粗削りし、機能層を除去する工程と、(b)粗削りした半導体ウエハ1の表面に、ドライエッチングにより除去可能な保護層2を形成する工程と、(c)保護層2を形成した半導体ウエハ1をドライエッチングし、保護層2と、ウエハ1表面のうち保護層2により被覆されずに露出する部分とを除去する工程と、(d)ドライエッチングした半導体ウエハ1の平坦度を計測する工程と、を含み、(d)工程において所望の平坦度が得られない場合、所望の平坦度が得られるまで(b)から(d)までの工程を繰り返す。
【選択図】図2
Description
しかし、ウエットエッチングおよび研磨を用いる方法では、研磨装置が高価であること、かつ、半導体ウエハの損失量が大きいことが問題であった。損失量が大きいと、再生回数が少なくなる。その結果、たとえ再生できてもコストメリットは小さい。
この問題に対して、米国Applied Materials(AMAT)社は、研磨を用いず、ウエットエッチングおよびドライエッチングを併用することにより、半導体ウエハの損失量を9μmに抑えて半導体ウエハの再生が可能になったと報告している(非特許文献1参照)。
そこで、本発明の主たる課題は、使用済みの半導体ウエハを、より少ない損失量で使用済み半導体ウエハや基板を再生する技術を提供することにある。
<請求項1記載の発明>
(a)表面に機能層を有する使用済みの半導体ウエハ又は基板を粗削りし、前記機能層を除去する工程と、
(b)粗削りした半導体ウエハ又は基板の表面に、ドライエッチングにより除去可能な保護層を形成する工程と、
(c)前記保護層を形成した粗削りした表面を有する半導体ウエハ又は基板を、前記保護層とともにドライエッチングする工程と、
(d)ドライエッチングした半導体ウエハ又は基板における前記粗削りを行った表面の平坦度を計測する工程と、を含み、
前記(d)工程において所望の平坦度が得られない場合、前記(b)から(d)までの工程を繰り返す、
ことを特徴とする使用済み半導体ウエハ又は基板の再生方法。
本発明の主たる特徴は、機能層を粗削りした後、保護層を形成した上でドライエッチングを行い、保護層を形成した粗削りした表面を有する半導体ウエハ又は基板を、保護層とともにドライエッチングすることにより、粗削りした半導体ウエハ又は基板のラフネスを除去するところにある。
前記機能層の厚さが2μm以下であるシャローパターンの場合には、前記半導体ウエハ又は基板の損失量が1〜2μmとなる範囲で前記再生を行い、前記機能層の厚さが2〜3μmであるデイープパターンの場合には、前記半導体ウエハ又は基板の損失量が3〜4μmとなる範囲で前記再生を行う、請求項1記載の使用済み半導体ウエハ又は基板の再生方法。
前述したとおり、半導体ウエハ又は基板を再生する場合、半導体ウエハ又は基板の損失量がシャローパターンの場合には1〜2μm程度、デイープパターンの場合には3〜4μm程度であると、再生回数が無駄に少なくなることがなく、コストメリットも高まる。なお、損失量の定義は前述したとおりである。
前記(b)工程において、前記半導体ウエハ又は基板よりもエッチング速度の速い材料により前記保護層を形成するとともに、前記保護層の表面が前記半導体ウエハ又は基板表面における最も高い凸部の頂点よりも高くなるように前記保護層を形成する、請求項1又は2記載の使用済み半導体ウエハ又は基板の再生方法。
このような保護層の材料及び厚さを採用することによって、ドライエッチングに際して保護層及びウエハ等の表面を同時に除去できるものでありながら、保護層の厚さに高い精度が要求されないため、保護層の形成が極めて容易になる。
前記(b)工程の保護層を、フォトレジスト、反射防止膜、又は塗布型絶縁膜の塗布により形成する、請求項3記載の使用済み半導体ウエハ又は基板の再生方法。
本発明の保護層として、フォトレジストまたは塗布型絶縁膜の塗布により薄膜を形成すると、保護層の形成が極めて容易であり、特に保護層の形成及びドライエッチングを繰り返す場合に有利である。
前記(a)工程の粗削りを、前記半導体ウエハ又は基板の表面のSFQRmaxが0.1μmより大きく且つ2μm未満となるように行う、請求項1〜4のいずれか1項に記載の使用済み半導体ウエハ又は基板の再生方法。
粗削りは機能層を効率良く除去するためには必要であるが、機能層を除去した表面の平坦度が低すぎると、その後の保護層形成及びドライエッチングを何度も何度も繰り返すことになる。よって、作業効率の低下を防止するためには、表面の平坦度が本項記載の範囲内にあるのが好ましい。なお、SFQR(Site Front least - Squares Range) とは、平坦度に関して表面基準の平均平面をサイト毎に算出し、その面に対する凹凸の最大範囲を表した値であり、本発明では20mm×20mmのエリアで測定されるものを意味し、SFQRmaxはウエハ上の全サイトのSFQRの中の最大値を意味する。
前記(a)工程の粗削りを、ウエットエッチング、ウエットブラスト、研磨又はグラインダにより行う、請求項5記載の使用済み半導体ウエハ又は基板の再生方法。
本発明の粗削り工程では、ウエットエッチング、研磨又はグラインダを用いると、容易に、粗削り後の表面の平坦度を上記の好ましい範囲内とすることができる。
前記使用済み半導体ウエハが、シリコンウエハ、GaNウエハ、SiCウエハ、又はSOIウエハであり、前記基板が液晶用ガラス基板である、請求項1〜5のいずれか1項に記載の使用済み半導体ウエハ又は基板の再生方法。
本発明はこのような半導体ウエハ又は基板に好適である。
図1は、本発明に係る使用済み半導体ウエハの再生フローを示しており、主に(a)粗削り工程、(b)保護層の形成工程、(c)ドライエッチング工程、及び(d)平坦度の検査工程からなる。先ず、粗削り工程において、原料としての使用済み半導体ウエハが粗削りされ、表面の機能層が除去される。使用済み半導体ウエハは、表面にトランジスタや配線等からなる回路等の層(機能層)が加工形成されたものであり、ダイシング前の検査工程で不良となったもの等である。粗削りの程度は、機能層を除去できれば良いが、過度に行うと損失量が増加してしまうため、適宜調整するのが好ましい。機能層の一部が削りきれずに残留しても、後の工程で除去できるため問題はない。また、粗削り後のウエハ表面の平坦度が低すぎると、後の保護層形成及びドライエッチングを何度も何度も繰り返すことになるため、粗削り後のウエハ表面のSFQRmaxが0.1μmより大きく且つ2μm未満となるように行うのが望ましい。粗削り手段としては、ウエットエッチング、ウエットブラスト、研磨又はグラインダ等、公知の手法を適宜用いることができるが、費用対効果の点でウエットエッチング又はウエットブラストが好適である。
Claims (7)
- (a)表面に機能層を有する使用済みの半導体ウエハ又は基板を粗削りし、前記機能層を除去する工程と、
(b)粗削りした半導体ウエハ又は基板の表面に、ドライエッチングにより除去可能な保護層を形成する工程と、
(c)前記保護層を形成した粗削りした表面を有する半導体ウエハ又は基板を、前記保護層とともにドライエッチングする工程と、
(d)ドライエッチングした半導体ウエハ又は基板における前記粗削りを行った表面の平坦度を計測する工程と、を含み、
前記(d)工程において所望の平坦度が得られない場合、前記(b)から(d)までの工程を繰り返す、
ことを特徴とする使用済み半導体ウエハ又は基板の再生方法。 - 前記機能層の厚さが2μm以下であるシャローパターンの場合には、前記半導体ウエハ又は基板の損失量が1〜2μmとなる範囲で前記再生を行い、前記機能層の厚さが2〜3μmであるデイープパターンの場合には、前記半導体ウエハ又は基板の損失量が3〜4μmとなる範囲で前記再生を行う、請求項1記載の使用済み半導体ウエハ又は基板の再生方法。
- 前記(b)工程において、前記半導体ウエハ又は基板よりもエッチング速度の速い材料により前記保護層を形成するとともに、前記保護層の表面が前記半導体ウエハ又は基板表面における最も高い凸部の頂点よりも高くなるように前記保護層を形成する、請求項1又は2記載の使用済み半導体ウエハ又は基板の再生方法。
- 前記(b)工程の保護層を、フォトレジスト、反射防止膜、又は塗布型絶縁膜の塗布により形成する、請求項3記載の使用済み半導体ウエハ又は基板の再生方法。
- 前記(a)工程の粗削りを、前記半導体ウエハ又は基板の表面のSFQRmaxが0.1μmより大きく且つ2μm未満となるように行う、請求項1〜4のいずれか1項に記載の使用済み半導体ウエハ又は基板の再生方法。
- 前記(a)工程の粗削りを、ウエットエッチング、ウエットブラスト、研磨又はグラインダにより行う、請求項5記載の使用済み半導体ウエハ又は基板の再生方法。
- 前記使用済み半導体ウエハが、シリコンウエハ、GaNウエハ、SiCウエハ、又はSOIウエハであり、前記基板が液晶用ガラス基板である、請求項1〜5のいずれか1項に記載の使用済み半導体ウエハ又は基板の再生方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007322809A JP2009147104A (ja) | 2007-12-14 | 2007-12-14 | 使用済み半導体ウエハ又は基板の再生方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007322809A JP2009147104A (ja) | 2007-12-14 | 2007-12-14 | 使用済み半導体ウエハ又は基板の再生方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009147104A true JP2009147104A (ja) | 2009-07-02 |
Family
ID=40917379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007322809A Pending JP2009147104A (ja) | 2007-12-14 | 2007-12-14 | 使用済み半導体ウエハ又は基板の再生方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009147104A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056243A (ja) * | 2008-08-27 | 2010-03-11 | K square micro solution 株式会社 | 使用済み半導体ウエハの再生方法 |
US8450160B2 (en) | 2010-12-10 | 2013-05-28 | Samsung Display Co., Ltd. | Flattening method of a substrate |
KR101409952B1 (ko) * | 2011-06-15 | 2014-07-02 | (주) 세츠 | 기판 재생 방법 |
JP2015178221A (ja) * | 2014-03-19 | 2015-10-08 | 大日本印刷株式会社 | テンプレート基板の製造方法、および、ナノインプリント用テンプレートの製造方法 |
JP2019012853A (ja) * | 2018-10-16 | 2019-01-24 | 大日本印刷株式会社 | テンプレート基板の製造方法、および、ナノインプリント用テンプレートの製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000243801A (ja) * | 1999-02-23 | 2000-09-08 | Hamada Heavy Industries Ltd | シリコンウエハーの処理方法 |
JP2001044153A (ja) * | 1999-08-04 | 2001-02-16 | Mitsubishi Materials Silicon Corp | 半導体ウェーハの製造方法 |
JP2006337442A (ja) * | 2005-05-31 | 2006-12-14 | Sharp Corp | 基板の再生方法 |
WO2009031270A1 (ja) * | 2007-09-03 | 2009-03-12 | Panasonic Corporation | ウエハ再生方法およびウエハ再生装置 |
-
2007
- 2007-12-14 JP JP2007322809A patent/JP2009147104A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000243801A (ja) * | 1999-02-23 | 2000-09-08 | Hamada Heavy Industries Ltd | シリコンウエハーの処理方法 |
JP2001044153A (ja) * | 1999-08-04 | 2001-02-16 | Mitsubishi Materials Silicon Corp | 半導体ウェーハの製造方法 |
JP2006337442A (ja) * | 2005-05-31 | 2006-12-14 | Sharp Corp | 基板の再生方法 |
WO2009031270A1 (ja) * | 2007-09-03 | 2009-03-12 | Panasonic Corporation | ウエハ再生方法およびウエハ再生装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056243A (ja) * | 2008-08-27 | 2010-03-11 | K square micro solution 株式会社 | 使用済み半導体ウエハの再生方法 |
US8450160B2 (en) | 2010-12-10 | 2013-05-28 | Samsung Display Co., Ltd. | Flattening method of a substrate |
KR101409952B1 (ko) * | 2011-06-15 | 2014-07-02 | (주) 세츠 | 기판 재생 방법 |
JP2015178221A (ja) * | 2014-03-19 | 2015-10-08 | 大日本印刷株式会社 | テンプレート基板の製造方法、および、ナノインプリント用テンプレートの製造方法 |
JP2019012853A (ja) * | 2018-10-16 | 2019-01-24 | 大日本印刷株式会社 | テンプレート基板の製造方法、および、ナノインプリント用テンプレートの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105280476B (zh) | 一种改善晶圆边缘产品良率的方法 | |
US7629223B2 (en) | Method for manufacturing semiconductor device | |
CN106558529B (zh) | 浅沟槽隔离方法 | |
JP2010109151A (ja) | 使用済み半導体ウエハの再生方法 | |
JP2009147104A (ja) | 使用済み半導体ウエハ又は基板の再生方法 | |
CN1327504C (zh) | 制造半导体元件的方法 | |
US7829472B2 (en) | Method of forming at least an opening using a tri-layer structure | |
US20050142804A1 (en) | Method for fabricating shallow trench isolation structure of semiconductor device | |
JP2009032872A (ja) | 半導体装置の製造方法 | |
CN109166812B (zh) | 控片及其制造方法和化学机械研磨缺陷的监测方法 | |
JP5047100B2 (ja) | 使用済み半導体ウエハの再生方法 | |
US7468298B2 (en) | Method of manufacturing flash memory device | |
JP2008004881A (ja) | 素子分離構造部の製造方法 | |
JP2000036533A (ja) | 半導体装置の製造方法 | |
KR100669101B1 (ko) | 패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법 | |
JP6676701B2 (ja) | SiC表面の平坦化方法 | |
US6897121B2 (en) | Method of removing HDP oxide deposition | |
KR100979233B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
JP3097630B2 (ja) | 半導体装置の製造方法 | |
JP5368001B2 (ja) | Soi基板の製造方法 | |
KR100629603B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
KR100404224B1 (ko) | 반도체 소자의 화학적 기계적 연마 공정에서 피식각물의불균일성 개선 방법 | |
KR100707592B1 (ko) | 반도체 소자의 트렌치 소자 분리막 형성 방법 | |
KR100342875B1 (ko) | 오버레이 버니어 제조 방법 | |
KR100831676B1 (ko) | 반도체 디바이스의 소자 분리막 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101209 |
|
A711 | Notification of change in applicant |
Effective date: 20110907 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110907 |
|
A131 | Notification of reasons for refusal |
Effective date: 20130215 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20130614 Free format text: JAPANESE INTERMEDIATE CODE: A02 |