JP2009147104A - 使用済み半導体ウエハ又は基板の再生方法 - Google Patents

使用済み半導体ウエハ又は基板の再生方法 Download PDF

Info

Publication number
JP2009147104A
JP2009147104A JP2007322809A JP2007322809A JP2009147104A JP 2009147104 A JP2009147104 A JP 2009147104A JP 2007322809 A JP2007322809 A JP 2007322809A JP 2007322809 A JP2007322809 A JP 2007322809A JP 2009147104 A JP2009147104 A JP 2009147104A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
substrate
protective layer
wafer
reclaiming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007322809A
Other languages
English (en)
Inventor
Takashi Yunogami
隆 湯之上
Mineichi Kogami
峯市 湖上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
K Square Micro Solution
K SQUARE MICRO SOLUTION KK
Square Micro Solution Kk K
Original Assignee
K Square Micro Solution
K SQUARE MICRO SOLUTION KK
Square Micro Solution Kk K
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by K Square Micro Solution, K SQUARE MICRO SOLUTION KK, Square Micro Solution Kk K filed Critical K Square Micro Solution
Priority to JP2007322809A priority Critical patent/JP2009147104A/ja
Publication of JP2009147104A publication Critical patent/JP2009147104A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】使用済みの半導体ウエハを、より少ない損失量で使用済み半導体ウエハや基板を再生する技術を提供すること。
【解決手段】(a)表面に機能層を有する使用済みの半導体ウエハ1を粗削りし、機能層を除去する工程と、(b)粗削りした半導体ウエハ1の表面に、ドライエッチングにより除去可能な保護層2を形成する工程と、(c)保護層2を形成した半導体ウエハ1をドライエッチングし、保護層2と、ウエハ1表面のうち保護層2により被覆されずに露出する部分とを除去する工程と、(d)ドライエッチングした半導体ウエハ1の平坦度を計測する工程と、を含み、(d)工程において所望の平坦度が得られない場合、所望の平坦度が得られるまで(b)から(d)までの工程を繰り返す。
【選択図】図2

Description

本発明は、トランジスタや配線等からなる回路等の層(機能層)が形成された使用済みの半導体ウエハ、又は半導体製造装置の正常な動作・機能を確認するために使用した所謂ダミーウエハ等を、再び、半導体集積回路製造に適する半導体ウエハ、又は新品と変わらぬ平坦度のダミーウエハ等に再生する方法に関する。
使用済みの半導体ウエハを、半導体集積回路製造に適する半導体ウエハに再生する方法としては、従来、ウエットエッチングで半導体ウエハ上の異性物質を除去し、その後、研磨を施す方法などが知られている(例えば、特許文献1、2参照)。
しかし、ウエットエッチングおよび研磨を用いる方法では、研磨装置が高価であること、かつ、半導体ウエハの損失量が大きいことが問題であった。損失量が大きいと、再生回数が少なくなる。その結果、たとえ再生できてもコストメリットは小さい。
この問題に対して、米国Applied Materials(AMAT)社は、研磨を用いず、ウエットエッチングおよびドライエッチングを併用することにより、半導体ウエハの損失量を9μmに抑えて半導体ウエハの再生が可能になったと報告している(非特許文献1参照)。
特開2001−358107 特開2004−260137 Electronic Journal 2007年10月号、47頁
しかし、損失量は9μmでも大きすぎる。通常、半導体ウエハに集積回路を形成する場合、素子分離のための酸化膜層をシャロートレンチアイソレーショ(STI)法などにより形成する。その深さは、通常0.2〜0.4μm程度であるが、デバイスの種類によっては、0.5〜1.0μmになるものもある。さらに、nおよびpの両チャネルを使ったCMOSをつくるためには、n型とp型の深いウエル領域を形成する必要がある。ウエル構造としては、低不純物濃度のシリコンウエハにpとnの二つのウエルを形成する二重ウエル、高エネルギーイオン注入を用いてシリコン基板深部にもう一つ別のウエルを形成した三重ウエル等がある。後者の方が、より深くイオンが注入されるが、その深さは2〜3μm程度であることが知られている。
よって、このような半導体集積回路の製造用として再生する場合、最適な損失量は3μm程度であり、安全マージンを大きめにとったとしても3〜4μm程度であり、上記従来技術のように損失量が9μmもあると、リソグラフィ工程において焦点深度を合わせることができなくなり、レジストの感光が困難になるという問題点がある。なお、損失量とは、ウエハ等における表面の加工形成層(機能層)を除く部分の厚さが再生処理前後でどの程度減少したかを表すものである。
そこで、本発明の主たる課題は、使用済みの半導体ウエハを、より少ない損失量で使用済み半導体ウエハや基板を再生する技術を提供することにある。
上記課題を解決した本発明は次記のとおりである。
<請求項1記載の発明>
(a)表面に機能層を有する使用済みの半導体ウエハ又は基板を粗削りし、前記機能層を除去する工程と、
(b)粗削りした半導体ウエハ又は基板の表面に、ドライエッチングにより除去可能な保護層を形成する工程と、
(c)前記保護層を形成した粗削りした表面を有する半導体ウエハ又は基板を、前記保護層とともにドライエッチングする工程と、
(d)ドライエッチングした半導体ウエハ又は基板における前記粗削りを行った表面の平坦度を計測する工程と、を含み、
前記(d)工程において所望の平坦度が得られない場合、前記(b)から(d)までの工程を繰り返す、
ことを特徴とする使用済み半導体ウエハ又は基板の再生方法。
(作用効果)
本発明の主たる特徴は、機能層を粗削りした後、保護層を形成した上でドライエッチングを行い、保護層を形成した粗削りした表面を有する半導体ウエハ又は基板を、保護層とともにドライエッチングすることにより、粗削りした半導体ウエハ又は基板のラフネスを除去するところにある。
保護層を有する半導体ウエハ又は基板のドライエッチングを開始すると、以下の順でエッチングが進行する。すなわち、最初は、ウエハ表面のうち保護層により被覆された部分はエッチングされず、保護層が犠牲となって代わりにエッチングされる。一方、ウエハ表面のうち保護層のエッチングの進行により保護層が除去されて露出するようになった凸部(保護層が薄く、エッチング前の段階で既に保護層から突出していた凸部3も同様)はエッチングにより除去される。半導体ウエハ又は基板の凸部が保護層から露出する状態では、保護層と保護層により被覆されずに露出する半導体ウエハ又は基板の凸部が同時にエッチングされる。その際、凸部の形が断面で見て台形又は矩形ならばその肩部からエッチングが進行する。その結果、台形状又は矩形状の凸部はやがて三角形状になる。三角形状になった凸部は、二つの斜面が内向きにエッチングされて行き、全体として次第に小さくなっていく。これは、ドライエッチングにおいて、入射するエッチャント(エッチングを行うためのイオンや活性粒子)に対して、45度の角度を持った斜面が最もエッチング速度が速いことに起因している。他方、凹部の底部は保護層が消失するまではエッチングされない。
以上のようなメカニズムにより、極めて少ない損失でウエハ表面を平坦化することが可能となる。よって、本発明によれば極めて少ない損失で、半導体集積回路の製造に適する平坦度レベルを達成することができる。
<請求項2記載の発明>
前記機能層の厚さが2μm以下であるシャローパターンの場合には、前記半導体ウエハ又は基板の損失量が1〜2μmとなる範囲で前記再生を行い、前記機能層の厚さが2〜3μmであるデイープパターンの場合には、前記半導体ウエハ又は基板の損失量が3〜4μmとなる範囲で前記再生を行う、請求項1記載の使用済み半導体ウエハ又は基板の再生方法。
(作用効果)
前述したとおり、半導体ウエハ又は基板を再生する場合、半導体ウエハ又は基板の損失量がシャローパターンの場合には1〜2μm程度、デイープパターンの場合には3〜4μm程度であると、再生回数が無駄に少なくなることがなく、コストメリットも高まる。なお、損失量の定義は前述したとおりである。
<請求項3記載の発明>
前記(b)工程において、前記半導体ウエハ又は基板よりもエッチング速度の速い材料により前記保護層を形成するとともに、前記保護層の表面が前記半導体ウエハ又は基板表面における最も高い凸部の頂点よりも高くなるように前記保護層を形成する、請求項1又は2記載の使用済み半導体ウエハ又は基板の再生方法。
(作用効果)
このような保護層の材料及び厚さを採用することによって、ドライエッチングに際して保護層及びウエハ等の表面を同時に除去できるものでありながら、保護層の厚さに高い精度が要求されないため、保護層の形成が極めて容易になる。
<請求項4記載の発明>
前記(b)工程の保護層を、フォトレジスト、反射防止膜、又は塗布型絶縁膜の塗布により形成する、請求項3記載の使用済み半導体ウエハ又は基板の再生方法。
(作用効果)
本発明の保護層として、フォトレジストまたは塗布型絶縁膜の塗布により薄膜を形成すると、保護層の形成が極めて容易であり、特に保護層の形成及びドライエッチングを繰り返す場合に有利である。
<請求項5記載の発明>
前記(a)工程の粗削りを、前記半導体ウエハ又は基板の表面のSFQRmaxが0.1μmより大きく且つ2μm未満となるように行う、請求項1〜4のいずれか1項に記載の使用済み半導体ウエハ又は基板の再生方法。
(作用効果)
粗削りは機能層を効率良く除去するためには必要であるが、機能層を除去した表面の平坦度が低すぎると、その後の保護層形成及びドライエッチングを何度も何度も繰り返すことになる。よって、作業効率の低下を防止するためには、表面の平坦度が本項記載の範囲内にあるのが好ましい。なお、SFQR(Site Front least - Squares Range) とは、平坦度に関して表面基準の平均平面をサイト毎に算出し、その面に対する凹凸の最大範囲を表した値であり、本発明では20mm×20mmのエリアで測定されるものを意味し、SFQRmaxはウエハ上の全サイトのSFQRの中の最大値を意味する。
<請求項6記載の発明>
前記(a)工程の粗削りを、ウエットエッチング、ウエットブラスト、研磨又はグラインダにより行う、請求項5記載の使用済み半導体ウエハ又は基板の再生方法。
(作用効果)
本発明の粗削り工程では、ウエットエッチング、研磨又はグラインダを用いると、容易に、粗削り後の表面の平坦度を上記の好ましい範囲内とすることができる。
<請求項7記載の発明>
前記使用済み半導体ウエハが、シリコンウエハ、GaNウエハ、SiCウエハ、又はSOIウエハであり、前記基板が液晶用ガラス基板である、請求項1〜5のいずれか1項に記載の使用済み半導体ウエハ又は基板の再生方法。
(作用効果)
本発明はこのような半導体ウエハ又は基板に好適である。
以上のとおり、本発明によれば、より少ない損失量で使用済み半導体ウエハや基板を再生できるようになる、等の利点がもたらされる。
以下、本発明の一実施形態について添付図面を参照しながら詳説する。
図1は、本発明に係る使用済み半導体ウエハの再生フローを示しており、主に(a)粗削り工程、(b)保護層の形成工程、(c)ドライエッチング工程、及び(d)平坦度の検査工程からなる。先ず、粗削り工程において、原料としての使用済み半導体ウエハが粗削りされ、表面の機能層が除去される。使用済み半導体ウエハは、表面にトランジスタや配線等からなる回路等の層(機能層)が加工形成されたものであり、ダイシング前の検査工程で不良となったもの等である。粗削りの程度は、機能層を除去できれば良いが、過度に行うと損失量が増加してしまうため、適宜調整するのが好ましい。機能層の一部が削りきれずに残留しても、後の工程で除去できるため問題はない。また、粗削り後のウエハ表面の平坦度が低すぎると、後の保護層形成及びドライエッチングを何度も何度も繰り返すことになるため、粗削り後のウエハ表面のSFQRmaxが0.1μmより大きく且つ2μm未満となるように行うのが望ましい。粗削り手段としては、ウエットエッチング、ウエットブラスト、研磨又はグラインダ等、公知の手法を適宜用いることができるが、費用対効果の点でウエットエッチング又はウエットブラストが好適である。
保護層の形成工程からドライエッチング工程までの概略が図2に示されている。すなわち、先ず保護層の形成工程ではるように、粗削り後のウエハ1の表面に、ドライエッチングにより除去可能な保護層2が形成される。保護層2の材料及び厚さは適宜選択することができるが、ウエハ1よりもエッチング速度の速い材料を用い、保護層2の表面がウエハ1表面における最も高い凸部3の頂点よりも高くなるように保護層2を形成すると、ドライエッチングに際して保護層2及びウエハ1の表面を同時に除去できるものでありながら、保護層2の厚さに高い精度が要求されないため、保護層2の形成が極めて容易になる。このような保護層2に適した材料としては、フォトレジスト、反射防止膜、又は塗布型絶縁膜(Spin on Glass、SOG)が好適である。この場合、保護層2の膜厚は概ね1〜5μm程度である。保護層2は、必要に応じてプリベーキングや、ベーキング、UVキュアリングを行い、焼きしめ又は硬化を図ることができる。
もちろん、保護層2の材料としてウエハ1よりもエッチング速度の速い材料を用いることや、保護層2の表面がウエハ1表面における最も高い凸部3の頂点よりも低くなるように保護層2を形成することも可能である。
次いで、ドライエッチング工程では、保護層2を形成したウエハ1がドライエッチングされる。この際、ウエハ1表面のうち保護層2により被覆された部分はエッチングされず、保護層2が犠牲となって代わりにエッチングされる。一方、ウエハ1表面のうち保護層2のエッチングの進行により保護層2が除去されて露出するようになった凸部3(保護層2が薄く、エッチング前の段階で既に保護層2から突出していた凸部3も同様)はエッチングにより除去される。この際、凸部3の形が断面で見て台形又は矩形ならばその肩部からエッチングが進行する。その結果、台形状又は矩形状の凸部3はやがて三角形状になる。三角形状になった凸部3は、二つの斜面が内向きにエッチングされて行き、全体として次第に小さくなっていく。これは、ドライエッチングにおいて、入射するエッチャント(エッチングを行うためのイオンや活性粒子)に対して、45度の角度を持った斜面が最もエッチング速度が速いことに起因している。かくして、保護層2及び保護層2から突出する凸部3が同時進行することにより、ウエハ表面の凸部3のみが選択的にエッチングされ、凸部3,3間の凹部(特に底部)は保護層2が消失するまではエッチングされないため、極めて少ない損失でウエハ1表面を平坦化することが可能となる。なお、ドライエッチングとしては公知の方法を特に限定無く用いることができる。
ドライエッチングの程度は適宜定めることができるが、保護層2が全て除去される(消失する)のを目安にドライエッチングを停止すると、僅かな損失を生じるが処理効率が高くなり、保護層の2一部を残した状態でドライエッチングを停止すると、処理効率は低下するが、損失が実質的に発生しなくなる。よって、総合的な損失量を考慮してドライエッチングの程度を決定するのが望ましい。
ここで、再生における損失量としては、機能層の厚さが2μm以下であるシャローパターンの場合には1〜2μm程度、機能層の厚さが2〜3μmであるデイープパターンの場合には3〜4μm程度に抑えると、再生回数が無駄に少なくなることがなく、コストメリットも高まる。
次いで、平坦度の検査工程では、ドライエッチングを終えた半導体ウエハ1の平坦度を測定する。平坦度の測定は適宜行うことができるが、SFQRmaxを指標とするのが簡易である。検査の結果、所望の平坦度が得られない場合(不合格の場合)は、所望の平坦度が得られるまで保護層2の形成工程、ドライエッチング工程、及び平坦度の検査工程測定を繰り返す。目的の平坦度は適宜定めればよいが、一般にSFQRmaxが0.1μm以下であれば、半導体集積回路製造に適する平坦度のウエハとなるため、これを目標値とするのが好ましい。
図3に示すトランジスタおよび9層配線の半導体集積回路が形成された12インチの使用済みシリコンウエハを使用し、本発明に係る再生処理を行った。まず、上記使用済みウエハに弗酸によるウエットエッチング処理を行い、その後、ウエットブラスト処理を行い、配線およびトランジスタ部分を殆ど除去した。このウエハにおける粗削り部分の平坦度SFQRmaxを測定した所、約1μmであった。
上記粗削り後のシリコンウエハに、レジストを最大膜厚3μmとなるように塗布した後、ベーキングおよびUVキュアリングして、硬化したレジストからなる保護層を形成した。次いで、このシリコンウエハを、保護層が全て無くなるまでドライエッチングした。ドライエッチング後のシリコンウエハの平坦度SFQRmaxを測定した結果、SFQRmaxは6.9nmに減少したことが判明した。また、シリコンウエハの損失量は3μmであることが分かった。
続いて、このウエハに再度、同様の保護層を形成し同様にドライエッチングを行ったところ、SFQRmaxは1.2nmに減少したことが判明した。また、シリコンウエハの損失量は合計で6μmであることが分かった。
これらの結果から、本発明によれば、損失量3μmで、半導体集積回路形成に使用可能な再生ウエハを製造できることが判明した。
本発明は、半導体ウエハの再生に適しているが、液晶用ガラス基板等の基板にも適用できるものである。
本発明に係る再生方法のフロー図である。 保護層の形成工程からドライエッチング工程までのウエハ表面の変化を示す要部拡大断面図である。 実施例の説明図である。
符号の説明
1…半導体ウエハ、2…保護層。

Claims (7)

  1. (a)表面に機能層を有する使用済みの半導体ウエハ又は基板を粗削りし、前記機能層を除去する工程と、
    (b)粗削りした半導体ウエハ又は基板の表面に、ドライエッチングにより除去可能な保護層を形成する工程と、
    (c)前記保護層を形成した粗削りした表面を有する半導体ウエハ又は基板を、前記保護層とともにドライエッチングする工程と、
    (d)ドライエッチングした半導体ウエハ又は基板における前記粗削りを行った表面の平坦度を計測する工程と、を含み、
    前記(d)工程において所望の平坦度が得られない場合、前記(b)から(d)までの工程を繰り返す、
    ことを特徴とする使用済み半導体ウエハ又は基板の再生方法。
  2. 前記機能層の厚さが2μm以下であるシャローパターンの場合には、前記半導体ウエハ又は基板の損失量が1〜2μmとなる範囲で前記再生を行い、前記機能層の厚さが2〜3μmであるデイープパターンの場合には、前記半導体ウエハ又は基板の損失量が3〜4μmとなる範囲で前記再生を行う、請求項1記載の使用済み半導体ウエハ又は基板の再生方法。
  3. 前記(b)工程において、前記半導体ウエハ又は基板よりもエッチング速度の速い材料により前記保護層を形成するとともに、前記保護層の表面が前記半導体ウエハ又は基板表面における最も高い凸部の頂点よりも高くなるように前記保護層を形成する、請求項1又は2記載の使用済み半導体ウエハ又は基板の再生方法。
  4. 前記(b)工程の保護層を、フォトレジスト、反射防止膜、又は塗布型絶縁膜の塗布により形成する、請求項3記載の使用済み半導体ウエハ又は基板の再生方法。
  5. 前記(a)工程の粗削りを、前記半導体ウエハ又は基板の表面のSFQRmaxが0.1μmより大きく且つ2μm未満となるように行う、請求項1〜4のいずれか1項に記載の使用済み半導体ウエハ又は基板の再生方法。
  6. 前記(a)工程の粗削りを、ウエットエッチング、ウエットブラスト、研磨又はグラインダにより行う、請求項5記載の使用済み半導体ウエハ又は基板の再生方法。
  7. 前記使用済み半導体ウエハが、シリコンウエハ、GaNウエハ、SiCウエハ、又はSOIウエハであり、前記基板が液晶用ガラス基板である、請求項1〜5のいずれか1項に記載の使用済み半導体ウエハ又は基板の再生方法。
JP2007322809A 2007-12-14 2007-12-14 使用済み半導体ウエハ又は基板の再生方法 Pending JP2009147104A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007322809A JP2009147104A (ja) 2007-12-14 2007-12-14 使用済み半導体ウエハ又は基板の再生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007322809A JP2009147104A (ja) 2007-12-14 2007-12-14 使用済み半導体ウエハ又は基板の再生方法

Publications (1)

Publication Number Publication Date
JP2009147104A true JP2009147104A (ja) 2009-07-02

Family

ID=40917379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007322809A Pending JP2009147104A (ja) 2007-12-14 2007-12-14 使用済み半導体ウエハ又は基板の再生方法

Country Status (1)

Country Link
JP (1) JP2009147104A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056243A (ja) * 2008-08-27 2010-03-11 K square micro solution 株式会社 使用済み半導体ウエハの再生方法
US8450160B2 (en) 2010-12-10 2013-05-28 Samsung Display Co., Ltd. Flattening method of a substrate
KR101409952B1 (ko) * 2011-06-15 2014-07-02 (주) 세츠 기판 재생 방법
JP2015178221A (ja) * 2014-03-19 2015-10-08 大日本印刷株式会社 テンプレート基板の製造方法、および、ナノインプリント用テンプレートの製造方法
JP2019012853A (ja) * 2018-10-16 2019-01-24 大日本印刷株式会社 テンプレート基板の製造方法、および、ナノインプリント用テンプレートの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243801A (ja) * 1999-02-23 2000-09-08 Hamada Heavy Industries Ltd シリコンウエハーの処理方法
JP2001044153A (ja) * 1999-08-04 2001-02-16 Mitsubishi Materials Silicon Corp 半導体ウェーハの製造方法
JP2006337442A (ja) * 2005-05-31 2006-12-14 Sharp Corp 基板の再生方法
WO2009031270A1 (ja) * 2007-09-03 2009-03-12 Panasonic Corporation ウエハ再生方法およびウエハ再生装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243801A (ja) * 1999-02-23 2000-09-08 Hamada Heavy Industries Ltd シリコンウエハーの処理方法
JP2001044153A (ja) * 1999-08-04 2001-02-16 Mitsubishi Materials Silicon Corp 半導体ウェーハの製造方法
JP2006337442A (ja) * 2005-05-31 2006-12-14 Sharp Corp 基板の再生方法
WO2009031270A1 (ja) * 2007-09-03 2009-03-12 Panasonic Corporation ウエハ再生方法およびウエハ再生装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056243A (ja) * 2008-08-27 2010-03-11 K square micro solution 株式会社 使用済み半導体ウエハの再生方法
US8450160B2 (en) 2010-12-10 2013-05-28 Samsung Display Co., Ltd. Flattening method of a substrate
KR101409952B1 (ko) * 2011-06-15 2014-07-02 (주) 세츠 기판 재생 방법
JP2015178221A (ja) * 2014-03-19 2015-10-08 大日本印刷株式会社 テンプレート基板の製造方法、および、ナノインプリント用テンプレートの製造方法
JP2019012853A (ja) * 2018-10-16 2019-01-24 大日本印刷株式会社 テンプレート基板の製造方法、および、ナノインプリント用テンプレートの製造方法

Similar Documents

Publication Publication Date Title
CN105280476B (zh) 一种改善晶圆边缘产品良率的方法
US7629223B2 (en) Method for manufacturing semiconductor device
CN106558529B (zh) 浅沟槽隔离方法
JP2010109151A (ja) 使用済み半導体ウエハの再生方法
JP2009147104A (ja) 使用済み半導体ウエハ又は基板の再生方法
CN1327504C (zh) 制造半导体元件的方法
US7829472B2 (en) Method of forming at least an opening using a tri-layer structure
US20050142804A1 (en) Method for fabricating shallow trench isolation structure of semiconductor device
JP2009032872A (ja) 半導体装置の製造方法
CN109166812B (zh) 控片及其制造方法和化学机械研磨缺陷的监测方法
JP5047100B2 (ja) 使用済み半導体ウエハの再生方法
US7468298B2 (en) Method of manufacturing flash memory device
JP2008004881A (ja) 素子分離構造部の製造方法
JP2000036533A (ja) 半導体装置の製造方法
KR100669101B1 (ko) 패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법
JP6676701B2 (ja) SiC表面の平坦化方法
US6897121B2 (en) Method of removing HDP oxide deposition
KR100979233B1 (ko) 반도체 소자의 소자분리막 형성방법
JP3097630B2 (ja) 半導体装置の製造方法
JP5368001B2 (ja) Soi基板の製造方法
KR100629603B1 (ko) 반도체 소자의 게이트 형성 방법
KR100404224B1 (ko) 반도체 소자의 화학적 기계적 연마 공정에서 피식각물의불균일성 개선 방법
KR100707592B1 (ko) 반도체 소자의 트렌치 소자 분리막 형성 방법
KR100342875B1 (ko) 오버레이 버니어 제조 방법
KR100831676B1 (ko) 반도체 디바이스의 소자 분리막 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101209

A711 Notification of change in applicant

Effective date: 20110907

Free format text: JAPANESE INTERMEDIATE CODE: A711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110907

A131 Notification of reasons for refusal

Effective date: 20130215

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20130614

Free format text: JAPANESE INTERMEDIATE CODE: A02