JP2006337442A - 基板の再生方法 - Google Patents

基板の再生方法 Download PDF

Info

Publication number
JP2006337442A
JP2006337442A JP2005158692A JP2005158692A JP2006337442A JP 2006337442 A JP2006337442 A JP 2006337442A JP 2005158692 A JP2005158692 A JP 2005158692A JP 2005158692 A JP2005158692 A JP 2005158692A JP 2006337442 A JP2006337442 A JP 2006337442A
Authority
JP
Japan
Prior art keywords
substrate
polishing
organic material
regenerating
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005158692A
Other languages
English (en)
Other versions
JP4500734B2 (ja
Inventor
Masahiro Ikeda
政博 池田
Minoru Otani
稔 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005158692A priority Critical patent/JP4500734B2/ja
Priority to US11/443,091 priority patent/US20070004050A1/en
Publication of JP2006337442A publication Critical patent/JP2006337442A/ja
Application granted granted Critical
Publication of JP4500734B2 publication Critical patent/JP4500734B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1316Methods for cleaning the liquid crystal cells, or components thereof, during manufacture: Materials therefor

Abstract

【課題】 無機材料膜上に形成された有機材料構造物、特に配向膜や配向制御用の突起構造物などを、工程数を最小限に抑え、有機材料構造物下の各層に及ぼされるダメージを可及的に低減しつつも容易且つ確実に除去し、カラーフィルタ基板又はTFT基板の最終形態に極めて近い状態に戻して再利用に供する。
【解決手段】 CF基板10を再生するにあたり、無機材料膜であるITO透明電極4より上層に存する有機材料構造物、即ち配向膜7、柱状スペーサ5及び突起構造物6を、酸化セリウムを含有する研磨剤及び水を用いた湿式研磨によって研磨除去する。
【選択図】 図2

Description

本発明は、液晶表示装置の製造プロセスにおいて発生した不良品について、不良部分である有機材料構造物を除去して基板の再利用を図るための基板の再生方法に関する。
一般的に、液晶表示装置は、透明電極等を備えた一対の基板と、これら基板間に挟持された液晶層とで構成されるものであり、透明電極間に電圧を印加することにより液晶を駆動させ、光透過率を制御して表示する装置である。
近年、液晶表示装置の需要は増加しており、液晶表示装置に対する要求も多様化している。そのなかで、特に視角特性や表示品質の改善が強く要求されており、これを実現する手段として、液晶分子を垂直配向させ、配向膜にラビング処理を施すことなく、基板表面に設けた土手状(線状)の突起構造物等により、電圧印加時の液晶分子の傾斜方向を複数方向に規制するMVA(Multi-domain Vertical Alignment)方式の液晶表示装置が開発されており、視角特性を大幅に改善することに成功している。
ところで、液晶表示装置の製造プロセスにおいて、工程内で生じる欠陥及び特性不良により不良品が発生する場合がある。特に、生産開始期から生産安定期に至る期間においては、材料、装置、プロセス条件等の変動により歩留が低く、多量の不良品が発生することがある。不良品については、不良層を除去して可能な限り支持基板を再利用することが望ましい。
従来、各種の不良層を除去するには、所定の剥離液を用いた化学的剥離処理により剥離除去する(特許文献1を参照)。例えば、配向膜が不良層となった場合、この配向膜を除去するには、基板をアルカリ性現像液TMAHや有機溶媒γブチロラクトン、NMPなどの剥離用薬液に数分間から数十分間、浸漬することによって処理を行うが、焼成された配向膜は簡単には剥離できないため、薬液を40℃〜60℃程度に加熱することで反応を加速して除去を行う。
また、ITO透明電極上に形成されたノボラック樹脂などの有機物による配向制御用構造物は、配向膜と同様に焼成後において薬液による剥離が簡単にはできないため、オゾン・アッシング、プラズマ・アッシング等のアッシングやドライエッチング処理によって除去を行い、基板を再生している。
特開2003−279915号公報 特開平11−95019号公報
ところが、特にMVA方式の液晶表示装置における垂直配向用の配向膜等の有機材料には、剥離用の薬液が浸透し難く、焼成前でも剥離できないものがある。更に、薬液の加熱によって反応を加速して剥離を行った場合、下地のカラーフィルタ層にも化学的なダメージが加わり、カラーフィルタ樹脂に剥離が生じたり、顔料の離脱による退色や樹脂の表面における凹凸の増加、ITO透明電極の表面の荒れ等が発生する場合がある。
また、プラズマ・アッシング処理によりITO透明電極上の有機材料構造物の除去を行った場合、例えば30秒間当たり0.2μmとエッチングレートが遅いため、配向制御用の突起構造物(膜厚1.4μm)や柱状スペーサ(膜厚3.5μm)など膜厚の厚い有機材料構造物は完全には除去できず、表面にパターン跡として一部が残る場合が多い。更に、アッシングの処理時間を長くした場合には、薬液処理と同様に表面の荒れや凹凸が発生する。
また、基板上の各種の膜を強アルカリ等で完全に除去し、素ガラスの状態にまで戻すガラス基板再生を行うと、再度、ガラス基板状態からカラーフィルタやTFT等を形成する必要があり、非常に工数やコストが掛かるという問題がある。
本発明は、上記の課題に鑑みてなされたものであり、無機材料膜上に形成された有機材料構造物、特に配向膜や配向制御用の突起構造物などを、工程数を最小限に抑え、有機材料構造物下の各層に及ぼされるダメージを可及的に低減しつつも容易且つ確実に除去し、カラーフィルタ基板又はTFT基板の最終形態に極めて近い状態に戻して再利用に供することのできる基板の再生方法を提供することを目的とする。
本発明の基板の再生方法は、液晶表示装置に使用される基板の再生方法であって、前記基板の上部に形成された無機材料膜を研磨ストッパ層として用い、前記無機材料膜上に形成された有機材料構造物のみを、研磨剤を用いた湿式の研磨のみにより選択的に除去する。
本発明では、物理的剥離処理である研磨により、研磨レートの小さいITO膜等の無機材料膜を研磨ストッパ層として用い、物理的な全面研磨によって無機材料膜上にある有機材料構造物である配向膜、柱状スペーサ、配向制御用構造物等の一般的には剥離が難しい焼成後の樹脂層を除去する。しかもこの場合、湿式の研磨のみにより、その後に化学的剥離処理を行うことなく有機材料構造物を除去することができる。これにより、下地のITO層、カラーフィルタ層、TFT層などに品質的なダメージを与えることなく、更には化学的剥離処理が不要であるために基板表面の荒れや基板表面の凹凸の増加が抑止され、最小限の工程で各基板を最終工程に近い段階に戻し、基板再生を実現する。
本発明の基板の再生方法の一態様では、前記研磨剤を変えた研磨レートの異なる複数回の前記研磨により、前記有機材料構造物のみを除去する。
このような複数回の研磨を行うことにより、有機材料構造物のうち研磨され難いものでも効率良く研磨し、種々の有機材料構造物に適合したきめ細かい確実な研磨除去が可能となるとともに、研磨後の基板表面の平坦性が向上する。
本発明によれば、無機材料膜上に形成された有機材料構造物、特に配向膜や配向制御用の突起構造物などを、工程数を最小限に抑え、有機材料構造物下の各層に及ぼされるダメージを可及的に低減しつつも容易且つ確実に除去し、カラーフィルタ基板又はTFT基板の最終形態に極めて近い状態に戻して再利用に供することができる。
以下、本発明を適用した好適な緒実施形態について、図面を参照しながら詳細に説明する。
(第1の実施形態)
本実施形態では、本発明をMVA方式の液晶表示装置のカラーフィルタ(CF)基板の再生に適用した場合について例示する。
図1は、CF基板の構成を示す概略断面図であり、図2は、第1の実施形態によるCF基板の再生方法を順次示す概略断面図である。
図1に示すように、CF基板10は、ガラス基板1の表面に、先ず、低反射Cr(例えば膜厚160nm程度)または樹脂ブラック(例えば膜厚1.2μm程度)などをパターニングしてなるブラックマトリクスが形成される。ここでは、低反射Crを採用し、低反射Cr−BM2と称する。
続いて、低反射Cr−BM2上に、R(赤),G(緑),B(青)の各着色樹脂のパターニングを3回繰り返して行い、例えば膜厚1.8μm程度のカラーフィルタ層3が形成される。更に、カラーフィルタ層3を覆うように、ITO透明電極4が膜厚150nm程度に形成される。
続いて、ITO透明電極4上に、例えば高さ3.5μm程度のセル厚保持用の柱状スペーサ5と、例えばノボラック樹脂製の誘電体層からなる例えば高さ1.4μm程度の土手状(線状)の配向規制用の突起構造物6とがパターン形成される。そして、柱状スペーサ5及び突起構造物6を覆うように、ITO透明電極4上に液晶分子を配向させるための例えば膜厚0.1μm程度の配向膜7が形成され、CF基板10が構成される。
本実施形態では、CF基板10を再生するにあたり、無機材料膜であるITO透明電極4より上層に存する有機材料構造物、即ち配向膜7、柱状スペーサ5及び突起構造物6を除去する。
先ず、図2(a)に示すように、CF基板10の裏面(下面)を基板ホルダ(基板ステージ)12に固定する。そして、CF基板10を基板ホルダ12に固定した状態で、研磨ヘッド(研磨ステージ)11を用いて、基板ホルダ12を加圧しながら研磨ヘッド11にCF基板10の表面(上面)を当接した状態で回転させ、ここでは酸化セリウムを含有する研磨剤及び水を用いた湿式研磨によって、CF基板10の表面全体の研磨を開始する。図示の例では、CF基板10を図1の状態から倒立させて研磨する様子を示す。
研磨が進行すると、図2(b)に示すように、CF基板10の表面において高い部分から徐々に研磨されてゆく。ここでは、柱状スペーサ5上の配向膜7、柱状スペーサ5、突起構造物6上の配向膜7、突起構造物6、ITO透明電極4上の配向膜7の順で研磨が進む。
そして、図2(c)に示すように、無機材料膜であるITO透明電極4が研磨ストッパ層として機能し、ITO透明電極4の表面が露出した段階から約1分間の経過後に研磨を終了させる。
なお、本実施形態では、CF基板10にアクリル樹脂樹脂の柱状スペーサ5及び配向制御用の突起構造物6が形成されている場合を説明したが、単純に配向膜7の除去のみ、または柱状スペーサの除去のみなどにも使用可能である。
ここで、CF基板10に対して本実施形態の湿式研磨が完了した状態を、従来の化学的剥離処理により再生された状態と比較した様子を図3に示す。ここで、(a)が従来方法により剥離した様子を、(b)が本実施形態により剥離した様子をそれぞれ示す。
従来方法では、ガラス基板1上に低反射Cr−BM2が形成された状態まで戻されている。これに対して本実施形態では、CF基板10の最終形態に極めて近い状態、即ち、低反射Cr−BM2上にカラーフィルタ3及びITO透明電極4が積層された状態まで戻されている。このように、本実施形態では、再びカラーフィルタ3及びITO透明電極4を形成する必要がなく、従来方法に比べて工程数が大幅に削減される。
ここで、実際にCF基板10に上記の湿式研磨を施した様子を図4及び図5の顕微鏡写真に示す。ここで、図4の各図が光学顕微鏡写真を、図5の各図が図4の対象を部分的に拡大した電子顕微鏡写真をそれぞれ示す。図4及び図5において、(a)が研磨前の状態、(b)が研磨後60秒間が経過した状態、(c)が研磨が完了した状態をそれぞれ示す。このように、(c)では、ITO透明電極4上の柱状スペーサ5及び配向制御用の突起構造物6及び配向膜7が除去された様子が判る。
以上説明したように、本実施形態によれば、無機材料膜であるITO透明電極4上に形成された有機材料構造物である柱状スペーサ5及び配向制御用の突起構造物6及び配向膜7を、工程数を最小限に抑え、有機材料構造物下の各層に及ぼされるダメージを可及的に低減しつつも容易且つ確実に除去し、CF基板10の最終形態に極めて近い状態に戻して再利用に供することが可能となる。
なお、特許文献2には、CF基板を再生するに際して、物理的剥離処理である研磨、ここでは微細でランダムな溝の形成を行って剥離液の浸透性を高めた後に、隔離液を用いた化学的剥離処理を行う技術が開示されている。特許文献2では、物理的剥離処理が化学的剥離処理の言わば補助的処理として行われる。これに対して本発明は、物理的剥離処理に続く化学的剥離処理を行うことなく、湿式研磨による物理的剥離処理のみで有機材料構造物を除去する技術であり、特許文献2の発明よりも少ない工程数で、化学的剥離処理に起因する基板表面の荒れや基板表面の凹凸の増加を惹起することなく、不要な有機材料構造物の確実な除去を行うことができる。
(変形例)
ここで、第1の実施形態の変形例について説明する。この変形例では、第1の実施形態と同様に、図1に示すCF基板の再生に適用した場合について例示するが、湿式研磨の方法が第1の実施形態と若干異なる点で相違する。
図6は、第1の実施形態の変形例によるCF基板の再生方法を順次示す概略断面図である。
本変形例では、本実施形態と同様に、CF基板10を再生するにあたり、無機材料膜であるITO透明電極4より上層に存する有機材料構造物、即ち配向膜7、柱状スペーサ5及び突起構造物6を除去する。
先ず、図6(a)に示すように、CF基板10の裏面(下面)を基板ホルダ(基板ステージ)12に固定する。そして、CF基板10を基板ホルダ12に固定した状態で、研磨ヘッド(研磨ステージ)11を用いて、基板ホルダ12を加圧しながら研磨ヘッド11にCF基板10の表面(上面)を当接した状態で回転させ、研磨の当初には、研磨レートの比較的大きい酸化セリウムを含有する研磨剤及び水を用いた湿式研磨によって、CF基板10の表面全体の研磨を開始する。図示の例では、CF基板10を図1の状態から倒立させて研磨する様子を示す。
研磨が進行すると、CF基板10の表面において高い部分から徐々に研磨されてゆく。ここでは、最初に柱状スペーサ5上の配向膜7、柱状スペーサ5、突起構造物6上の配向膜7、突起構造物6の順で研磨が進む。ここで、柱状スペーサ5及び突起構造物6は、比較的研磨され難いものであるため、研磨レートの比較的大きい酸化セリウムを含有する研磨剤及び水を用いた湿式研磨により、これらが効率良く確実に研磨除去されてゆく。
更に研磨が進行し、図6(b)に示すように、ITO透明電極4上の配向膜7に到達する時点で、研磨剤を変える。ここでは、酸化セリウムに比べて研磨レートの小さいもの、例えばアルミナを含有する研磨剤を用いて、当該研磨剤及び水による湿式研磨を引き続き行う。研磨レートの比較的小さいアルミナを含有する研磨剤及び水を用いた湿式研磨により、CF基板10の表面状態を整えながら配向膜7が研磨除去される。
そして、図6(c)に示すように、無機材料膜であるITO透明電極4が研磨ストッパ層として機能し、ITO透明電極4の表面が露出した段階から約1分間の経過後に研磨を終了させる。このとき、CF基板10の表面状態を整えながら配向膜7が研磨除去されたことにより、配向膜7が除去されたCF基板10の表面、即ちITO透明電極4の表面の平坦性が向上する
なお、本変形例では、本実施形態と同様に、CF基板10にアクリル樹脂樹脂の柱状スペーサ5及び配向制御用の突起構造物6が形成されている場合を説明したが、単純に配向膜7の除去のみ、または柱状スペーサの除去のみなどにも使用可能である。
以上説明したように、本変形例によれば、第1の実施形態の奏する緒効果に加え、有機材料構造物のうち研磨され難いものでも効率良く研磨し、種々の有機材料構造物に適合したきめ細かい確実な研磨除去が可能となるとともに、研磨後の基板表面の平坦性が向上する。
(第2の実施形態)
本実施形態では、本発明をMVA方式の液晶表示装置の薄膜トランジスタ(TFT)基板の再生に適用した場合について例示する。
図7は、TFT基板の構成を示す概略断面図であり、図8は、第2の実施形態によるTFT基板の再生方法を順次示す概略断面図である。
図7に示すように、TFT基板20は、ガラス基板21の表面に、先ず、ゲート電極22がパターン形成される。ゲート電極22としては、例えばAl/Nd/Moの積層膜が膜厚250nm程度に形成され、これを電極形状にパターニングすることにより形成される。更に、ゲート電極22を覆うように、ゲート絶縁膜23が形成される。ゲート絶縁膜23としては、例えばシリコン窒化膜が膜厚350nm程度に形成される。
続いて、ゲート電極22の上方で当該ゲート電極22とゲート絶縁膜23を介して対向するように、アモルファス・シリコン(a−Si)膜24がパターン形成される。更に、a−Si膜24の一部と接続されるように、ソース電極25及びドレイン電極26がパターン形成される。ソース電極25及びドレイン電極26としては、Mo/Al/Moの積層膜が膜厚320nm程度に形成され、これを各々の電極形状にパターニングすることにより形成される。ここで、a−Si膜24上に形成されたソース電極25及びドレイン電極26と、a−Si膜24とゲート絶縁膜23を介して対向するゲート電極22とにより、能動素子となるTFT素子が構成される。
続いて、ソース電極25及びドレイン電極26を覆う保護膜27が形成される。保護膜27としては、例えばシリコン窒化膜が膜厚200nm程度に形成される。図示の例では、保護膜27にソース電極25の一部を露出させる開孔が形成される。更に、前記開孔を埋め込みソース電極25と接続されてなるITO画素電極28が保護膜27上に膜厚40nm程度にパターン形成される。そして、ITO画素電極28上及び保護膜27上に、液晶分子を配向させるための例えば膜厚0.1μm程度の配向膜29が形成され、TFT基板20が構成される。
本実施形態では、TFT基板20を再生するにあたり、配向膜29を除去する。
先ず、図8(a)に示すように、TFT基板20の裏面(下面)を基板ホルダ(基板ステージ)12に固定する。そして、TFT基板20を基板ホルダ12に固定した状態で、研磨ヘッド(研磨ステージ)11を用いて、基板ホルダ12を加圧しながら研磨ヘッド11にTFT基板20の表面(上面)を当接した状態で回転させ、ここではアルミナを含有する研磨剤及び水を用いた湿式研磨によって、TFT基板20の表面全体の研磨を開始する。図示の例では、TFT基板20を図7の状態から倒立させて研磨する様子を示す。
研磨が進行すると、図8(b)に示すように、TFT基板20の表面において高い部分から徐々に研磨されてゆく。ここでは、最初にTFT素子上の配向膜29から研磨が進む。
TFT基板20では、ITO画素電極28の部分よりも、TFT素子上や中間電極上の部分が約0.5nm〜0.6nm程度高いため、この部分から先に研磨され、ITO画素電極28上の配向膜29が研磨されている間に中間電極等も研磨されるが、電極や配線は無機膜で研磨レートが小さいため、特に問題は生じない。
そして、無機材料膜であるITO画素電極28が研磨ストッパ層として機能し、図8(c)に示すように、ITO画素電極28の表面が露出した段階から約30秒間の経過後に研磨を終了させる。ここで、ITO画素電極28を若干研磨することにより、ITO画素電極28上等の配向膜29が研磨除去される。
ここで、TFT基板20に対して本実施形態の湿式研磨が完了した状態を図9に示す。
本実施形態では、TFT基板20の最終形態に極めて近い状態、即ち、保護膜27上にITO画素電極28が形成された状態まで戻される。このように、本実施形態では、再びITO画素電極28やTFT素子の構成要素等を形成する必要がなく、従来方法に比べて工程数が大幅に削減される。
以上説明したように、本実施形態によれば、無機材料膜であるITO画素電極28上に形成された有機材料構造物である配向膜29を、工程数を最小限に抑え、有機材料構造物下の各層に及ぼされるダメージを可及的に低減しつつも容易且つ確実に除去し、TFT基板20の最終形態に極めて近い状態に戻して再利用に供することが可能となる。
CF基板の構成を示す概略断面図である。 第1の実施形態によるCF基板の再生方法を順次示す概略断面図である。 CF基板に対して本実施形態の湿式研磨が完了した状態を、従来の化学的剥離処理により再生された状態と比較した様子を示す概略断面図である。 CF基板に第1の実施形態による湿式研磨を施した様子を光学顕微鏡写真により示す図である。 CF基板に第1の実施形態による湿式研磨を施した様子を電子顕微鏡写真により示す図である。 第1の実施形態の変形例によるCF基板の再生方法を順次示す概略断面図である。 TFT基板の構成を示す概略断面図である。 第2の実施形態によるTFT基板の再生方法を順次示す概略断面図である。 第2の実施形態の湿式研磨が完了した状態を示す概略断面図である。
符号の説明
1,21 ガラス基板
2 低反射Cr−BM
3 カラーフィルタ層
4 ITO透明電極
5 柱状スペーサ
6 配向規制用の突起構造物
7,29 配向膜
10 CF基板
20 TFT基板
22 ゲート電極
23 ゲート絶縁膜
24 a−Si膜
25 ソース電極
26 ドレイン電極
27 保護膜
28 ITO画素電極

Claims (8)

  1. 液晶表示装置に使用される基板の再生方法であって、
    前記基板の上部に形成された無機材料膜を研磨ストッパ層として用い、前記無機材料膜上に形成された有機材料構造物のみを、研磨剤を用いた湿式の研磨のみにより選択的に除去することを特徴とする基板の再生方法。
  2. 前記無機材料膜がITOからなる透明電極であることを特徴とする請求項1に記載の基板の再生方法。
  3. 前記有機材料構造物が配向膜であることを特徴とする請求項1又は2に記載の基板の再生方法。
  4. 前記有機材料構造物が柱状スペーサであることを特徴とする請求項1〜3のいずれか1項に記載の基板の再生方法。
  5. 前記有機材料構造物が配向制御用の突起構造物であることを特徴とする請求項1〜4のいずれか1項に記載の基板の再生方法。
  6. 前記研磨剤が酸化セリウム又はアルミナを含有するものであることを特徴とする請求項1〜5のいずれか1項に記載の基板の再生方法。
  7. 前記研磨剤を変えた研磨レートの異なる複数回の前記研磨により、前記有機材料構造物のみを除去することを特徴とする請求項1〜5のいずれか1項に記載の基板の再生方法。
  8. 1回目の前記研磨に酸化セリウムを含有する第1の研磨剤を用い、2回目の前記研磨に、前記第1の研磨剤よりも研磨レートの小さいアルミナを含有する第2の研磨剤を用いることを特徴とする請求項7に記載の基板の再生方法。
JP2005158692A 2005-05-31 2005-05-31 基板の再生方法 Expired - Fee Related JP4500734B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005158692A JP4500734B2 (ja) 2005-05-31 2005-05-31 基板の再生方法
US11/443,091 US20070004050A1 (en) 2005-05-31 2006-05-31 Method of regenerating substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005158692A JP4500734B2 (ja) 2005-05-31 2005-05-31 基板の再生方法

Publications (2)

Publication Number Publication Date
JP2006337442A true JP2006337442A (ja) 2006-12-14
JP4500734B2 JP4500734B2 (ja) 2010-07-14

Family

ID=37558091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005158692A Expired - Fee Related JP4500734B2 (ja) 2005-05-31 2005-05-31 基板の再生方法

Country Status (2)

Country Link
US (1) US20070004050A1 (ja)
JP (1) JP4500734B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147104A (ja) * 2007-12-14 2009-07-02 K square micro solution 株式会社 使用済み半導体ウエハ又は基板の再生方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8338267B2 (en) * 2007-07-11 2012-12-25 Sematech, Inc. Systems and methods for vertically integrating semiconductor devices
IT1401647B1 (it) * 2010-07-09 2013-08-02 Campatents B V Metodo per monitorare cambi di configurazione di un dispostivo di controllo di una macchina automatica

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10301145A (ja) * 1997-04-26 1998-11-13 Semiconductor Energy Lab Co Ltd 液晶表示装置および電子デバイス
JP2000241819A (ja) * 1998-12-25 2000-09-08 Internatl Business Mach Corp <Ibm> 紫外線による有機分子除去装置及び有機高分子膜の除去方法
JP2001337305A (ja) * 2000-05-24 2001-12-07 Sharp Corp 廃液晶パネルの処理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5626715A (en) * 1993-02-05 1997-05-06 Lsi Logic Corporation Methods of polishing semiconductor substrates
US5934980A (en) * 1997-06-09 1999-08-10 Micron Technology, Inc. Method of chemical mechanical polishing
JPH11181403A (ja) * 1997-12-18 1999-07-06 Hitachi Chem Co Ltd 酸化セリウム研磨剤及び基板の研磨法
US6733553B2 (en) * 2000-04-13 2004-05-11 Showa Denko Kabushiki Kaisha Abrasive composition for polishing semiconductor device and method for producing semiconductor device using the same
GB2368971B (en) * 2000-11-11 2005-01-05 Pure Wafer Ltd Process for Reclaimimg Wafer Substrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10301145A (ja) * 1997-04-26 1998-11-13 Semiconductor Energy Lab Co Ltd 液晶表示装置および電子デバイス
JP2000241819A (ja) * 1998-12-25 2000-09-08 Internatl Business Mach Corp <Ibm> 紫外線による有機分子除去装置及び有機高分子膜の除去方法
JP2001337305A (ja) * 2000-05-24 2001-12-07 Sharp Corp 廃液晶パネルの処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147104A (ja) * 2007-12-14 2009-07-02 K square micro solution 株式会社 使用済み半導体ウエハ又は基板の再生方法

Also Published As

Publication number Publication date
US20070004050A1 (en) 2007-01-04
JP4500734B2 (ja) 2010-07-14

Similar Documents

Publication Publication Date Title
KR101820171B1 (ko) 경량 박형의 액정표시장치 제조방법
US6985199B2 (en) LCD device and method for manufacturing the same
US9869902B2 (en) Array substrate and method of manufacturing the same, and display device
FR2895699A1 (fr) Procede de placement de motifs et procede de fabrication d&#39;un dispositif d&#39;affichage a cristaux liquides le mettant en oeuvre
JP2005321449A (ja) 液晶表示パネル、およびその製造方法
JP2006184910A (ja) 液晶表示装置の配向膜形成方法
JP4500734B2 (ja) 基板の再生方法
JP4550794B2 (ja) 能動デバイスアレイ基板とその製造方法
KR20130061485A (ko) 경량 박형의 액정표시장치 제조방법
JP2002055219A (ja) カラーフィルター基板の製造方法
TWI345802B (en) Methods for repairing patterned structure of electronic devices
JP4750969B2 (ja) 平面表示装置の製造方法
TW201932938A (zh) 顯示面板及製造顯示面板頂基材的方法
JP4056383B2 (ja) ガラス基板の再生方法
TWI380099B (en) Method of forming a display panel
JP2007001789A (ja) ガラス表面の研磨方法
KR20070001548A (ko) 액정표시장치용 어레이 기판의 제조방법
JP2006330545A (ja) 段差付フォトマスク及びカラーフィルタ基板並びにその製造法
JPH10333132A (ja) 基板平坦化方法、液晶表示パネル、液晶プロジェクタ
JP2005010816A (ja) ガラス基板の再生方法
JPH11352350A (ja) 光導波路素子の製造方法
JP2018159817A (ja) 液晶表示装置の製造方法
KR101970553B1 (ko) 경량 박형의 액정표시장치 제조방법
JP2007086583A (ja) 液晶表示装置の製造方法
WO2018230392A1 (ja) 液晶表示パネルの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees