JP5047100B2 - 使用済み半導体ウエハの再生方法 - Google Patents

Description

本発明は、半導体集積回路が形成された半導体ウエハのうち何らかの理由で製品になり得なかった所謂落ちこぼれ製品ウエハ、上記集積回路を形成する一部のパターン、薄膜、及び不純物注入／拡散層等の少なくとも一つが形成された所謂テストウエハ（別名、モニターウエハ）、および、装置のメンテナンスなどに使用した所謂ダミーウエハを、研磨法を用いずに、必要最小限の半導体基板損失量で、再び、使用できるように再生する方法に関し、特に、基板損失量を最小限にすることにより、従来技術では数回〜10回程度であった再生回数を、飛躍的に向上させる方法に関する。

使用済みのシリコンウエハを、再び、半導体集積回路製造に適する半導体ウエハに再生する方法としては、
（１）ウエットエッチングで金属配線層および絶縁膜層を除去する工程、
（２）トランジスタなどのシリコンパターンを機械的研磨により除去平坦化する工程、
（３）上記機械的研磨によって生じた変質層や不純物を除去するウエットエッチング工程、
（４）ポリッシングによる鏡面仕上げ工程、
を含む方法が知られている（例えば特許文献１参照）。
また、上記（２）工程の機械的研磨の代わりに、金属汚染を低減するために、ブラスト加工、または、硬質粒子圧接法を用いる方法も考案されている（例えば特許文献２参照）。

しかし、機械的研磨や、ブラスト加工、硬質粒子圧接法などでは、半導体ウエハの基板損失量が大きいことが問題である。例えば、特許文献１の実施例では、基板損失量が31μｍとなっている。また、特許文献２の実施例では、20〜25μｍの基板損失量がある。

12インチシリコンウエハの厚みは775μｍであり、100μｍ以上の基板損失があると、各種半導体製造装置での処理が困難になる。従って、上述した従来の方法では、3〜5回程度しか再生できない。

このような問題を解決するために、上記（２）工程の機械的研磨法の代わりに、化学的機械研磨（Chemical Mechanical Planarization、CMP）法を用いることが検討されている。CMP法を用いれば、基板損失量を低減できると予想できる。しかし、CMP装置は非常に高価である。また、大量の研磨液および研磨剤を使用することから、ランニングコストが高いこと、大量の産業廃棄物を発生することなどが問題である。

また、機械的研磨、ブラスト加工、硬質粒子圧接法、CMP法とは異なる方法として、ドライエッチングを用いる方法が検討されている。米国Applied Materials（AMAT）社は、使用済みシリコンウエハを、研磨を用いず、ウエットエッチングおよびドライエッチングを併用することにより、シリコンウエハの基板損失量を9μｍに抑えることができ、11回の再生が可能になったと報告している（非特許文献１参照）。

しかし、基板損失量は、9μｍでも大きすぎる。通常、半導体ウエハに集積回路を形成する場合、素子分離のための酸化膜層を、部分的酸化（LoCal Oxidation of Silicon, LOCOS）法、または、シャロートレンチアイソレーション（Shallow Trench Isolation, STI）法などにより形成する。その深さは、通常0.2〜0.4μｍ程度である（デバイスの種類によっては、0.5〜1.0μｍになるものもある）。従って、半導体ウエハをドライエッチングして、このような素子分離パターンを除去し、平坦な半導体表面を得るには、基板損失量は、高々、1μｍで十分なはずである。また、nおよびpの両チャネルを使ったCMOS構造においては、不純物の注入／拡散により、n型とp型の深いウエル領域が形成されている。ウエル構造としては、低不純物濃度のシリコンウエハにpとnの二つのウエルを形成する二重ウエル、高エネルギーイオン注入を用いてシリコン基板深部にもう一つ別のウエルを形成した三重ウエル等がある。後者の方が、より深くイオンが注入されるが、その深さは2〜3μｍ程度であることが知られている（例えば、非特許文献２参照）。従って、不純物の注入／拡散により深いウエルが形成されている半導体ウエハであっても、最適な基板損失量は3μｍ程度であると言える。安全マージンを大きめにとったとしても3〜4μｍ程度で十分であり、単にドライエッチングのみを用いる従来方法では基板損失量が多過ぎる。

以上を総括すると次のようになる。すなわち、使用済み半導体ウエハ再生する場合、機械的研磨、ブラスト加工、硬質粒子圧接法などを用いると、半導体ウエハの基板損失量が大きいため、再生回数が少なくなる。CMP法用いると、最小の基板損失量で再生できる可能性があるが、高コストになる。また、これらの方法を用いた場合、大量の産業廃棄物を生じることになる。一方、ドライエッチング法を用いた場合、産業廃棄物の発生を大幅に低減できるが、既存技術では半導体ウエハの基板損失量が大きすぎる。従って、再生回数が少ない。
特開2001−358107号公報 特開2002−57129号公報 Electronic Journal 2007年10月号、47頁 「半導体LSIのできるまで」編集委員会・編著、『よくわかる半導体LSIのできるまで』、日刊工業新聞社、101ページ。

そこで、本発明が解決しようとする課題は、落ちこぼれ製品ウエハ、テストウエハ（別名モニターウエハ）、ダミーウエハなどの使用済み半導体ウエハを、研磨を可能な限り（好ましくは完全に）用いずに、より少ない損失量で、所望の平坦度にすることができる技術を提供することにある。

上記課題を解決した本発明は、表面における、半導体集積回路又はその構成要素の一部が形成された部分と、その下側の再生部分とを有する使用済み半導体ウエハの再生方法であって、
(a)前記構成要素として金属配線及び絶縁膜層の少なくとも一方が形成されている場合、ウエットエッチングによってこれを除去する工程、
(b)表面に露出する半導体集積回路の構成要素を完全に被覆し、かつ、その表面が平坦になる塗布膜を形成する工程、
(c)前記塗布膜、及び塗布膜により被覆されている半導体集積回路の構成要素の全てをドライエッチングにより除去する工程、
をこの順に行うとともに、
前記(b)工程における前記塗布膜を、前記使用済み半導体ウエハにおける半導体の成分を含有するものとする、
ことを特徴とする使用済み半導体ウエハの再生方法である。

本発明では、前記(c)工程において、前記塗布膜と、前記塗布膜により被覆されている構成要素のドライエッチング速度が±10％の範囲内で等しくなる条件、すなわち、前記塗布膜と前記半導体のドライエッチング選択比（塗布膜のドライエッチング速度／前記半導体のドライエッチング速度）が1±0.1になる条件で、前記塗布膜よび前記構成要素をドライエッチングするのが好ましい。

また、本発明では、前記(c)工程において、前記塗布膜が、前記ドライエッチングにより消失するまでの時間をジャストエッチング時間T1、ジャストエッチング時間T1以降のドライエッチング時間をオーバーエッチング時間T2とした際、T2=T1×0.1〜T1×2である、すなわちオーバーエッチ時間T2は、ジャストエッチ時間T1の10％〜200％の範囲内であるのは好ましい。

また、本発明では、前記使用済み半導体ウエハが、前記半導体集積回路の構成要素として不純物注入／拡散層を有するものであり、前記(c)工程におけるドライエッチングによる半導体ウエハの基板損失量が、不純物注入／拡散層の深さ＋1μｍ以内であるのが好ましい。
また、本発明では、前記(c)工程におけるドライエッチングに用いるガスが、Cl₂、HBr、SF6、NF3、CF4、O₂、Ar、N₂のいずれか１種、又はこれらのガスを複数種含むものであるのは好ましい。

また、本発明では、前記(c)工程におけるドライエッチングの方式が、反応性イオンエッチングあるのが好ましい。

また、本発明では、前記(c)工程におけるドライエッチングに用いるプラズマ源が、容量結合型プラズマ、誘導結合型プラズマ、又はマイクロ波プラズマであるのが好ましい。

また、本発明では、前記(c)工程におけるドライエッチングの結果、前記表面の平坦度が所望の平坦度とならない場合、所望の平坦度が得られるまでオーバーエッチングを行うのが好ましい。

また、本発明は、前記(b)工程において、前記表面に露出する半導体集積回路の構成要素が、素子分離、トランジスタ、多結晶シリコン配線、プラグ、及びキャパシタの少なくとも一つである場合に好適である。

また、本発明では、前記(b)工程における前記塗布膜が、前記使用済み半導体ウエハにおける半導体の成分を含有するものであるのが好ましい。

また、本発明では、前記(b)工程における前記塗布膜が、フォトレジストまたは塗布型絶縁膜であるのが好ましい。

また、本発明では、前記使用済み半導体ウエハが、単結晶シリコンウエハ、窒化ガリウムウエハ、ガリウムヒ素などの化合物半導体ウエハ、非晶質シリコンウエハ、多結晶シリコンウエハ、石英ガラスウエハ、又はサファイアウエハであるのは好ましい。

本発明の主たる特徴は、半導体集積回路の構成要素を完全に被覆し、かつ、その表面が平坦になる塗布膜を形成した後、その塗布膜と、塗布膜により被覆されている構成要素の全てをドライエッチングにより除去するところにある。この場合、ドライエッチングを開始すると、最初は塗布膜のみがエッチングにより除去され、続いてエッチングの進行により回路構成要素の凸部が露出するようになると、この凸部が膜とともにエッチングにより除去される。この際、塗布膜の残存箇所は次第に少なくなるが、膜が最後まで残存する部分、つまり凹部の底部は最後までエッチングされない。換言すれば、膜が消失するまでは回路構成要素の凸部のみが選択的に除去され、凹部の底部は全く消失しない。また、膜が消失した後においても、凹部より凸部のエッチングが優先的に進行する。その結果、本発明では、極めて少ない損失で、使用済み半導体ウエハにおける半導体集積回路又はその構成要素を除去し、かつ再利用可能なレベルに平坦化することが可能となる。これにより、従来技術では、10回以上の再生が困難であった半導体ウエハの再生が、数十回〜100回以上再生可能になる。例えば、素子分離パターンがある使用済み半導体ウエハを、基板損失量1μｍで再生でき、その場合100回程度の再生が可能となる。また、不純物の注入／拡散により深いウエルが形成されている半導体ウエハであっても、基板損失量3〜4μｍで再生でき、その場合、25回以上の再生が可能となる。更に、研磨液や研磨剤を使用しないため、大幅に産業廃棄物の発生を低減できる。以上から、使用済みウエハを再生するコストを劇的に低減することが可能となる。

なお、本発明において採用したレジスト塗布及びドライエッチングによる全面エッチバックの組み合わせは、多層配線層の平坦化に用いること（徳山巍、橋本哲一編著、『MOS LSI製造技術』、日経マグロウヒル社、132〜137ページ参照）や、半導体集積回路形成プロセスにおいて平坦な素子分離酸化膜を得るために用いること（特開平8−213449号公報参照）、DRAMとロジックの混載半導体集積回路において、DRAM領域の段差を最小化するために用いること（特開平11−135758号公報参照）、あるいは、半導体ウエハの製造において、シリコン単結晶インゴットからスライスされた後、研磨処理した半導体ウエハ表面に存在するLTV(Local Thickness Variation：狭い領域での凹凸度合い）を除去するために用いること（特開平8−167587号公報参照）が知られているものの、使用済み半導体ウエハの再生に応用することは想定されていなかったものである。

図１は、本発明に係る再生方法のフローを示しており、主に、配線等除去工程、膜形成工程、及びドライエッチング工程をこの順に有するものである。
本発明の再生対象物は、表面における、半導体集積回路又はその構成要素の一部（一部のパターン、薄膜、若しくは不純物注入／拡散層等）が形成された部分と、その下側の再生部分とを有する使用済み半導体ウエハである。使用済み半導体ウエハとは、半導体集積回路が形成された半導体ウエハのうち何らかの理由で製品になり得なかった所謂落ちこぼれ製品ウエハ、上記集積回路を形成する一部のパターン、薄膜、及び不純物注入／拡散層等の少なくとも一つが形成された所謂テストウエハ（別名、モニターウエハ）、および、装置のメンテナンスなどに使用した所謂ダミーウエハをいう。半導体ウエハの材質は特に限定されないが、例えば、単結晶シリコン(Si)ウエハ、窒化ガリウム(GaN)ウエハ、ガリウムヒ素(GaAs)などの化合物半導体ウエハ、非晶質シリコン(Si)ウエハ、又は多結晶シリコン(Si)ウエハである場合に好適である。

かかる使用済み半導体ウエハに対して、表面（回路等形成面）に金属配線及び絶縁膜層の少なくとも一方が形成されている場合、先ず、配線等除去工程においてこれらをウエットエッチングによって除去する。ウエットエッチング方法は沸酸等を用いた公知の方法を特に限定無く使用することができる。配線等除去工程を行った後には、ウエハ１の表面には、素子分離、トランジスタ、多結晶シリコン配線、プラグ、キャパシタ等の、残りの回路構成要素の一部又は全部が露出するようになる。

次いで、膜形成工程では、図２（ａ）及び（ｂ）に示すように、使用済み半導体ウエハ１における表面（回路等形成面）に、ドライエッチング可能な塗布膜２を、回路構成要素が完全に被覆され、かつその表面が平坦になるように形成する。
塗布膜２は適宜選択することができるが、そのドライエッチング速度が回路構成要素のそれと比べて±１０％の範囲内で等しいものが好ましく、特に±５％の範囲内で等しいものが好ましい。本発明では、このようなドライエッチング選択比を有する塗布膜２を、使用済み半導体ウエハにおける半導体の成分を含有する材料（例えばシリコンウエハである場合は、シリコン原子を含む材料）により形成する。塗布膜２の形成手法は、容易性の観点から、膜形成材料の塗布により行うものが好ましく、特に対象物質が半導体である場合は、膜がフォトレジスト又は塗布型絶縁膜(Spin on Glass, SOG)であるのが好ましい。

塗布膜２としては、ドライエッチング速度が回路構成要素のそれと比べて１０％以上速いものも用いることができる。

次いで、ドライエッチング工程では、図２（ｃ）に示すように、)、ウエハ１の表面に形成されている塗布膜２、及び塗布膜２により被覆されている構成要素の全てをドライエッチングにより除去する。ドライエッチングに用いるガスは特に限定されないが、Cl₂、HBr、SF6、NF3、CF4、O₂、Ar、N₂のいずれか１種、又はこれらのガスを複数種含むものを好適に用いることができる。また、ドライエッチングの方式は特に限定されないが、反応性イオンエッチング(Reactive Ion Etching, RIE)であるのが好ましい。さらに、ドライエッチングに用いるプラズマ源は特に限定されないが、容量結合型プラズマ（別名、平行平板型プラズマ）、誘導結合型プラズマ(Inductively Coupled Plasma, ICP)、又はマイクロ波プラズマ（別名ECRプラズマ）であるのが好ましい。

ここで、塗布膜２のドライエッチング速度が回路構成要素のそれと比べて±１０％の範囲内で等しい場合、ドライエッチングを開始すると、最初は対象面全体を覆う塗布膜２のみがエッチングにより除去され、続いてエッチングの進行により回路構成要素の凸部３が露出するようになると、この凸部３が塗布膜２とほぼ同時に且つほぼ同速度でエッチングにより除去される。この際、塗布膜２の残存箇所は次第に少なくなるが、塗布膜２が最後まで残存する部分、すなわち回路構成要素の凹部４（例えばSTIパターン）の底部は最後までエッチングされない。換言すれば、塗布膜２が消失するまでは回路構成要素の凸部のみが選択的に除去され、凹部の底部は全く消失しない。また、ドライエッチングが本来有する性質により、塗布膜２が消失した後においても、凹部４より凸部３のエッチングが優先的に進行する。その結果、極めて少ない損失で、使用済み半導体ウエハにおける半導体集積回路又はその構成要素を除去し、かつ再利用可能なレベルに平坦化することが可能となる。

一方、塗布膜２のドライエッチング速度が回路構成要素のそれと比べて１０％以上速い場合、ドライエッチングの開始当初は塗布膜２のみがエッチングにより除去され、続いてエッチングの進行により回路構成要素の凸部３が露出するようになると、この凸部３もエッチングにより除去されるが、これよりも速く塗布膜２がエッチングにより除去され、凸部３の露出部分が増加していく。ドライエッチングにおいては凸部３の肩の部分が優先的に除去されるため、凸部３の大きさも徐々に小さくなり、最終的には凸部３は十分に小さくすることができる。表面を十分に平坦化するためには、前述の場合よりも基板損失が若干大きくなるが、この場合でも、従来と比べると極めて少ない損失での再生処理が可能となる。

ドライエッチングの程度は、回路構成要素が全て除去される限り適宜定めることができる。使用済み半導体ウエハ１が、回路構成要素として不純物注入／拡散層を有するものである場合、ドライエッチングによる半導体ウエハの基板損失量が、不純物注入／拡散層の深さ＋1μｍ以内であるのが好ましい。

また、塗布膜２のドライエッチング速度が回路構成要素のそれと比べて±１０％の範囲内で等しい場合、ドライエッチングを開始してから塗布膜２が消失するまでの時間をジャストエッチング時間T1とし、ジャストエッチング時間T1以降のドライエッチング時間をオーバーエッチング時間T2としたとき、T2=T1×0.1〜T1×2、特にT1×0.1〜T1×1.5であるのが好ましい。これにより、図２（ｄ）に示すように、ドライエッチングにより塗布膜２が消失した後に若干のオーバーエッチングを行い、殆ど損失なく、使用済み半導体ウエハ１における半導体集積回路又はその構成要素を除去し、かつ再利用可能なレベルに平坦化することが可能となる。

一方、塗布膜２のドライエッチング速度が回路構成要素のそれと比べて１０％以上速い場合、ウエハ１表面における凸部３のエッチングが不十分のまま塗布膜２が早期に消失し、十分な平坦度を得るには基盤損失が大きくなるおそれがある。よって、これを解決するする方法として、次の２通りの方法が提案される。

第１の方法は、図３のフローに示すように、ドライエッチング工程の後、表面の平坦度を計測する平坦度計測工程を行い、所望の平坦度に達していない場合は、更にオーバーエッチングを施すものである。この場合、所望の平坦度が得られるまで、平坦度計測工程と、オーバーエッチング工程とを繰り返すことができる。オーバーエッチングの程度は、ドライエッチングを開始してから膜が消失するまでの時間をジャストエッチング時間Ｔ１とし、ジャストエッチング時間Ｔ１以降のドライエッチング時間をオーバーエッチング時間Ｔ２としたとき、Ｔ２がＴ１の１倍〜５倍となる程度であるのが好ましい。この第１の方法によれば、損失量は多少増加するものの、対象物質の表面を第１の形態と同程度に平坦化することが可能になる。

第２の方法は、図４に示すフローのように、所望の平坦度が得られるまで、膜形成工程、ドライエッチング工程、対象面の平坦度計測工程を繰り返す方法である。この方法では、上記サイクルの回数を増やすほど、凸部の大きさを小さくでき、それに比例して、コストと時間が増大するという欠点はあるものの、前述のオーバーエッチング時間を長く取る第１の方法よりも損失を少なくすることができる。

なお、これら第１及び第２の方法は、塗布膜２のドライエッチング速度が回路構成要素のそれと比べて±１０％の範囲内で等しい場合にも適用できるものである。

ドライエッチング工程を終えたウエハは、必要に応じて、ウエットエッチング、熱処理（アニーリング）、ゲッタリング、鏡面研磨（ポリッシング）、洗浄及び検査を行うことにより再生が完了する。
＜実験１＞

図５および図６に示されるフローに従って、使用済みのテストウエハ２０を再生した。すなわち先ず、テストウエハ２０に形成されている絶縁膜のパターン２０Ｔを、沸酸によるウエットエッチングで取り除いた。ウエットエッチング直後の断面SEM写真を図７（ａ）に示す。1μｍ程度のシリコンのLOCOS段差パターンがあることがわかる。次に、レジスト２を塗布した。図７（ｂ）に示す断面SEM写真から、レジスト表面はほぼ平坦になっていることがわかる。次に、レジスト２を塗布したウエハ２２の表面を、ドライエッチングにより全面エッチバックした。

ここで、ドライエッチング条件は以下のように設定した。すなわち、マイクロ波プラズマエッチング装置を用いて、圧力1Pa、マイクロ波出力1400W、下部電極電圧150W、ガス種をO₂(30sccm)/SF₆/Ar(100sccm)と固定して、SF₆の流量をパラメータとして、図８に示したように、シリコンおよびレジストのエッチング速度を測定した。図８から、SF₆が10sccmでほぼ、シリコンとレジストのエッチング速度が同等、つまり、エッチング選択比が１になることがわかったため、この条件で、レジスト２付きのシリコンウエハ２２をエッチングした。オーバーエッチは、100％とした。

図７（ｃ）に示すドライエッチング後の断面SEM写真から、シリコン２０Ｓの表面には50nm程度の小さなうねりがあるものの、ほぼ平坦化されていることがわかる。図７（ｃ）の拡大SEM写真からも、シリコン２０Ｓの表面が滑らかかつ平坦であることがわかる。また、この時点におけるシリコンの基板損失量２０Ｌは0.8μｍであった。

この後、ポリッシングを150nm行って鏡面化した。以上から、基板損失量0.95μｍで、テストウエハの再生が可能になることが判る。シリコンウエハの初期厚みを775μｍとし、100μｍまで削って良いとすると、100回以上の再生処理が可能になることが判る。
＜実験２＞

図９及び図１０に示されるフローに従って、使用済みの製品ウエハを、ダミー及びテスト用ウエハに再生した。使用済み製品ウエハ３０には、Cu配線及び低誘電率絶縁膜層３０Ｃおよびトランジスタ３０Ｔが形成されており、また、トランジスタ形成のために、シリコン表面から3μｍ程度の深さまで、ボロンBやリンPなどの不純物イオン注入層３０Ｎ、３０Ｐが形成さされている。図中の符号３０Ｓはシリコン基板層である。

まず、Cu配線および低誘電率絶縁膜層３０Ｃを、沸酸HFなどを主成分とした液でウエットエッチングして取り除いた。ウエットエッチング後、シリコンでできたトランジスタや素子分離パターンが現れた。そのウエハ３１の表面に、シリコンを含有したレジスト２を塗布した。レジスト２は、ウエハの表面のパターンが完全に被覆される厚さを、塗布した。レジスト２が消失し、厚さ3μｍのイオン注入層３０Ｎ、３０Ｐを完全に削り取るまで、ドライエッチングした。ドライエッチング条件は、ガス種をCl₂/O₂=100/10sccmとした以外は、実験１と同じとした。ドライエッチングにおける基板損失量３０Ｌは3μｍであった。

その後、ウエットエッチング、ファイナルポリッシングにより鏡面仕上げ、洗浄・乾燥を行ってダミーおよびテスト用の再生ウエハが完成した。この時、ウエハの基板損失の合計は3.5μｍであった。シリコンウエハの初期膜厚775μｍとし、100μｍまで削って良いとすると、100／3.5=28回の再生処理が可能になることが判る。
＜実験３＞

図１１に示されるフローに従って、使用済みの製品ウエハを、再び、製品ウエハに再生した。使用済みウエハは実験２と同様のものを用いた。
まず、図１０に示される実験２と同様に、Cu配線および低誘電率絶縁膜層３０Ｃを、沸酸HFなどを主成分とした液でウエットエッチングして取り除いた。ウエットエッチング後、シリコンでできたトランジスタや素子分離パターンが現れた。そのウエハ３１の表面に、シリコンを含有したレジスト２を塗布した。レジスト２は、ウエハ３１の表面のパターンが完全に被覆される厚さを塗布した。レジスト２が消失し、厚さ3μｍのイオン注入層３０Ｎ、３０Ｐを完全に削り取るまで、ドライエッチングした。ドライエッチング条件は、実験２と同じとした。

その後、シリコンウエハ表面の歪や汚染を除去するために、ウエットエッチング処理を行い、次いでドナーキラーをアニール処理し、更に重金属に対するゲッタリング処理を行った後、ファイナルポリッシングにより、0.15μｍ削る鏡面仕上げ処理を行い、製品ウエハに再生した。

この時、ウエハの基板損失の合計は4μｍであった。従って、使用済み製品ウエハを、基板損失量4μｍで、再び、製品ウエハに再生できることが判明した。合計100μｍの基板損失まで再生できると仮定すると、原理的に25回再生できることが判る。

本発明は、使用済みウエハの再生に適用することができる。高田清司、小松崎靖男著『21世紀の半導体シリコン産業』、工業調査会、125ページによれば、「…モニターやダミーとして使われるテスト用のウエハの量はウエハ全体の15％から20％になると」推測され、また、「パターン付きウエハは、廃棄または売却のために海外に出ていく場合や、一部太陽電池に再利用されるケースもあるが、産業廃棄物として粉砕廃棄処理（有料）されているウエハも非常に多い」ものである。

発明者が独自に行った調査によれば、“月産3万枚”の半導体工場においては、ダミーウエハ、テストウエハ（モニターウエハ）、および製品ウエハ全体で、投入されたウエハの約38％が粉砕廃棄されている。

図１２及び図１３は、12インチの月産3万枚の半導体工場において、ダミーウエハおよびテストウエハの再生に本発明を適用した場合の費用効果を見積もったものである。この工場では、ダミーウエハおよびテストウエハを1か月に1万枚使用する。従来技術によれば、これらのウエハの再生回数は2回までである。また、新品ウエハ1枚の単価は3万円、再生単価は5千円（根拠：SEMI, "2007 Silicon Reclaim Wafer Characterization Summary", p.3.）とする。

まず、1月に、新品のダミーウエハおよびテストウエハを1万枚購入したとする。新品ウエハ1枚3万円であるから、その合計金額は、1万枚×3万円である。2月は、これらのウエハを再生して使用する。2月の合計金額は、1万枚×5千円となる。3月も2月と同様である。4月になると、もはや再生ウエハを再び、再生して使用することはできない。したがって、新品ウエハを1万枚購入することになる。その合計金額は、1月と同様に1万枚×3万円となる。従来技術では、このように、3か月ごとに新品ウエハを購入する必要があった。その結果、この工場では、1年間で、ダミーウエハおよびテストウエハだけで16億円の費用が必要であった。

本発明によれば、ダミーウエハおよびテストウエハは、最大100回再生可能である。その再生単価を、1枚当たり5千円と仮定する。つまり、1枚当たりの再生単価は、従来技術と同じと仮定したわけである（コストダウンも可能と思われるが、ここではこのように仮定する）。

1月に新品ウエハを購入する。その合計金額は、その合計金額は、1万枚×3万円である。2月、本発明によりウエハ再生を行う。1枚当たりの単価が5千円であるから、合計金額は1万枚×5千円となる。3月も2月と同様に、合計金額は1万枚×5千円である。ここまでの3か月間の合計は、従来技術と変わらない。ところが、4月以降、従来技術と本発明の間には差異が生じる。従来技術では再生は2回までであったため、4月は新品ウエハを購入しなくてはならない。本発明では、55回まで再生可能であるため、4月以降も、2月および3月と同様に1万枚×5千円となる。本発明を使えば100か月先まで、新品ウエハを購入する必要はない。その結果、1年間にダミーウエハおよびテストウエハ用に必要な費用は、8.5億円となる。従来技術と比較して、費用は約半額になる。

従来技術と本発明によるダミーウエハおよびテストウエハのコスト差は、図１３に示すように、年々大きくなる。1年目で7.5億円、2年目で17.5億円、3年目で27.5億円、4年目で37.5億円になる。

現実を見ても、図１４に示すように、ポリッシュウエハ、エピウエハ、ラップドウエハなどシリコンウエハのうち、25％から30％が再生の対象となっており、その割合は年々、増大している（SEMI, "2007 Silicon Reclaim Wafer Characterization Summary", p.10, Figure 10.）。また、その市場規模および再生ウエハ規模は、図１５に示すように、年々増加し、2010年には、再生ウエハ市場は859ミリオン＄（944億円）、再生ウエハ規模は50ミリオンウエハ枚（5000万枚）になると予測されている（SEMI, "2007 Silicon Reclaim Wafer Characterization Summary", p.9, Figure 7.）。本発明は、このように、世界的に需要が高まるシリコンウエハの再生に関して、産業廃棄物を極力低減した地球環境に優しいドライエッチング技術によって、低コストで、使用可能な状態に、数十回以上（ダミーウエハやテストウエハは100回以上）、再生可能な方法を提供するものである。

処理フローの図である。 ウエハ表面の変化を模式的に示す要部拡大断面図である。 処理フローの図である。 処理フローの図である。 実験１の手順を示すフロー図である。 実験１におけるウエハ表面の変化を模式的に示す図である。 実験１におけるウエハ表面および断面の電子顕微鏡(SEM)写真である。 ドライエッチング条件とエッチング選択比との関係を示すグラフである。 実験２の手順を示すフロー図である。 実験２におけるウエハ表面の変化を模式的に示す図である。 実験３の手順を示すフロー図である。 コスト効果の試算表である。 コスト効果のグラフである。 シリコンウエハにおける再生対象の割合の推移（予測含む）を示したグラフである。 再生ウエハの市場規模及び再生ウエハ規模の推移（予測含む）を示したグラフである。

１…ウエハ、２…塗布膜、３…凸部、４…凹部。

Claims (10)

1. 表面における、半導体集積回路又はその構成要素の一部が形成された部分と、その下側の再生部分とを有する使用済み半導体ウエハの再生方法であって、
   (a)前記構成要素として金属配線及び絶縁膜層の少なくとも一方が形成されている場合、ウエットエッチングによってこれを除去する工程、
   (b)表面に露出する半導体集積回路の構成要素を完全に被覆し、かつ、その表面が平坦になる塗布膜を形成する工程、
   (c)前記塗布膜、及び塗布膜により被覆されている半導体集積回路の構成要素の全てをドライエッチングにより除去する工程、
   をこの順に行うとともに、
   前記(b)工程における前記塗布膜を、前記使用済み半導体ウエハにおける半導体の成分を含有するものとする、
   ことを特徴とする使用済み半導体ウエハの再生方法。
2. 前記(c)工程において、前記塗布膜が、前記ドライエッチングにより消失するまでの時間をジャストエッチング時間T1、ジャストエッチング時間T1以降のドライエッチング時間をオーバーエッチング時間T2とした際、T2=T1×0.1〜T1×2である、請求項１記載の使用済み半導体ウエハの再生方法。
3. 前記使用済み半導体ウエハが、前記半導体集積回路の構成要素として不純物注入／拡散層を有するものであり、前記(c)工程におけるドライエッチングによる半導体ウエハの基板損失量が、不純物注入／拡散層の深さ＋1μｍ以内である、請求項１又は２に記載の使用済み半導体ウエハの再生方法。
4. 前記(c)工程におけるドライエッチングに用いるガスが、Cl₂、HBr、SF6、NF3、CF4、O₂、Ar、N₂のいずれか１種、又はこれらのガスを複数種含むものである、請求項１〜３のいずれか１項に記載の使用済み半導体ウエハの再生方法。
5. 前記(c)工程におけるドライエッチングの方式が、反応性イオンエッチングである、請求項１〜４のいずれか１項に記載の使用済み半導体ウエハの再生方法。
6. 前記(c)工程におけるドライエッチングに用いるプラズマ源が、容量結合型プラズマ、誘導結合型プラズマ、又はマイクロ波プラズマである請求項１〜５のいずれか１項に記載の使用済み半導体ウエハの再生方法。
7. 前記(c)工程におけるドライエッチングの結果、前記表面の平坦度が所望の平坦度とならない場合、所望の平坦度が得られるまでオーバーエッチングを行う、請求項１〜６のいずれか１項に記載の使用済み半導体ウエハの再生方法。
8. 前記(b)工程において、前記表面に露出する半導体集積回路の構成要素が、素子分離、トランジスタ、多結晶シリコン配線、プラグ、及びキャパシタの少なくとも一つである、請求項１〜７のいずれか１項に記載の使用済み半導体ウエハの再生方法。
9. 前記(b)工程における前記塗布膜が、フォトレジストまたは塗布型絶縁膜である、請求項１〜８のいずれか１項に記載の使用済み半導体ウエハの再生方法。
10. 前記使用済み半導体ウエハが、単結晶シリコンウエハ、窒化ガリウムウエハ、化合物半導体ウエハ、非晶質シリコンウエハ、又は多結晶シリコンウエハである、請求項１〜９のいずれか１項に記載の使用済み半導体ウエハの再生方法。