CN110071039A - 深硅沟槽刻蚀方法及硅器件 - Google Patents
深硅沟槽刻蚀方法及硅器件 Download PDFInfo
- Publication number
- CN110071039A CN110071039A CN201910353084.XA CN201910353084A CN110071039A CN 110071039 A CN110071039 A CN 110071039A CN 201910353084 A CN201910353084 A CN 201910353084A CN 110071039 A CN110071039 A CN 110071039A
- Authority
- CN
- China
- Prior art keywords
- silicon
- etching
- depth
- trench
- silicon trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 94
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 94
- 239000010703 silicon Substances 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000001312 dry etching Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 238000001020 plasma etching Methods 0.000 claims abstract description 11
- 239000011248 coating agent Substances 0.000 claims abstract description 4
- 238000000576 coating method Methods 0.000 claims abstract description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000006116 polymerization reaction Methods 0.000 claims 1
- 239000007789 gas Substances 0.000 abstract description 14
- 230000003628 erosive effect Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910017435 S2 In Inorganic materials 0.000 description 1
- 101100107923 Vitis labrusca AMAT gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
- H01L21/30621—Vapour phase etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明涉及一种硅器件及深硅沟槽刻蚀方法，该深硅沟槽刻蚀方法包括以下步骤：S1、提供硅衬底和光阻，将所述光阻涂布到硅衬底上；S2、进行曝光显影，采用反应离子刻蚀工艺，利用干法刻蚀对所述硅衬底进行刻蚀，其中，刻蚀气体包括SF6、O2和HBr；S3、反应离子刻蚀结束后，进行干法去胶并清洗，得到硅器件，所述硅器件上具有深硅沟槽。该刻蚀方法采用SF6+O2+HBr的气体组合刻蚀深硅沟槽，其刻蚀率高，工艺流程简便。所制备得到的硅器件具有光滑、平整且垂直的深硅沟槽，有效解决了目前rie干法刻蚀深硅沟槽的沟槽侧壁角度倾斜度较大、底部较粗糙，不满足工艺需求等问题。
Description
技术领域
本发明涉及一种深硅沟槽刻蚀方法及硅器件，属于半导体器件领域。
背景技术
目前，干法刻蚀Poly和Si使用HBr+CL2和CF4+O2的气体组合，刻蚀的厚度一般在2μm以内。然而，当刻蚀6μm以上的深硅沟槽时，采用上述两种气体组合刻蚀出来的沟槽侧壁角度倾斜度较大、底部较粗糙，不满足工艺需求。
发明内容
本发明的目的在于提供一种硅器件及深硅沟槽刻蚀方法，有效解决了目前rie干法刻蚀深硅沟槽的沟槽侧壁角度倾斜度较大、底部较粗糙，不满足工艺需求等问题。
为达到上述目的，本发明提供如下技术方案：一种深硅沟槽刻蚀方法，包括以下步骤：
S1、提供硅衬底和光阻，将所述光阻涂布到硅衬底上；
S2、进行曝光显影，采用反应离子刻蚀工艺，利用干法刻蚀对所述硅衬底进行刻蚀，其中，刻蚀气体包括SF6、O2和HBr；
S3、反应离子刻蚀结束后，进行干法去胶并清洗，得到硅器件，所述硅器件上具有深硅沟槽。
进一步地，在所述刻蚀气体中，SF6和HBr的体积比为1:2至2:1。
进一步地，在所述刻蚀气体中，SF6和HBr的体积比1:1。
进一步地，在所述干法刻蚀过程中，聚合物覆盖在所述深硅沟槽的侧壁作为刻蚀阻挡层。
进一步地，在所述干法刻蚀过程中，射频功率为700-1100W。
进一步地，在所述干法去胶过程中，温度为80-140℃。
进一步地，所述深硅沟槽的深度大于6μm。
本发明还提供了一种根据上述的深硅沟槽刻蚀方法所制得的硅器件，所述硅器件上设有深硅沟槽，所述深硅沟槽的深度大于6μm。
与现有技术相比，本发明的有益效果在于：本发明的深硅沟槽刻蚀方法采用SF6+O2+HBr的气体组合刻蚀深硅沟槽，其刻蚀率高，工艺流程简便。所制备得到的硅器件具有光滑、平整且垂直的深硅沟槽，有效解决了目前rie干法刻蚀深硅沟槽的沟槽侧壁角度倾斜度较大、底部较粗糙，不满足工艺需求等问题。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1为本发明所示的深硅沟槽刻蚀方法的流程步骤图；
图2为本发明所示的深硅沟槽刻蚀方法的蚀刻均匀性的折线图；
图3为本发明实施例三所得到的硅器件的SEM电镜图；
图4为本发明实施例三所得到的硅器件的器件密集区(Dense)与器件稀疏区(Iso)的失效分析图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
请参见图1，本发明所示深硅沟槽刻蚀方法包括以下步骤：
S1、提供硅衬底和光阻，将所述光阻涂布到硅衬底上；
S2、进行曝光显影，采用反应离子刻蚀工艺，利用干法刻蚀对所述硅衬底进行刻蚀，其中，刻蚀气体包括SF6、O2和HBr；
S3、反应离子刻蚀结束后，进行干法去胶并清洗，得到硅器件，所述硅器件上具有深硅沟槽。
具体的，在所述刻蚀气体中，SF6和HBr的体积比为1:2至2:1，优选为1:1。步骤S2中，在所述干法刻蚀过程中，聚合物覆盖在所述深硅沟槽的侧壁作为刻蚀阻挡层，射频功率为700-1100W。步骤S3中，在所述干法去胶过程中，温度为80-140℃。
通过上述刻蚀方法所得到的硅器件具有光滑、平整且垂直的深硅沟槽，且该深硅沟槽的深度大于6μm。
下面将结合具体实施例来对本发明进行进一步详细地说明，以下实施例中采用AMAT P5000机台进行rie干法刻蚀。
实施例一
根据反应离子刻蚀选择比，在硅衬底上涂布光阻，在反应室中进行曝光和显影，然后通入SF6、O2和HBr，其中入SF6和O2的气体配比为1:2，在射频功率为1100W、13.3～0.133Pa真空条件下进行干法刻蚀。待刻蚀结束后，在80℃下进行干法去胶并清洗，得到具有深硅沟槽的硅器件。
实施例二
根据反应离子刻蚀选择比，在硅衬底上涂布光阻，在反应室中进行曝光和显影，然后通入SF6、O2和HBr，其中入SF6和O2的气体配比为2:1，在射频功率为1100W、13.3～0.133Pa真空条件下进行干法刻蚀。待刻蚀结束后，在100℃下进行干法去胶并清洗，得到具有深硅沟槽的硅器件。
实施例三
根据反应离子刻蚀选择比，在硅衬底上涂布光阻，在反应室中进行曝光和显影，然后通入SF6、O2和HBr，其中入SF6和O2的气体配比为1:1，在射频功率为1100W、13.3～0.133Pa真空条件下进行干法刻蚀。待刻蚀结束后，在120℃下进行干法去胶并清洗，得到具有深硅沟槽的硅器件，且该深硅沟槽的与硅衬底平面所成的角度为88°。
请参见图2至图4，由图可知，本实施例中，SF6:HBr为1:1时，其蚀刻均匀性最佳，为1.54％，且所得到的硅器件的深硅沟槽侧壁平整光滑。
综上所述：本发明的深硅沟槽刻蚀方法采用SF6+O2+HBr的气体组合刻蚀深硅沟槽，其刻蚀率高，工艺流程简便。所制备得到的硅器件具有光滑、平整且垂直的深硅沟槽，有效解决了目前rie干法刻蚀深硅沟槽的沟槽侧壁角度倾斜度较大、底部较粗糙，不满足工艺需求等问题。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种深硅沟槽刻蚀方法，其特征在于，包括以下步骤：
S1、提供硅衬底和光阻，将所述光阻涂布到硅衬底上；
S2、进行曝光显影，采用反应离子刻蚀工艺，利用干法刻蚀对所述硅衬底进行刻蚀，其中，刻蚀气体包括SF6、O2和HBr；
S3、反应离子刻蚀结束后，进行干法去胶并清洗，得到硅器件，所述硅器件上具有深硅沟槽。
2.如权利要求1所述的深硅沟槽刻蚀方法，其特征在于，在所述刻蚀气体中，SF6和HBr的体积比为1:2至2:1。
3.如权利要求2所述的深硅沟槽刻蚀方法，其特征在于，在所述刻蚀气体中，SF6和HBr的体积比1:1。
4.如权利要求1所述的深硅沟槽刻蚀方法，其特征在于，在所述干法刻蚀过程中，聚合物覆盖在所述深硅沟槽的侧壁作为刻蚀阻挡层。
5.如权利要求1或4所述的深硅沟槽刻蚀方法，其特征在于，在所述干法刻蚀过程中，射频功率为700-1100W。
6.如权利要求1所述的深硅沟槽刻蚀方法，其特征在于，在所述干法去胶过程中，温度为80-140℃。
7.如权利要求1所述的深硅沟槽刻蚀方法，其特征在于，所述深硅沟槽的深度大于6μm。
8.根据权利要求1至7中任一项所述的深硅沟槽刻蚀方法所制得的硅器件，其特征在于，所述硅器件上设有深硅沟槽，所述深硅沟槽的深度大于6μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910353084.XA CN110071039A (zh) | 2019-04-29 | 2019-04-29 | 深硅沟槽刻蚀方法及硅器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910353084.XA CN110071039A (zh) | 2019-04-29 | 2019-04-29 | 深硅沟槽刻蚀方法及硅器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110071039A true CN110071039A (zh) | 2019-07-30 |
Family
ID=67369488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910353084.XA Pending CN110071039A (zh) | 2019-04-29 | 2019-04-29 | 深硅沟槽刻蚀方法及硅器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110071039A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056243A (ja) * | 2008-08-27 | 2010-03-11 | Ｋ ｓｑｕａｒｅ ｍｉｃｒｏ ｓｏｌｕｔｉｏｎ 株式会社 | 使用済み半導体ウエハの再生方法 |
| US7968423B2 (en) * | 2009-02-09 | 2011-06-28 | Hynix Semiconductor Inc. | Method for forming isolation layer and method for fabricating nonvolatile memory device using the same |
| CN104576340A (zh) * | 2013-10-16 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 深沟槽顶部圆角的形成方法 |
-
2019
- 2019-04-29 CN CN201910353084.XA patent/CN110071039A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056243A (ja) * | 2008-08-27 | 2010-03-11 | Ｋ ｓｑｕａｒｅ ｍｉｃｒｏ ｓｏｌｕｔｉｏｎ 株式会社 | 使用済み半導体ウエハの再生方法 |
| US7968423B2 (en) * | 2009-02-09 | 2011-06-28 | Hynix Semiconductor Inc. | Method for forming isolation layer and method for fabricating nonvolatile memory device using the same |
| CN104576340A (zh) * | 2013-10-16 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 深沟槽顶部圆角的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9355862B2 (en) | Fluorine-based hardmask removal | |
| JP3202913B2 (ja) | シリコン基板に深くて垂直な構造を作製する方法 | |
| US9553102B2 (en) | Tungsten separation | |
| KR101377866B1 (ko) | 고 종횡비 피처들 및 연관된 구조체들을 형성하기 위한 선택적 식각 화학물들 | |
| US20160042968A1 (en) | Integrated oxide and si etch for 3d cell channel mobility improvements | |
| KR20190049482A (ko) | 스택 내에 피처들을 에칭하기 위한 방법 | |
| US20160181112A1 (en) | Anisotropic gap etch | |
| KR920000708B1 (ko) | 포토레지스트 에치백 기술을 이용한 트렌치 캐패시터 형성방법 | |
| KR20090091307A (ko) | 높은 아스펙트비의 개구를 갖는 실리콘 구조체, 이의 제조방법, 이의 제조 장치, 및 이의 제조 프로그램, 및 이의 실리콘 구조체용 에칭 마스크의 제조방법 | |
| KR20120027459A (ko) | 식각을 위한 방법 및 장치 | |
| JP2002543613A (ja) | 低容量の誘電体層をエッチングするための技術 | |
| TWI490943B (zh) | 乾式蝕刻方法 | |
| TW201234422A (en) | Methods for etching a substrate | |
| JP2017536701A (ja) | 二酸化ケイ素基板のエッチング方法およびエッチング装置 | |
| CN110071039A (zh) | 深硅沟槽刻蚀方法及硅器件 | |
| CN103531464B (zh) | 氮化硅高深宽比孔的刻蚀方法 | |
| JP3094470B2 (ja) | ドライエッチング方法 | |
| US20090156009A1 (en) | Method for manufacturing semiconductor device | |
| US7501350B2 (en) | Plasma processing method | |
| JP2005123550A (ja) | 異方性エッチング方法 | |
| JP5065726B2 (ja) | ドライエッチング方法 | |
| Selamoglu et al. | Tapered etching of aluminum with CHF3/Cl2/BCl3 and its impact on step coverage of plasma‐deposited silicon oxide from tetraethoxysilane | |
| CN109148273A (zh) | 半导体结构的制作方法 | |
| CN111261509B (zh) | 在硅基体中蚀刻沟槽的方法及其应用 | |
| JPH0661190A (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190730 |
|
| WD01 | Invention patent application deemed withdrawn after publication |