JPH1174241A - メサのパッド窒化物層の下に配置された基板へのｃｍｐによって誘発される損傷を防止する方法、および浅溝絶縁形電界効果トランジスタの製造方法 - Google Patents

メサのパッド窒化物層の下に配置された基板へのｃｍｐによって誘発される損傷を防止する方法、および浅溝絶縁形電界効果トランジスタの製造方法

Info

Publication number
JPH1174241A
JPH1174241A JP10182324A JP18232498A JPH1174241A JP H1174241 A JPH1174241 A JP H1174241A JP 10182324 A JP10182324 A JP 10182324A JP 18232498 A JP18232498 A JP 18232498A JP H1174241 A JPH1174241 A JP H1174241A
Authority
JP
Japan
Prior art keywords
layer
pad nitride
source gas
polysilicon
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10182324A
Other languages
English (en)
Inventor
Max G Levy
ジー レヴィー マックス
Bergner Wolfgang
ベルクナー ヴォルフガング
Bernhard Fiegl
フィーグル ベルンハルト
R Gosse George
アール ゴス ジョージ
Paul Parries
パリース ポール
J Senderbach Matthew
ジェイ センデルバッハ マシュー
Wan Tein-Hao
ワン ティン−ハオ
C Will William
シー ウィル ウィリアム
Wittmann Juergen
ヴィットマン ユルゲン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
International Business Machines Corp
Original Assignee
Siemens AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, International Business Machines Corp filed Critical Siemens AG
Publication of JPH1174241A publication Critical patent/JPH1174241A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 改善された、メサのパッド窒化物層の下に配
置された基板へのＣＭＰによって誘発される損傷を防止
する方法、および浅溝絶縁形電界効果トランジスタの製
造方法の提供。 【解決手段】 ＣＭＰを利用して前記ポリシリコン層を
前記誘電層の少なくとも表面まで下方へと平坦化して、
前記誘電層の第１領域を露出させ、ＣＭＰによる欠陥が
生じた場合でも前記パッド窒化物層がエッチングされる
ことを防止するために、前記パッド窒化物層への実質的
な選択性を有するエッチング液のソース・ガスを含む第
１のエッチング・パラメタを用いて前記誘電層の前記第
１領域を部分的にエッチングし、前記誘電層の前記第１
領域への部分的な前記エッチングの後で前記ポリシリコ
ン層を除去する。 【効果】 ＣＭＰによる欠陥の場合にもパッド窒化物層
のエッチングが防止される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体集積回路（ＩＣ）
に関するものである。本発明は特に、素子の構成部品を
化学機械研磨（ＣＭＰ）によって誘発される基板の損傷
から保護する技術に関するものである。
【０００２】
【従来の技術】半導体ＩＣの製造では、構成部品トラン
ジスタのような素子は、一般にはシリコン製のものでよ
い基板上に形成される。基板の用途には、例えばＩＣま
たはフラット・パネル・ディスプレーの製造が含まれ
る。種々の材料の連続層を基板上に蒸着し、選択的に除
去してシリコン・ウェーハ上に積層メサ構造を形成して
もよい。１９９７年５月１日に出願され（出願番号０８
／５１５，７１４）、本明細書に参考文献として引用さ
れている「マスクを使用しない浅溝絶縁およびゲート・
コンダクタ充填技術で絶縁された自己整合製ポリシリコ
ンＦＥＴ素子、およびその製造方法("Self-Alinged Pol
ysilicon FET Devices Isolated with Maskless Shallo
w Trench Isolation and Gate Conductor Fill Technol
ogy and Method of Manufacture Thereof,")」（代理人
事件整理番号ＨＱ９−９６−０５１）の名称の先に出願
された特許出願では、超大規模集積（ＶＬＳＩ）技術に
基づいて製造されるＦＥＴ素子の形成において、素子を
絶縁するための積層メサ構造が記載されている。一般
に、積層メサ構造には、（構造上は単結晶シリコンでよ
い）シリコン・メサ上に蒸着された、例えばパッド窒化
物およびパッド酸化物層のようなパッド層が含まれてい
てもよい。説明し易くするため、図１は基板１１２上に
形成されたものでよい積層１１０を示している。シリコ
ン・メサを形成するため、マスキングし、かつ基板内に
浅溝をエッチングすることによって、基板１１２上に一
対のメサ１１４と１１６とが形成される。その結果生じ
たメサにはその後、１つ以上のパッド層が被せられる。
【０００３】図１に示したように、メサ構造１１４はパ
ッド層を含んでおり、その幾つかはパッド酸化物層１２
０の上層のパッド窒化物層１１８として示されている。
パッド酸化物層１２０は、例えば厚さ約２５〜３００オ
ングストロームのものでよい。パッド窒化物層１１８
は、例えば厚さ約５００〜約２，５００オングストロー
ムのものでよい。同様に、メサ構造１１６もパッド層を
含んでおり、その幾つかはパッド酸化物層１２４の上層
のパッド窒化物層１２２として示されている。ＴＥＯＳ
すなわち二酸化シリコンでよい誘電層１２６が基板１１
２と、メサ構造のパッド層１１４および１１６の上に共
形に蒸着されていることが示されている。この誘電層１
２６は例えば、厚さ約３，０００から約９，０００オン
グストロームのものでよい。メサ構造の間に配置された
誘電材料によって、メサ構造の素子を絶縁するための浅
溝絶縁（ＳＴＩ）領域が形成される。
【０００４】誘電層１２６の上にはポリシリコン層１３
０が配置されており、これは後続の誘電層１２６のエッ
チングを促進するためのマスクをそれによって形成でき
る層を呈している。ポリシリコン層は、例えば厚さが約
２，０００から約８，０００オングストロームのもので
よい。図２は化学機械研磨（ＣＭＰ）ステップを利用し
てポリシリコン層１３０と二酸化シリコン層１２６とを
平坦化した後の、図１の基板を示している。ＣＭＰプロ
セスは一般には、二酸化シリコン層１２６の高い領域が
ポリシリコン層１３０をブレークスルーするか、および
／または露出した二酸化シリコン層が特定の設計上の厚
さまで平坦化した時点で終了する、（すなわち、ＣＭＰ
ステップは必ずしも二酸化シリコン層１２６の高い領域
がポリシリコン層１３０を突破した時点で正確に終了す
る必要はない。）。ＣＭＰの後、誘電エッチングを促進
するためにポリシリコン層を貫いて誘電層の高い領域が
露出され、一方、基板の別の領域は残りのポリシリコン
によってマスキングされる。
【０００５】しかし、ＣＭＰの間、二酸化シリコン層１
２６の露出された表面は種々のＣＭＰプロセスによる欠
陥によって損傷することがある。これらのＣＭＰプロセ
スによる欠陥には、例えばスクラッチや過剰研磨が含ま
れる。スクラッチは、研磨材の粒子がＣＭＰ回転パッド
と露出した酸化物表面の間に入った時に生ずることがあ
る。パッドの回転力と研磨材粒子に対する圧力は露出し
た酸化物の表面をえぐり取ることがある。このスクラッ
チはメサ構造１１６上のスクラッチ２００として示され
ている。図２に示すように、スクラッチ２００があると
パッド窒化物層１２２上の誘電層の厚みが薄くなってし
まう。
【０００６】過剰研磨によって誘電層にも薄い領域が生
じ、それはＣＭＰプロセスのパラメタが不適切であるこ
との結果であることがある。このパラメタには処理期
間、パッドの圧力、パッドの研磨力、ブラシ研磨速度、
スラリの化学成分およびその他の要因が含まれる。１
つ、またはそれ以上のＣＭＰプロセス・パラメタが適切
でないと、材料の除去を精密に制御することが不可能に
なり、また、メサ構造上に所望の誘電層の厚さよりも薄
い誘電層になることがある。
【０００７】図３は誘電エッチングが二酸化シリコン層
１２６の保護されない領域の部分を除去して凹部を形成
した後の図２の基板を示している。誘電エッチング中、
ＣＭＰによって除去されなかったポリシリコン層１３０
の領域は、下層の誘電材料を保護する硬質マスクとして
の役割を果たす。一般には、誘電エッチングは、例えば
パッド窒化物層上であるパッド層上に制御された量の誘
電材料を残すように設計（例えば期間設定）されてい
る。例えば、誘電エッチングは部分的反応性イオン・エ
ッチング（ＲＩＥ）または誘電材料の露出表面のウェッ
ト・エッチングでよく、約２，０００ないし９，８００
オングストロームの二酸化シリコンを除去する。図３を
参照すると、誘電エッチングは誘電層１２６内に凹部３
０２を形成し、メサ構造１１４のパッド窒化物層１１８
上に（例えば厚さ約８００ないし９００オングストロー
ムの）薄い誘電層３２０を残すように設計されている。
しかし、二酸化シリコン層１２６がＣＭＰプロセスの欠
陥によって（例えば図２に示すようなスクラッチ２００
によって）意図したものよりも薄い場合は、メサ上の薄
い二酸化シリコン層は一部だけエッチングされるのでは
なく完全にエッチングされてしまうことがある。更に、
一般にはＣＨＦ3 、ＣＦ4 および／またはアルゴンを含
む以前に開示されている誘電エッチングの化学成分によ
って、パッド層（単数または複数）（例えばパッド窒化
層１２２およびパッド酸化層１２４）はこの誘電エッチ
ング・ステップ中に完全にエッチングされ、それによっ
て、下層の基板１１２の材料（一般には構造内の単結晶
シリコン）のある部分が露出してしまう。パッド窒化層
およびパッド酸化層の不慮のエッチングは図３のメサ構
造１１６の上部に示されている。誘電エッチングの化学
成分は一般に（ポリシリコンの硬質マスクへの腐食を回
避するため）シリコンに対して選択性を有するという事
実により、下層のシリコン基板１１２は一般に、パッド
層が不慮に完全にエッチングされた場合でもこの誘電エ
ッチング・ステップ中に腐食されることはない。
【０００８】後続のプロセスを促進するため、次にポリ
シリコンの硬質マスクが除去される。ポリシリコンの硬
質マスクを除去するために使用される（一般にはＳＦ6
およびＮＦ3 からなる）ポリシリコンのエッチング液、
またはウェット・エッチングは一般に誘電材料を簡単に
は腐食しないので、薄い誘電層３２０の下にある層（例
えばパッド窒化物層１１８、パッド酸化物層１２０、お
よびこれらの層の下層の基板材料）はこのポリシリコン
除去ステップ中は保護される。
【０００９】しかし、ポリシリコンのエッチング液は、
ＣＭＰプロセスの欠陥、およびＣＨＦ3 ／ＣＦ4 ／Ａｒ
誘電エッチング、またはウェット・エッチングの組合わ
せによって露出されたいずれかのシリコン基板材料（例
えば単結晶シリコン）を簡単に腐食する。図３を参照す
ると、そのような場合、メサ構造１１６の領域での基板
材料はポリシリコンの除去ステップ中に不慮にエッチン
グされてしまうであろう。その結果、メサ構造１１６の
領域で基板１１２内に（図４で空隙４０２として示され
ている）ＣＭＰによって誘発される基板の欠陥が生ず
る。
【００１０】この空隙は、ＣＭＰステップ中に積層が過
剰研磨され、後続の誘電エッチング・ステップの前にメ
サ構造１１６上の誘電層が意図したよりも薄くなった場
合にも形成されることがある。過剰研磨の結果は図５に
示されており、これはメサ構造１１４の上層の誘電材料
層と比較してメサ構造１１６の上層の誘電材料の層が薄
くなっていることを示している。基板内に空隙４０２が
存在すると、後に形成される素子に問題が生ずることが
ある。例えば、空隙４０２によって、後に蒸着されるゲ
ート・コンダクタの短絡および／またはゲート酸化物の
破壊が生じ、それによってゲート−基板、ゲート−アー
スの短絡等が生ずる。
【００１１】
【発明が解決しようとする課題】上記にかんがみ、誘電
エッチング中にＣＭＰ欠陥に誘発されるエッチングの損
傷から素子の構成部品を保護する改良された方法が望ま
れる。
【００１２】
【課題を解決するための手段と作用】本発明は１実施態
様では、メサのパッド窒化物層の下に配置された基板へ
のＣＭＰ（化学機械研磨）に誘発される損傷を防止する
方法に関するものである。パッド窒化物層は共形に蒸着
された誘電層の下に配置される。誘電層は共形に蒸着さ
れたポリシリコン層の下に配置される。この方法は、Ｃ
ＭＰを利用してポリシリコン層を誘電層の少なくとも表
面まで下方へと平坦化して、誘電層の第１領域を露出さ
せるステップを含んでいる。
【００１３】この方法は更に、第１のエッチング・パラ
メタを用いて誘電層の第１領域を部分的にエッチングす
ることを含んでいる。第１のエッチング・パラメタには
ＣＭＰ欠陥がある場合でも、パッド窒化物層がエッチン
グされることを防止するために、パッド窒化物層への実
質的な選択性を有するエッチング液のソース・ガスが含
まれている。更に、誘電層の第１領域を部分的にエッチ
ングした後でポリシリコン層を除去するステップが含ま
れている。
【００１４】別の実施態様では、本発明は浅溝絶縁（Ｓ
ＴＩ）形電界効果トランジスタ（ＦＥＴ）素子の製造方
法に関するものである。ＦＥＴ素子はシリコン基板のシ
リコン・メサ上に形成される。この方法にはシリコン・
メサ上にパッド窒化物層を蒸着するステップが含まれ
る。この方法には更に、パッド窒化層とシリコン基板の
上表面上にＴＥＯＳの層を共形に蒸着するステップが含
まれる。更に、ＴＥＯＳ上にポリシリコン層を共形に蒸
着するステップが含まれる。
【００１５】更に、この方法には化学機械研磨プロセス
を利用してポリシリコン層をＴＥＯＳ層の少なくとも表
面まで下方へと平坦化して、前記パッド窒化物層上に配
置されたＴＥＯＳ層の第１領域を露出させるステップが
含まれる。
【００１６】更に、この方法には第１のエッチング・パ
ラメタを用いてＴＥＯＳ層の第１領域を部分的にエッチ
ングするステップが含まれる。第１のエッチング・パラ
メタはパッド窒化物層上に薄いＴＥＯＳ層を残すように
構成されている。第１のエッチング・パラメタにはＣＭ
Ｐ欠陥がある場合でも、パッド窒化物層がエッチングさ
れることを防止するために、パッド窒化物層への実質的
な選択性を有するエッチング液のソース・ガスが含まれ
ている。この方法にはさらに誘電層の第１領域を部分的
にエッチングした後でポリシリコン層を除去するステッ
プが含まれている。
【００１７】
【発明の実施の形態】本発明の上記の、およびその他の
特徴は以下の図面を参照して本発明の以下の詳細な説明
で記述する。
【００１８】本発明の上記の、およびその他の利点は下
記の詳細説明を読むこと、および同様の参照番号は同様
の構造を示している様々な図について検討することで明
らかになるであろう。
【００１９】ここで本発明を添付図面に示した幾つかの
実施例を参照して詳細に説明する。以下の記述では、本
発明を完全に理解するために多くの特定の細部が開示さ
れる。しかし、当業者にはこれらの特定の細部の幾つ
か、または全部がなくても本発明を実施できることが明
らかであろう。別の例では、本発明を不要に曖昧なもの
にしないように、公知の処理ステップおよび／または構
造は詳細には説明していない。
【００２０】本発明は基板上のＩＣの製造に関するもの
である。このようなＩＣはランダムアクセス記憶装置
（ＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、同期
（ＤＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）および
読出し専用記憶装置（ＲＯＭ）のようなメモリである。
適用業務専用ＩＣ（ＡＳＩＣ）やプログラム可能論理回
路（ＰＬＡ）を含む論理素子のような他のＩＣも適用可
能である。
【００２１】本発明の１つの側面に基づき、ＩＣ製造中
のＣＭＰによって誘発される基板の欠陥はポリシリコン
硬質マスクに対する選択性を有するだけではなく、例え
ば下層のパッド窒化物のようなパッド層にも選択性を有
する誘電エッチング・プロセスを有利に利用して対処さ
れる。言い換えると、本発明のエッチング液プロセスは
ポリシリコンの硬質マスクおよび／またはいずれかの露
出したパッド窒化物を腐食せずに、好適に高度の均一性
と、有利なエッチング速度で誘電層の酸化物をエッチン
グすることができる。有利なことには、本発明の誘電エ
ッチング・プロセスはスクラッチ、および／または過剰
研磨、および／またはその他のＣＭＰプロセスの欠陥が
ある場合でもパッド窒化物をエッチングすることはな
い。
【００２２】後続のポリシリコン剥離ステップ中、下層
のシリコン基板がパッド窒化物によって保護されている
という事実は、（ポリシリコン・エッチング液ソース・
ガスがパッド窒化物および酸化物に対して実質的に選択
性を有しているので）シリコン基板がエッチングで除去
されて、前述のＣＭＰに誘発される基板の欠陥が生ずる
ことはないことを意味している。図６は本発明の誘電エ
ッチング・プロセスを用いて酸化物層１２６がエッチン
グされた後の図２の積層１１０を図示している。図６に
示すように、誘電エッチング・ステップ前にメサ構造１
１６の上の酸化物層の厚みがスクラッチ２００によって
薄くなったとしても、パッド窒化物層１２２はエッチン
グされない。図６では、ポリシリコン硬質マスクは下層
の基板１１２に何らかの損傷を与えることなく除去され
ている。
【００２３】１実施態様では、本発明の誘電エッチング
・プロセスはＴＥＯＳ酸化物層をエッチングして前述の
凹部（例えば図３の凹部３０２）を形成するためにＣ4
Ｆ8を含むエッチング液ソース・ガスを使用している。
場合により、誘電エッチング液ソース・ガスにアルゴン
および／またはＣＯを加えてもよい。アルゴンはボンバ
ードを与えることによってエッチング効果を向上させ、
一方ＣＯはエッチングの均一性を高める役割を果たすと
考えられる。
【００２４】１実施例では、本発明の誘電エッチング・
プロセスは東京電気株式会社(TokyoElectric)、日本
国、東京、のテル・ユニティII(Tel Unity II)（ＴＥＬ
８５０ デューアル・ダイポール・リング・マグネッ
ト(TEL 850 Dual Dipole RingMagnet)）として公知であ
るエッチング装置で実施される。その他のエッチング・
プロセスも利用できる。このようなエッチング・プロセ
スにはドライ・エッチング、プラズマ・エッチング、反
応性イオン・エッチング（ＲＩＥ）、電子サイクロトロ
ン共鳴（ＥＣＲ）エッチング、高密度プラズマ（ＨＤ
Ｐ）等が含まれる。誘電エッチング・プロセスがポリシ
リコン硬質マスク材料および下層のパッド窒化物材料の
双方に実質的な選択性を有している限り、どの種類のエ
ッチングを用いてもよい。その理由は、本発明は一部に
は、本明細書に記載したような構造では、スクラッチま
たは過剰研磨がＣＭＰ中に生じた場合でも、パッド窒化
物層をエッチングすることがない誘電（すなわち酸化
物）エッチング・プロセスを設計することによって、Ｃ
ＭＰによって誘発される基板の欠陥を有効に阻止するこ
とができるという自明ではない認識に基づくものだから
である。
【００２５】前述のテル・ユニティIIエッチング装置を
使用して、例えば８インチのウェーハに下記のエッチン
グ・パラメタが適していることが判明した。
【００２６】
【表１】
【００２７】Ｃ4 Ｆ8 ／Ａｒ（および場合によりＣＯ）
を使用することは、この化学成分は場合によっては、誘
電層をエッチングするために使用された場合に重合体の
沈着を生ずるので自明なものではない。エッチング後、
重合体の沈着は別個の処理ステップで除去される必要が
ある。従って、パッド窒化物の選択性をも備える必要を
認識していない当業者は通常、このような化学成分を使
用することはないであろう。更に、Ｃ4 Ｆ8 ／Ａｒ（お
よび場合によりＣＯ）は一般にはポリシリコンに対する
選択性を与えつつ、誘電酸化物層をエッチングするため
に使用できるその他の化学成分（例えばＣＦＨ3 ／ＣＦ
4 ／Ａｒ）よりも高価である。従って、本発明の誘電エ
ッチング・プロセスを使用することは、ＣＭＰによって
誘発される基板の欠陥を軽減するのにパッド窒化物の選
択性が有利であるという認識がなければ自明なものでは
ない。
【００２８】１実施態様では、誘電エッチング・プロセ
スでＣ4 Ｆ8 ／Ａｒ（および場合によりＣＯ）を使用す
ることによる前述の重合体の沈着は（例えばフラッシュ
・ソース・ガスとしてＯ2 を使用して）場合によりフラ
ッシュ・ステップによって除去してもよい。１例では、
約１５秒間のフラッシュ・ステップが前述のテル・ユニ
ティIIチャンバ内では良好に作用することが判明してい
る。
【００２９】別の実施例では、誘電エッチングの主ステ
ップを実施する前に、下層の酸化物が適切に露出され、
および／または酸化物フェンスの高さを低くすることを
確実にするため、ブレークスルーエッチング・ステップ
を用いてもよい。図３を参照すると、酸化物フェンスは
フェンス３０６として示されている。１例では、ポリシ
リコンと酸化物材料の双方をほぼ同じ比率で除去するた
めに、ブレークスルーエッチングの酸化物：ポリシリコ
ンの選択率は約１：１である。第２表は例えば８インチ
のウェーハを使用したこのようなブレークスルーエッチ
ング・ステップに適したパラメタを示している。
【００３０】
【表２】
【００３１】本発明のＣ4 Ｆ8 ／Ａｒ誘電エッチング・
プロセスを利用することによって、ＣＨＦ3 ／ＣＦ4 ／
Ａｒの化学成分で達成し得るよりも大幅に高い酸化物：
ポリシリコンの選択率が有利にも生ずることが判明して
いる。１例では、（ＣＨＦ3／ＣＦ4／Ａｒの化学成分の
場合の約７：１と比較して）酸化物：ポリシリコンの選
択率は約２５：１以上であることが判明している。（例
えば種々の層の組成および／または他のエッチング条件
に応じて）選択率が約１０：１の場合でも、より選択的
なエッチングが行われるので、このような改善には価値
がある。
【００３２】更に本発明のＣ4 Ｆ8 ／Ａｒ誘電エッチン
グ・プロセスを利用することによってＣＨＦ3 ／ＣＦ4
／Ａｒの化学成分で達成し得るよりも大幅に高い酸化
物：窒化物の選択率が有利にも得られることも判明して
いる。１例では、酸化物：窒化物の選択率は（ＣＨＦ3
／ＣＦ4 ／Ａｒの化学成分の場合の約２：１と比較し
て）約２５：１以上であることが判明している。前述し
たように、このように酸化物：窒化物の選択率が高いこ
とによって、パッド窒化物層が誘電エッチング・ステッ
プ中にエッチングされることが防止される。（例えば種
々の層の組成および／または他のエッチング条件に応じ
て）選択率が約５：１、１０：１またはそれ以上である
場合でも、より選択的なエッチングが行われるので、こ
のような改善には価値がある。従って、ＣＭＰステップ
中にスクラッチおよび／または過剰研磨が生じた場合で
も、ＣＭＰによって誘発される基板の欠陥は生じない。
【００３３】本明細書の開示では硬質マスクのポリシリ
コン材料だけではなく窒化物にも選択性を有する適切な
酸化物エッチング液としてＣ4 Ｆ8 を記述しているが、
このような機能を有するその他の従来のエッチング液も
有用である。単なる例であるが、Ｃ2 Ｆ6 、Ｃ3 Ｆ8 お
よびＣＨ3 Ｆのエッチング液も有用である。
【００３４】更に、アプライド・マテリアル社(Applied
Materials)のＡＭＥ ＨＤＰツール(AME HDP tool)の
ようなエッチングチャンバもＣ2 Ｆ6 およびＣ3 Ｆ8 で
効果が実証されている。本発明の発明性は一部には、ス
クラッチ、過剰研磨、および／またはその他のＣＭＰ欠
陥によって誘電エッチング・ステップの前に窒化物上の
薄い酸化物層の厚みが過度に薄くなった場合でも、ＣＭ
Ｐによって誘発される基板の欠陥を防止するために、ポ
リシリコンに対してだけではなく下層の窒化物にも選択
性を有するエッチング・プロセスを設計することが重要
であるという自明ではない認識に基づいている。
【００３５】ポリシリコン層が除去された後、完成した
ＩＣを製造するために付加的な処理ステップを実施して
もよい。その結果製造されたＩＣはコンピュータ、大衆
消費電子機器、商業用電子機器等を含む子多様な電子機
器で使用できる。
【００３６】これまで本発明を幾つかの好適な実施態様
に関して説明してきたが、本発明の範囲内に含まれる変
更、交換および同等の実施態様が可能である。例えば、
理解し易くするため、本発明をトランジスタに関して説
明してきたが、本発明は例えばＤＲＡＭのような他の種
類の素子にも応用できることが理解されよう。
【００３７】更に、一例としてメサ構造のパッド窒化物
層の下にパッド酸化物層を配置したが、本発明は下層の
パッド酸化物層を使用しないメサ構造でも同様に有効で
ある。更に、本発明の方法を実施するには多くの別の方
途があることを付記しておく。従って、添付の特許請求
の範囲は本発明の真の趣旨と範囲に含まれる前記の変
更、交換および同等の実施態様を全て含むものであると
解釈されたい。
【００３８】
【発明の効果】パッド窒化物層への実質的な選択性を有
するエッチング液のソース・ガスを含む第１のエッチン
グ・パラメタを用いて誘電層の第１領域を部分的にエッ
チングすることによって、ＣＭＰによる欠陥が生じた場
合でもパッド窒化物層がエッチングされることが防止さ
れる。
【図面の簡単な説明】
【図１】一対のメサ構造を含む積層を示す断面図であ
る。
【図２】化学機械研磨（ＣＭＰ）ステップを利用してポ
リシリコン層と二酸化シリコン層とを平坦化した後の、
図１の基板を示す断面図である。
【図３】誘電エッチングが二酸化シリコン層の保護され
ない領域の部分を除去して凹部を形成した後の図２の基
板を示す断面図である。
【図４】従来のエッチング・プロセスを利用したＣＭＰ
プロセス欠陥と誘電エッチングとの組合わせによって形
成された、ＣＭＰによって誘発された基板の欠陥を示す
断面図である。
【図５】ＣＭＰステップ中に過剰研磨をうけたメサ構造
を含む基板を示す断面図である。
【図６】本発明の誘電エッチング・プロセスを利用して
酸化物層がエッチングされた後の図２の積層を示す断面
図である。
【符合の説明】
１１０ 積層 １１２ 基板 １１４ メサ １１６ メサ １１８ パッド窒化物層 １２０ パッド酸化物層 １２２ パッド窒化物層 １２４ パッド酸化物層 １２６ 誘電層 １３０ ポリシリコン層 ２００ スクラッチ ３０２ 凹部 ３０６ フェンス ４０２ 空隙
フロントページの続き (72)発明者 マックス ジー レヴィー アメリカ合衆国 ヴァーモント エセック ス ジャンクション バショー ドライヴ ８ (72)発明者 ヴォルフガング ベルクナー アメリカ合衆国 ニューヨーク ワッピン ガーズ フォールズ タウン ヴュー ド ライヴ 137 (72)発明者 ベルンハルト フィーグル アメリカ合衆国 ヴァージニア メカニク スヴィル コヴィントン リッジ コート 9133 (72)発明者 ジョージ アール ゴス アメリカ合衆国 ニューヨーク ポウキー プシー トッド ヒル ロード 68 (72)発明者 ポール パリース アメリカ合衆国 ニューヨーク ワッピン ガーズ フォールズ タングルウッド ド ライヴ 32 (72)発明者 マシュー ジェイ センデルバッハ アメリカ合衆国 ニューヨーク ワッピン ガーズ フォールズ スカイ トップ ド ライヴ 12 (72)発明者 ティン−ハオ ワン アメリカ合衆国 テキサス ラウンド ロ ック ミラー フォールズ ドライヴ 8201 (72)発明者 ウィリアム シー ウィル アメリカ合衆国 ニューヨーク レッド フック メイナー ロード 65 (72)発明者 ユルゲン ヴィットマン アメリカ合衆国 ニューヨーク フィッシ ュキル スプルース コート ７

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 パッド窒化物層が共形に蒸着された誘電
    層の下に配置され、誘電層が共形に蒸着されたポリシリ
    コン層の下に配置されている、メサのパッド窒化物層の
    下に配置された基板へのＣＭＰ（化学機械研磨）によっ
    て誘発される損傷を防止する方法において、 前記ＣＭＰを利用して前記ポリシリコン層を前記誘電層
    の少なくとも表面まで下方へと平坦化して、前記誘電層
    の第１領域を露出させるステップと、 ＣＭＰによる欠陥が生じた場合でも前記パッド窒化物層
    がエッチングされることを防止するために、前記パッド
    窒化物層への実質的な選択性を有するエッチング液のソ
    ース・ガスを含む第１のエッチング・パラメタを用いて
    前記誘電層の前記第１領域を部分的にエッチングするス
    テップと、 前記誘電層の前記第１領域への部分的な前記エッチング
    の後で前記ポリシリコン層を除去するステップと、から
    なることを特徴とする方法。
  2. 【請求項２】 前記エッチング液ソース・ガスがＣ4 Ｆ
    8 を含むことを特徴とする請求項１に記載の方法。
  3. 【請求項３】 前記エッチング液ソース・ガスが更にア
    ルゴンを含むことを特徴とする請求項２に記載の方法。
  4. 【請求項４】 前記エッチング液ソース・ガスが更にＣ
    Ｏを含むことを特徴とする請求項３に記載の方法。
  5. 【請求項５】 前記エッチング液ソース・ガスの酸化
    物：パッド窒化物の選択率が約２５：１を超えることを
    特徴とする請求項１に記載の方法。
  6. 【請求項６】 前記エッチング液ソース・ガスが更に前
    記ポリシリコン層への実質的な選択性をも有することを
    特徴とする請求項１に記載の方法。
  7. 【請求項７】 前記エッチング液ソース・ガスの酸化
    物：ポリシリコンの選択率が約２５：１を超えることを
    特徴とする請求項６に記載の方法。
  8. 【請求項８】 前記基板が自己整合性電界効果トランジ
    スタ（ＦＥＴ）素子の製造に使用されることを特徴とす
    る請求項１に記載の方法。
  9. 【請求項９】 前記基板がダイナミックＲＡＭ（ＤＲＡ
    Ｍ）集積回路を製造するために使用されることを特徴と
    する請求項１に記載の方法。
  10. 【請求項１０】 前記第１領域を部分的にエッチングす
    る前に、ＣＨＦ3およびＣＦ4を含むブレークスルーエッ
    チング液ソース・ガスを使用したブレークスルーエッチ
    ング・ステップを更に含むことを特徴とする請求項１に
    記載の方法。
  11. 【請求項１１】 前記ポリシリコン層の前記除去がＳＦ
    6およびＮＦ3を含むポリシリコン剥離ソース・ガスを使
    用して行われることを特徴とする請求項１に記載の方
    法。
  12. 【請求項１２】 浅溝絶縁形（ＳＴＩ）電界効果トラン
    ジスタ（ＦＥＴ）素子がシリコン基板のシリコン・メサ
    上に形成される形式のＦＥＴ素子の製造方法において、 前記シリコン・メサ上にパッド窒化物層を蒸着するステ
    ップと、 前記パッド窒化物層と前記シリコン基板の上表面との上
    にＴＥＯＳ層を共形に蒸着するステップと、 前記ＴＥＯＳの上にポリシリコン層を共形に蒸着するス
    テップと、 化学機械研磨プロセスを利用して前記ポリシリコン層を
    前記ＴＥＯＳ層の少なくとも表面まで下方へと平坦化し
    て、前記パッド窒化物層上に配置された前記ＴＥＯＳ層
    の第１領域を露出させるステップと、 ＣＭＰによる欠陥が生じた場合でも前記パッド窒化物層
    がエッチングされることを防止するために、前記パッド
    窒化物層への実質的な選択性を有するエッチング液のソ
    ース・ガスを含み、前記パッド窒化物層上の前記ＴＥＯ
    Ｓの薄層を残すように構成された第１のエッチング・パ
    ラメタを用いて前記ＴＥＯＳ層の前記第１領域を部分的
    にエッチングするステップと、前記誘電層の前記第１領
    域を部分的にエッチングした後で前記ポリシリコン層を
    除去するステップと、からなることを特徴とする方法。
  13. 【請求項１３】 前記ＣＭＰ欠陥には前記ＴＥＯＳ層の
    前記第１領域内のスクラッチが含まれることを特徴とす
    る請求項１２に記載の方法。
  14. 【請求項１４】 前記エッチング液ソース・ガスがＣ4
    Ｆ8を含むことを特徴とする請求項１２に記載の方法。
  15. 【請求項１５】 前記エッチング液ソース・ガスが更に
    アルゴンを含むことを特徴とする請求項１４に記載の方
    法。
  16. 【請求項１６】 前記エッチング液ソース・ガスが更に
    ＣＯを含むことを特徴とする請求項１５に記載の方法。
  17. 【請求項１７】 前記ＣＭＰ欠陥には前記ＴＥＯＳ層の
    前記第１領域の過剰研磨が含まれることを特徴とする請
    求項１２に記載の方法。
  18. 【請求項１８】 前記エッチング液ソース・ガスの、酸
    化物：パッド窒化物の選択率が約２５：１を超えること
    を特徴とする請求項１２に記載の方法。
  19. 【請求項１９】 前記エッチング液ソース・ガスが前記
    ポリシリコン層にも実質的に選択性を有することを特徴
    とする請求項１２に記載の方法。
  20. 【請求項２０】 前記エッチング液ソース・ガスの酸化
    物：ポリシリコンの選択率が約２５：１を超えることを
    特徴とする請求項１９に記載の方法。
  21. 【請求項２１】 前記基板がダイナミックＲＡＭ（ＤＲ
    ＡＭ）集積回路を製造するために使用されることを特徴
    とする請求項１２に記載の方法。
JP10182324A 1997-06-27 1998-06-29 メサのパッド窒化物層の下に配置された基板へのｃｍｐによって誘発される損傷を防止する方法、および浅溝絶縁形電界効果トランジスタの製造方法 Withdrawn JPH1174241A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/884,120 US5976982A (en) 1997-06-27 1997-06-27 Methods for protecting device components from chemical mechanical polish induced defects
US08/884120 1997-06-27

Publications (1)

Publication Number Publication Date
JPH1174241A true JPH1174241A (ja) 1999-03-16

Family

ID=25383997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10182324A Withdrawn JPH1174241A (ja) 1997-06-27 1998-06-29 メサのパッド窒化物層の下に配置された基板へのｃｍｐによって誘発される損傷を防止する方法、および浅溝絶縁形電界効果トランジスタの製造方法

Country Status (7)

Country Link
US (1) US5976982A (ja)
EP (1) EP0910117B1 (ja)
JP (1) JPH1174241A (ja)
KR (1) KR100493483B1 (ja)
CN (1) CN1211065A (ja)
DE (1) DE69807621T2 (ja)
TW (1) TW392283B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211087B1 (en) * 1998-06-29 2001-04-03 Vlsi Technology, Inc. Chemical wet etch removal of underlayer material after performing chemical mechanical polishing on a primary layer
US6284560B1 (en) 1998-12-18 2001-09-04 Eastman Kodak Company Method for producing co-planar surface structures
JP2001326273A (ja) * 2000-05-16 2001-11-22 Denso Corp 半導体装置の製造方法
US7002689B2 (en) * 2001-04-12 2006-02-21 Rudolph Technologies, Inc. Optically-based method and apparatus for detecting and characterizing surface pits in a metal film during chemical mechanical polish
US6864521B2 (en) * 2002-08-29 2005-03-08 Micron Technology, Inc. Method to control silver concentration in a resistance variable memory element
TWI235407B (en) * 2004-05-10 2005-07-01 Mosel Vitelic Inc Wafer and the manufacturing and reclaiming method therefor
KR20060102125A (ko) * 2005-03-23 2006-09-27 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US9589828B2 (en) * 2014-10-28 2017-03-07 Microchip Technology Incorporated Method for photolithography-free self-aligned reverse active etch
CN110233115B (zh) * 2019-05-29 2020-09-08 宁波芯健半导体有限公司 一种晶圆级芯片封装方法及封装结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4741799A (en) * 1985-05-06 1988-05-03 International Business Machines Corporation Anisotropic silicon etching in fluorinated plasma
US5182234A (en) * 1986-03-21 1993-01-26 Advanced Power Technology, Inc. Profile tailored trench etch using a SF6 -O2 etching composition wherein both isotropic and anisotropic etching is achieved by varying the amount of oxygen
US4962064A (en) * 1988-05-12 1990-10-09 Advanced Micro Devices, Inc. Method of planarization of topologies in integrated circuit structures
US5494857A (en) * 1993-07-28 1996-02-27 Digital Equipment Corporation Chemical mechanical planarization of shallow trenches in semiconductor substrates
JP3778299B2 (ja) * 1995-02-07 2006-05-24 東京エレクトロン株式会社 プラズマエッチング方法
JPH09129611A (ja) * 1995-10-26 1997-05-16 Tokyo Electron Ltd エッチング方法
US5607874A (en) * 1996-02-02 1997-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a DRAM cell with a T shaped storage capacitor

Also Published As

Publication number Publication date
DE69807621T2 (de) 2003-11-27
EP0910117A2 (en) 1999-04-21
US5976982A (en) 1999-11-02
CN1211065A (zh) 1999-03-17
KR100493483B1 (ko) 2005-08-05
DE69807621D1 (de) 2002-10-10
EP0910117B1 (en) 2002-09-04
KR19990007193A (ko) 1999-01-25
EP0910117A3 (en) 1999-06-02
TW392283B (en) 2000-06-01

Similar Documents

Publication Publication Date Title
US6057581A (en) Self-aligned contacts
US6171951B1 (en) Dual damascene method comprising ion implanting to densify dielectric layer and forming a hard mask layer with a tapered opening
US5262346A (en) Nitride polish stop for forming SOI wafers
JPH08250595A (ja) 半導体装置を製作する方法
US6890859B1 (en) Methods of forming semiconductor structures having reduced defects, and articles and devices formed thereby
US6110792A (en) Method for making DRAM capacitor strap
US5804490A (en) Method of filling shallow trenches
KR100307651B1 (ko) 반도체장치의제조방법
JP3088178B2 (ja) ポリシリコン膜のエッチング方法
JP4337970B2 (ja) フラッシュメモリセルの製造方法
JPH1174241A (ja) メサのパッド窒化物層の下に配置された基板へのｃｍｐによって誘発される損傷を防止する方法、および浅溝絶縁形電界効果トランジスタの製造方法
US6727150B2 (en) Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers
US6355566B1 (en) Method of removing surface defects or other recesses during the formation of a semiconductor device
US20060240673A1 (en) Method of forming bit line in semiconductor device
JP2003197731A (ja) 半導体素子の素子分離膜の形成方法
JPH09293689A (ja) 接続孔の形成方法
JPH09120990A (ja) 接続孔の形成方法
JP3816494B2 (ja) ドライエッチング方法および半導体装置の製造方法
KR20000044630A (ko) 반도체 소자의 폴리실리콘 플러그 형성방법
KR100881837B1 (ko) 반도체 소자의 스토리지 노드 컨택 형성 방법
US20230282488A1 (en) Self-Aligned Double Patterning
JP2002043438A (ja) トレンチ構造およびトレンチを含む半導体構造の形成方法
JP3358179B2 (ja) ポリシリコン層のプラズマ・エッチング方法
KR20020046466A (ko) 반도체소자의 커패시터 형성방법
US6436831B1 (en) Methods of forming insulative plugs and oxide plug forming methods

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050906