JP2010109151A - 使用済み半導体ウエハの再生方法 - Google Patents

Abstract

【課題】半導体集積回路装置の製造においては、原材料としてのウエハ投入からウエハ・チップ化工程前の段階で、ラインから外部に排出されるウエハ、すなわち使用済みウエハの全投入ウエハに占める比率が極めて高いことから、使用済みウエハの再生が重要視されている。
【解決手段】本願発明は、機能層を粗削りした後、保護層を形成した上でドライエッチングを行い、保護層とウエハ等表面のうち保護層により被覆されず露出する部分とを同時に且つ微細に除去することにより、ウエハ表面のうち、保護層により被覆された部分はエッチングされず、保護層が犠牲となって代わりにエッチングされるようにした使用済みウエハの再生方法である。
【選択図】図１

Description

本発明は、トランジスタや配線等からなる回路等の層（機能層）が形成された使用済みの半導体ウエハ等を、半導体集積回路製造に適する半導体ウエハ等に再生する方法に関する。

日本特開２００１−３５８１０７号公報（特許文献１）または、その対応米国特許公開２００１−００３９１０１号公報（特許文献２）には、使用済みの半導体ウエハを、半導体集積回路製造に適する半導体ウエハに再生する方法として、ウエットエッチングで半導体ウエハ上の異性物質を除去し、その後、研磨を施す技術が開示されている。

日本特開２００４−２６０１３７号公報（特許文献３）または、その対応米国特許第７０２２５８６号公報（特許文献４）にも、使用済みの半導体ウエハを、半導体集積回路製造に適する半導体ウエハに再生する方法として、同様の技術が開示されている。

Electroｎic Jourｎal ２００７年１０月号、４７頁（非特許文献１）には、使用済みの半導体ウエハを、半導体集積回路製造に適する半導体ウエハに再生する方法として、研磨を用いず、ウエットエッチングおよびドライエッチングを併用することにより、半導体ウエハの損失量を９マイクロ・メートルに抑えて半導体ウエハの再生が可能な技術が開示されている。

日本特開２００２−０５７１２９号公報（特許文献５）または、その対応米国特許第６４０６９２３号公報（特許文献６）には、使用済みの半導体ウエハを、半導体集積回路製造に適する半導体ウエハに再生する方法として、機械的研磨の代わりに、金属汚染を低減するために、ブラスト加工、または、硬質粒子圧接法を用いる技術が開示されている。

徳山巍、橋本哲一編著、『MOS LSI製造技術』、日経マグロウヒル社、132〜137ページ（非特許文献２）には、半導体装置又は半導体集積回路装置の製造工程で使用される多層配線の平坦化技術として、レジスト膜による被覆および、そのドライ・エッチングによるエッチ・バック技術が開示されている。

日本特開平８−２１３４４９号公報（特許文献７）には、半導体装置又は半導体集積回路装置の製造工程で使用される素子分離領域の平坦化技術として、レジスト膜による被覆および、そのドライ・エッチングによるエッチ・バック技術が開示されている。

日本特開平１１−１３５７５８号公報（特許文献８）または、その対応米国特許第６０８３８２６号公報（特許文献９）には、半導体装置又は半導体集積回路装置の製造工程で使用されるメモリ領域の平坦化技術として、レジスト膜による被覆および、そのドライ・エッチングによるエッチ・バック技術が開示されている。

日本特開平８−１６７５８７号公報（特許文献１０）には、半導体ウエハの製造において、シリコン単結晶インゴットからスライスされた後、研磨処理した半導体ウエハ表面に存在するLTV(Local Thickness Variation：狭い領域での凹凸度合い）を除去するための平坦化技術として、レジスト膜による被覆および、そのドライ・エッチングによるエッチ・バック技術が開示されている。

特開２００１−３５８１０７号公報 米国特許公開２００１−００３９１０１号公報 特開２００４−２６０１３７号公報 米国特許第７０２２５８６号公報 特開２００２−０５７１２９号公報 米国特許第６４０６９２３号公報 特開平８−２１３４４９号公報 特開平１１−１３５７５８号公報 米国特許第６０８３８２６号公報 特開平８−１６７５８７号公報 Electroｎic Jourｎal ２００７年１０月号、４７頁 徳山巍、橋本哲一編著、『MOS LSI製造技術』、日経マグロウヒル社、132〜137ページ

半導体装置または半導体集積回路装置の製造（ウエハ工程）においては、主に単結晶シリコン・ウエハのデバイス面上に、素子を形成し、その上に配線層を必要に応じて堆積することで、ウエハ上の多数の単位チップ領域を完成させ、その後、ウエハを通常、所定の厚さまで裏面研削を実施した後、単位チップ領域に分割している（裏面研削と分割等の工程を総称して「ウエハ・チップ化工程」という）。ところが、原材料としてのウエハ投入からウエハ・チップ化工程前の段階で、ラインから外部に排出されるウエハ、すなわち「途中排出ウエハ（使用済みウエハ）」の全投入ウエハに占める比率が極めて高いことから、使用済みウエハの再生が重要視されている。

一般に、ウエハの厚さは８００マイクロ・メートル前後であり、半導体製造装置との関係で１００マイクロ・メートル前後の厚さの減少まで許容できると判断されている。ところが、これまでの主要なウエハ再生技術では、機械的研削を多用するため、１回の再生で数十マイクロ・メートル前後の厚さの目減りが不可避であった。また、ウエット・エッチングとドライ・エッチングを併用する方法も開発されているが、それでも、９マイクロ・メートル程度の厚さ減少に抑えるのがやっとというところである。このような大きな厚さ減少を伴うウエハ再生技術では、十分な再生回数を確保することができず、ウエハ再生利用の拡大を図ることができない。以下、本願発明者らがウエハ再生利用について、検討したところを説明する。

通常、半導体ウエハに集積回路を形成する場合、素子分離のための酸化膜層をシャロー・トレンチ・アイソレーショ(STI)法などにより形成する。その深さは、通常０.２〜０.４マイクロ・メートル程度であるが、デバイスの種類によっては、０.５〜１.０マイクロ・メートルになるものもある。さらに、ｎおよびｐの両チャネルを使ったＣＭＯＳをつくるためには、ｎ型とｐ型の深いウエル領域を形成する必要がある。ウエル構造としては、低不純物濃度のシリコンウエハにｐとｎの二つのウエルを形成する二重ウエル、高エネルギーイオン注入を用いてシリコン基板深部にもう一つ別のウエルを形成した三重ウエル等がある。後者の方が、より深くイオンが注入されるが、その深さは２〜３マイクロ・メートル程度であることが知られている。

よって、このような半導体集積回路の製造用として再生する場合、最適な損失量は３マイクロ・メートル程度であり、安全マージンを大きめにとったとしても３〜４マイクロ・メートル程度であり、前記従来技術のように損失量が９マイクロ・メートルもあると、リソグラフィ工程において焦点深度を合わせることができなくなり、レジストの感光が困難になるという問題点がある。なお、損失量とは、ウエハ等における表面の加工形成層（機能層）を除く部分の厚さが再生処理前後でどの程度減少したかを表すものである。

そこで、本発明の主たる課題は、使用済みの半導体ウエハを、より少ない損失量で使用済み半導体ウエハや基板を再生する技術を提供することにある。

本願発明は、これらの課題を解決するためになされたものである。

本発明の目的は、半導体装置または半導体集積回路装置の製造プロセスに適合した半導体ウエハの再生技術を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、本願発明は、
（ａ）表面に機能層を有する使用済みの半導体ウエハ又は基板を粗削りし、前記機能層を除去する工程、
（ｂ）粗削りした半導体ウエハ又は基板の表面に、ドライエッチングにより除去可能な保護層を形成する工程、
（ｃ）保護層を形成した半導体ウエハ又は基板をドライエッチングし、前記保護層と、前記ウエハ又は基板表面のうち前記保護層により被覆されずに露出する部分とを除去する工程、
（ｄ）ドライエッチングした半導体ウエハ又は基板表面の平坦度を計測する工程とを含み、
前記（ｄ）工程において所望の平坦度が得られない場合、前記（ｂ）から（ｄ）までの工程を繰り返す、ことを特徴とする使用済み半導体ウエハ又は基板の再生方法である。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、機能層を粗削りした後、保護層を形成した上でドライエッチングを行い、保護層とウエハ等表面のうち保護層により被覆されず露出する部分とを同時に且つ微細に除去することにより、ウエハ表面のうち、保護層により被覆された部分はエッチングされず、保護層が犠牲となって代わりにエッチングされる。一方、ウエハ表面のうち保護層から突出する凸部（エッチング前から突出する部分、及び保護層２のエッチングにより露出した部分の両者を含む）はエッチングにより除去される。これら保護層及び保護層から突出する凸部が同時進行することにより、ウエハ表面の凸部のみが選択的にエッチングされ、凹部の底部は保護層が消失するまではエッチングされないため、極めて少ない損失でウエハ表面を平坦化することが可能となる。よって、本発明によれば極めて少ない損失で、半導体集積回路の製造に適する平坦度レベルを達成することができる。

〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。

１．以下の工程を含む使用済み半導体ウエハ又は基板の再生方法（その他に、本発明は、以下の工程を含む再生ウエハの製造方法または、そのウエハを用いた半導体装置の製造方法等を含む。以下の従属項においても同じ）：
（ａ）表面に機能層を有する使用済みの半導体ウエハ又は基板を粗削りし、前記機能層を除去する工程、
（ｂ）粗削りした半導体ウエハ又は基板の表面に、ドライエッチングにより除去可能な保護層を形成する工程、
（ｃ）保護層を形成した半導体ウエハ又は基板をドライエッチングし、前記保護層と、前記ウエハ又は基板表面のうち前記保護層により被覆されずに露出する部分とを除去する工程、
（ｄ）ドライエッチングした半導体ウエハ又は基板表面の平坦度を計測する工程、
ここで、前記（ｄ）工程において所望の平坦度が得られない場合、前記（ｂ）から（ｄ）までの工程を繰り返す。

２．前記半導体ウエハ又は基板の損失量が３〜４マイクロ・メートルとなる範囲で再生を行う、前記項１記載の使用済み半導体ウエハ又は基板の再生方法。

３．前記（ｂ）工程において、前記半導体ウエハ又は基板よりもエッチング速度の速い材料により前記保護層を形成するとともに、前記保護層の表面が前記半導体ウエハ又は基板表面における最も高い凸部の頂点よりも高くなるように前記保護層を形成する、前記項１又は２記載の使用済み半導体ウエハ又は基板の再生方法。

４．前記（ｂ）工程の保護層を、フォトレジストまたは塗布型絶縁膜の塗布により形成する、前記項３記載の使用済み半導体ウエハ又は基板の再生方法。

５．前記（ａ）工程の粗削りを、前記半導体ウエハ又は基板の表面のＳＦＱＲ_ｍａｘが０．１マイクロ・メートルより大きく且つ２マイクロ・メートル未満となるように行う、請求項１〜４のいずれか１項に記載の使用済み半導体ウエハ又は基板の再生方法。

６．前記（ａ）工程の粗削りを、ウエットエッチング、ウエットブラスト、研磨又はグラインダにより行う、請求項５記載の使用済み半導体ウエハ又は基板の再生方法。

７．前記使用済み半導体ウエハが、シリコンウエハ、GaＮウエハ、SiCウエハ、又はSOIウエハであり、前記基板が液晶用ガラス基板である、請求項１〜５のいずれか１項に記載の使用済み半導体ウエハ又は基板の再生方法。

８．表面に、半導体集積回路、又は半導体集積回路の構成要素の一部が形成されている使用済み半導体ウエハの再生方法（その他に、本発明は、以下の工程を含む再生ウエハの製造方法または、そのウエハを用いた半導体装置の製造方法等を含む。以下の従属項においても同じ）であって、以下の工程を含む：
（ａ）前記表面に金属配線及び絶縁膜層の少なくとも一方が形成されている場合、ウエットエッチングによってこれを除去する工程、
（ｂ）前記表面に露出する前記構成要素を完全に被覆し、かつ、その表面が平坦になる塗布膜を形成する工程、
（ｃ）前記塗布膜、及び塗布膜により被覆されている構成要素の全てをドライエッチングにより除去する工程。

９．前記（ｃ）工程において、前記塗布膜と、前記塗布膜により被覆されている構成要素のドライエッチング速度が±10％の範囲内で等しくなる条件で、前記塗布膜よび前記構成要素をドライエッチングする、前記項８記載の使用済み半導体ウエハの再生方法。

１０．前記（ｃ）工程において、前記塗布膜が、前記ドライエッチングにより消失するまでの時間をジャストエッチング時間T1、ジャストエッチング時間T1以降のドライエッチング時間をオーバーエッチング時間T2とした際、T2=T1×0.1〜T1×2である、前記項８又は９記載の使用済み半導体ウエハの再生方法。

１１．前記使用済み半導体ウエハが、前記構成要素として不純物注入／拡散層を有するものであり、前記(c)工程におけるドライエッチングによる半導体ウエハの基板損失量が、不純物注入／拡散層の深さ＋1マイクロ・メートル以内である、前記項８〜１０のいずれか1項に記載の使用済み半導体ウエハの再生方法。

１２．前記（ｃ）工程におけるドライエッチングに用いるガスが、Cl₂、HBr、SF6、NF3、CF4、O₂、Ar、N₂のいずれか１種、又はこれらのガスを複数種含むものである、前記項８〜１１のいずれか１項に記載の使用済み半導体ウエハの再生方法。

１３．前記（ｃ）工程におけるドライエッチングの方式が、反応性イオンエッチングである、前記項８〜１２のいずれか１項に記載の使用済み半導体ウエハの再生方法。

１４．前記（ｃ）工程におけるドライエッチングに用いるプラズマ源が、容量結合型プラズマ、誘導結合型プラズマ、又はマイクロ波プラズマである前記項８〜１３のいずれか１項に記載の使用済み半導体ウエハの再生方法。

１５．前記（ｃ）工程におけるドライエッチングの結果、前記表面の平坦度が所望の平坦度とならない場合、所望の平坦度が得られるまでオーバーエッチングを行う、前記項８〜１４のいずれか１項に記載の使用済み半導体ウエハの再生方法。

１６．前記（ｂ）工程において、前記表面に露出する構成要素が、素子分離、トランジスタ、多結晶シリコン配線、プラグ、及びキャパシタの少なくとも一つである、前記項８〜１５のいずれか１項に記載の使用済み半導体ウエハの再生方法。

１７．前記（ｂ）工程における前記塗布膜が、前記使用済み半導体ウエハにおける半導体の成分を含有するものである、前記項８〜１６のいずれか１項に記載の使用済み半導体ウエハの再生方法。

１８．前記（ｂ）工程における前記塗布膜が、フォトレジストまたは塗布型絶縁膜である、前記項８〜１７のいずれか１項に記載の使用済み半導体ウエハの再生方法。

１９．前記使用済み半導体ウエハが、単結晶シリコンウエハ、窒化ガリウムウエハ、化合物半導体ウエハ、非晶質シリコンウエハ、多結晶シリコンウエハ、石英ガラスウエハ、又はサファイアウエハである、前記項８〜１８のいずれか１項に記載の使用済み半導体ウエハの再生方法。

次に、本願において開示される発明のその他の実施の形態について概要を説明する。

２０．以下の工程を含む再生半導体ウエハの製造方法：
（ａ）使用済みウエハのデバイス形成面に対して、ウエット・エッチング処理を実行する工程；
（ｂ）前記工程の（ａ）後、前記使用済みウエハの前記デバイス形成面上に塗布膜を形成する工程；
（ｃ）前記工程の（ｂ）後、前記使用済みウエハの前記デバイス形成面上の前記塗布膜下面を超えて、前記デバイス形成面下の一定の深さまで前記使用済みウエハの表面が除去されるまで、前記使用済みウエハの前記デバイス形成面側に対して、ドライ・エッチング処理を実行する工程；
（ｄ）前記工程の（ｃ）後、前記使用済みウエハの前記デバイス形成面に対して、化学機械研磨を実行する工程。

２１．前記２０項の再生半導体ウエハの製造方法において、前記使用済みウエハは、シリコン系ウエハである。

２２．前記２１項の再生半導体ウエハの製造方法において、前記工程（ｃ）の前記ドライ・エッチング処理は、シリコンに対するエッチング速度と、前記塗布膜に対するエッチング速度とが、実質的に同等となる条件で行われる。

２３．前記２２項の再生半導体ウエハの製造方法において、前記工程（ｃ）の前記ドライ・エッチング処理によるエッチング量は、前記工程（ｄ）の前記化学機械研磨による研磨量よりも大きい。

２４．前記２２項の再生半導体ウエハの製造方法において、前記工程（ｃ）の前記ドライ・エッチング処理によるエッチング量は、前記工程（ｄ）の前記化学機械研磨による研磨量よりも５倍以上大きい。

２５．前記２２項の再生半導体ウエハの製造方法において、前記工程（ｃ）の前記ドライ・エッチング処理によるエッチング量は、前記工程（ｄ）の前記化学機械研磨による研磨量よりも１０倍以上大きい。

２６．新品半導体ウエハおよび再生半導体ウエハを使用した半導体装置の製造方法であって、前記再生半導体ウエハの製造方法は以下の工程を含む：
（ａ）使用済みウエハのデバイス形成面に対して、ウエット・エッチング処理を実行する工程；
（ｂ）前記工程の（ａ）後、前記使用済みウエハの前記デバイス形成面上に塗布膜を形成する工程；
（ｃ）前記工程の（ｂ）後、前記使用済みウエハの前記デバイス形成面上の前記塗布膜下面を超えて、前記デバイス形成面下の一定の深さまで前記使用済みウエハの表面が除去されるまで、前記使用済みウエハの前記デバイス形成面側に対して、ドライ・エッチング処理を実行する工程；
（ｄ）前記工程の（ｃ）後、前記使用済みウエハの前記デバイス形成面に対して、化学機械研磨を実行する工程。

２７．前記２６項の再生半導体ウエハの製造方法において、前記使用済みウエハは、シリコン系ウエハである。

２８．前記２７項の再生半導体ウエハの製造方法において、前記工程（ｃ）の前記ドライ・エッチング処理は、シリコンに対するエッチング速度と、前記塗布膜に対するエッチング速度とが、実質的に同等となる条件で行われる。

２９．前記２８項の再生半導体ウエハの製造方法において、前記工程（ｃ）の前記ドライ・エッチング処理によるエッチング量は、前記工程（ｄ）の前記化学機械研磨による研磨量よりも大きい。

３０．前記２８項の再生半導体ウエハの製造方法において、前記工程（ｃ）の前記ドライ・エッチング処理によるエッチング量は、前記工程（ｄ）の前記化学機械研磨による研磨量よりも５倍以上大きい。

３１．前記２８項の再生半導体ウエハの製造方法において、前記工程（ｃ）の前記ドライ・エッチング処理によるエッチング量は、前記工程（ｄ）の前記化学機械研磨による研磨量よりも１０倍以上大きい。

〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノ・クラスタリング・シリカ（Nano-Clustering Silica:NSC）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。

３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。

４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。

５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。

６．ウエハには、製品をその上に形成する製品ウエハ、工程のモニタやテストのために製品ウエハと同時に又は前後して処理されるモニタ・ウエハ（「テスト・ウエハ」とも言う）、および装置のメンテナンス等に使用されるダミー・ウエハ等に分類される。モニタ・ウエハおよびダミー・ウエハを総称して、非製品ウエハという。再生の対象となるのは、製品ウエハの内、ウエハ工程の最終工程まで到達しなかったウエハ（たとえばグラインディング前）であり、いわゆる使用済み製品ウエハ（落ちこぼれウエハ）である。その他で再生の対象となるのは、使用済み非製品ウエハである。これらを総称して、使用済みウエハという。

ここで、ウエハの再生とは、主に使用済みウエハを、非製品ウエハとして、再利用できるようにすることである。しかし、使用済み製品ウエハ（または使用済み非製品ウエハ）を製品ウエハとして再生可能な場合もある。

７．本願で使用する平坦用の「保護膜」は、レジストまたはその他の塗布系の膜材である。レジストとしては、通常のg線、i線、ＡｒＦまたはＫｒＦ用の塗布系レジスト（有機系レジストまたはシリコンを含む無機系レジスト）等が適用可能である。その他の塗布系の膜材としては、ＳＯＧ（Ｓｐｉｎ−Ｏｎ Ｇｌａｓｓ）、たとえば、ＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ），ＭＳＱ（Ｍｅｔｈｙｌ−Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ），ＰＳＱ（Ｐｈｅｎｙｌ−Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）等の有機シロキサン（Ｏｒｇａｎｏｓｉｌｏｘａｎｅ）系材料または無機シロキサン系材料等が適用可能である。

８．本願で「ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）または化学機械研磨」というときは、特に明示した場合をもぞき、浮遊砥粒を用いるもののみでなく、固定砥粒を用いるものや、いわゆるドライ・ポリッシング等も含むものとする。

〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

１．本願発明の実施の形態１の使用済み半導体ウエハの再生方法の説明（主に図１から２０）
図１は、本発明に係る使用済み半導体ウエハの再生フローを示しており、主に（ａ）粗削り工程、（ｂ）保護層の形成工程、（ｃ）ドライエッチング工程、及び（ｄ）平坦度の検査工程からなる。先ず、粗削り工程において、原料としての使用済み半導体ウエハが粗削りされ、表面の機能層が除去される。使用済み半導体ウエハは、表面にトランジスタや配線等からなる回路等の層（機能層）が加工形成されたものであり、ダイシング前の検査工程で不良となったもの等である。粗削りの程度は、機能層を除去できれば良いが、過度に行うと損失量が増加してしまうため、適宜調整するのが好ましい。機能層の一部が削りきれずに残留しても、後の工程で除去できるため問題はない。また、粗削り後のウエハ表面の平坦度が低すぎると、後の保護層形成及びドライエッチングを何度も何度も繰り返すことになるため、粗削り後のウエハ表面のＳＦＱＲ_ｍａｘが０．１マイクロ・メートルより大きく且つ２マイクロ・メートル未満となるように行うのが望ましい。粗削り手段としては、ウエットエッチング、ウエットブラスト、研磨又はグラインダ等、公知の手法を適宜用いることができるが、費用対効果の点でウエットエッチング又はウエットブラストが好適である。

保護層の形成工程からドライエッチング工程までの概略が図２に示されている。すなわち、先ず保護層の形成工程ではるように、粗削り後のウエハ１の表面に、ドライエッチングにより除去可能な保護層２が形成される。保護層２の材料及び厚さは適宜選択することができるが、ウエハ１よりもエッチング速度の速い材料を用い、保護層２の表面がウエハ１表面における最も高い凸部３の頂点よりも高くなるように保護層２を形成すると、ドライエッチングに際して保護層２及びウエハ１の表面を同時に除去できるものでありながら、保護層２の厚さに高い精度が要求されないため、保護層２の形成が極めて容易になる。このような保護層２に適した材料としては、フォトレジスト又は塗布型絶縁膜（Spin on Glass、SOG）が好適である。この場合、保護層２の膜厚は概ね１〜５マイクロ・メートル程度である。保護層２は、必要に応じてプリベーキングや、ベーキング、ＵＶキュアリングを行い、焼きしめ又は硬化を図ることができる。

もちろん、保護層２の材料としてウエハ１よりもエッチング速度の速い材料を用いることや、保護層２の表面がウエハ１表面における最も高い凸部３の頂点よりも低くなるように保護層を形成することも可能である。

次いで、ドライエッチング工程では、保護層２を形成したウエハ１がドライエッチングされる。この際、ウエハ１表面のうち保護層２により被覆された部分はエッチングされず、保護層２が犠牲となって代わりにエッチングされる。一方、ウエハ１表面のうち保護層２から突出する凸部３（エッチング前から突出する部分、及び保護層２のエッチングにより露出した部分の両者を含む）はエッチングにより除去される。これら保護層２及び保護層２から突出する凸部３が同時進行することにより、ウエハ表面の凸部３のみが選択的にエッチングされ、凸部３，３間の凹部（特に底部）は保護層２が消失するまではエッチングされないため、極めて少ない損失でウエハ１表面を平坦化することが可能となる。なお、ドライエッチングとしては公知の方法を特に限定無く用いることができる。

ドライエッチングの程度は適宜定めることができるが、保護層２が全て除去される（消失する）のを目安にドライエッチングを停止すると、僅かな損失を生じるが処理効率が高くなり、保護層の２一部を残した状態でドライエッチングを停止すると、処理効率は低下するが、損失が実質的に発生しなくなる。

次いで、平坦度の検査工程では、ドライエッチングを終えた半導体ウエハ１の平坦度を測定する。平坦度の測定は適宜行うことができるが、ＳＦＱＲ_ｍａｘを指標とするのが簡易である。検査の結果、所望の平坦度が得られない場合（不合格の場合）は、所望の平坦度が得られるまで保護層２の形成工程、ドライエッチング工程、及び平坦度の検査工程測定を繰り返す。目的の平坦度は適宜定めればよいが、一般にＳＦＱＲ_ｍａｘが０．１マイクロ・メートル以下であれば、半導体集積回路製造に適する平坦度のウエハとなるため、これを目標値とするのが好ましい。

図３に示すトランジスタおよび９層配線の半導体集積回路が形成された１２インチの使用済みシリコンウエハを使用し、本発明に係る再生処理を行った。まず、上記使用済みウエハに弗酸によるウエットエッチング処理を行い、その後、ウエットブラスト処理を行い、配線およびトランジスタ部分を殆ど除去した。このウエハにおける粗削り部分の平坦度ＳＦＱＲ_ｍａｘを測定した所、約１マイクロ・メートルであった。

上記粗削り後のシリコンウエハに、レジストを最大膜厚３マイクロ・メートルとなるように塗布した後、ベーキングおよびＵＶキュアリングして、硬化したレジストからなる保護層を形成した。次いで、このシリコンウエハを、保護層が全て無くなるまでドライエッチングした。ドライエッチング後のシリコンウエハの平坦度ＳＦＱＲ_ｍａｘを測定した結果、ＳＦＱＲ_ｍａｘは６.９ｎｍに減少したことが判明した。また、シリコンウエハの損失量は３マイクロ・メートルであることが分かった。

続いて、このウエハに再度、同様の保護層を形成し同様にドライエッチングを行ったところ、ＳＦＱＲ_ｍａｘは１.２ｎｍに減少したことが判明した。また、シリコンウエハの損失量は合計で６マイクロ・メートルであることが分かった。

これらの結果から、本発明によれば、損失量３マイクロ・メートルで、半導体集積回路形成に使用可能な再生ウエハを製造できることが判明した。

２．本願発明の実施の形態２の使用済み半導体ウエハの再生方法の説明（主に図４から図２４）
このセクションでは、先のセクションで説明した再生方法を基礎として、それを更に改善した技術を説明する。従って、同様または共通の部分については、そのまま適用できるので、それらの部分に関しては、説明を繰り返さない。

図４は、本発明に係る再生方法のフローを示しており、主に、配線等除去工程、膜形成工程、及びドライエッチング工程をこの順に有するものである。

本実施の形態は、半導体集積回路が形成された半導体ウエハのうち何らかの理由で製品になり得なかった所謂落ちこぼれ製品ウエハ、上記集積回路を形成する一部のパターン、薄膜、及び不純物注入／拡散層等の少なくとも一つが形成された所謂テストウエハ（別名、モニターウエハ）、および、装置のメンテナンスなどに使用した所謂ダミーウエハを、研磨法を用いずに、必要最小限の半導体基板損失量で、再び、使用できるように再生する方法に関し、特に、基板損失量を最小限にすることにより、従来技術では数回〜10回程度であった再生回数を、飛躍的に向上させる方法に関する。

12インチシリコンウエハ（３００φウエハ）の厚みは775マイクロ・メートル（８００マイクロ・メートル程度）であり、100マイクロ・メートル以上の基板損失があると、各種半導体製造装置での処理が困難になる。従って、上述した従来の方法では、3〜5回程度しか再生できない。

このような問題を解決するために、上記（２）工程の機械的研磨法の代わりに、化学的機械研磨（Chemical Mechanical Planarization、CMP）法を用いることが検討されている。CMP法を多用すれば、基板損失量を低減できると予想できる。しかし、CMP装置は非常に高価である。また、大量の研磨液および研磨剤を使用することから、ランニングコストが高いこと、大量の産業廃棄物を発生することなどが問題である。

また、機械的研磨、ブラスト加工、硬質粒子圧接法、CMP法とは異なる方法として、ドライエッチングを用いる方法が検討されている。米国Applied Materials（AMAT）社は、使用済みシリコンウエハを、研磨を用いず、ウエットエッチングおよびドライエッチングを併用することにより、シリコンウエハの基板損失量を9マイクロ・メートルに抑えることができ、11回の再生が可能になったと報告している（非特許文献１参照）。

しかし、十分な再生の効果を得るには、基板損失量が9マイクロ・メートルでは、まだ大きすぎる。通常、半導体ウエハに集積回路を形成する場合、素子分離のための酸化膜層を、部分的酸化（LoCal Oxidation of Silicon, LOCOS）法、または、シャロートレンチアイソレーション（Shallow Trench Isolation, STI）法などにより形成する。その深さは、通常0.2〜0.4マイクロ・メートル程度である（デバイスの種類によっては、0.5〜1.0マイクロ・メートルになるものもある）。従って、半導体ウエハをドライエッチングして、このような素子分離パターンを除去し、平坦な半導体表面を得るには、基板損失量は、高々、1マイクロ・メートルで十分なはずである。また、nおよびpの両チャネルを使ったCMOS構造においては、不純物の注入／拡散により、n型とp型の深いウエル領域が形成されている。ウエル構造としては、低不純物濃度のシリコンウエハにpとnの二つのウエルを形成する二重ウエル、高エネルギーイオン注入を用いてシリコン基板深部にもう一つ別のウエルを形成した三重ウエル等がある。後者の方が、より深くイオンが注入されるが、その深さは2〜3マイクロ・メートル程度であることが知られている（例えば、非特許文献２参照）。従って、不純物の注入／拡散により深いウエルが形成されている半導体ウエハであっても、最適な基板損失量は3マイクロ・メートル程度であると言える。安全マージンを大きめにとったとしても3〜4マイクロ・メートル程度で十分であり、単にドライエッチングのみを用いる従来方法では基板損失量が多過ぎる。以上を総括すると次のようになる。すなわち、使用済み半導体ウエハ再生する場合、機械的研磨、ブラスト加工、硬質粒子圧接法などを用いると、半導体ウエハの基板損失量が大きいため、再生回数が少なくなる。CMP法用いると、最小の基板損失量で再生できる可能性があるが、高コストになる。また、これらの方法を用いた場合、大量の産業廃棄物を生じることになる。一方、ドライエッチング法を用いた場合、産業廃棄物の発生を大幅に低減できるが、既存技術では半導体ウエハの基板損失量が大きすぎる。従って、再生回数が少ない。

そこで、本実施の形態において解決しようとする課題は、落ちこぼれ製品ウエハ、テストウエハ（別名モニターウエハ）、ダミーウエハなどの使用済み半導体ウエハを、研磨を可能な限り（好ましくは完全に）用いずに、より少ない損失量で、所望の平坦度にすることができる技術を提供することにある。

上記課題を解決した本実施の形態は、表面に、半導体集積回路、又は半導体集積回路の構成要素の一部が形成されている使用済み半導体ウエハの再生方法であって、
（ａ）前記表面に金属配線及び絶縁膜層の少なくとも一方が形成されている場合、ウエットエッチングによってこれを除去する工程、
（ｂ）前記表面に露出する前記構成要素を完全に被覆し、かつ、その表面が平坦になる塗布膜を形成する工程、
（ｃ）前記塗布膜、及び塗布膜により被覆されている構成要素の全てをドライエッチングにより除去する工程、
を含むことを特徴とする使用済み半導体ウエハの再生方法である。

本実施の形態では、前記（ｃ）工程において、前記塗布膜と、前記塗布膜により被覆されている構成要素のドライエッチング速度が±10％の範囲内で等しくなる条件、すなわち、前記塗布膜と前記半導体のドライエッチング選択比（塗布膜のドライエッチング速度／前記半導体のドライエッチング速度）が1±0.1になる条件で、前記塗布膜よび前記構成要素をドライエッチングするのが好ましい。

また、本実施の形態では、前記（ｃ）工程において、前記塗布膜が、前記ドライエッチングにより消失するまでの時間をジャストエッチング時間T1、ジャストエッチング時間T1以降のドライエッチング時間をオーバーエッチング時間T2とした際、T2=T1×0.1〜T1×2である、すなわちオーバーエッチ時間T2は、ジャストエッチ時間T1の10％〜200％の範囲内であるのは好ましい。

また、本実施の形態では、前記使用済み半導体ウエハが、前記構成要素として不純物注入／拡散層を有するものであり、前記（ｃ）工程におけるドライエッチングによる半導体ウエハの基板損失量が、不純物注入／拡散層の深さ＋1マイクロ・メートル以内であるのが好ましい。

また、本実施の形態では、前記（ｃ）工程におけるドライエッチングに用いるガスが、Cl₂、HBr、SF6、NF3、CF4、O₂、Ar、N₂のいずれか１種、又はこれらのガスを複数種含むものであるのは好ましい。

また、本実施の形態では、前記（ｃ）工程におけるドライエッチングの方式が、反応性イオンエッチングあるのが好ましい。

また、本実施の形態では、前記（ｃ）工程におけるドライエッチングに用いるプラズマ源が、容量結合型プラズマ、誘導結合型プラズマ、又はマイクロ波プラズマであるのが好ましい。

また、本実施の形態では、前記（ｃ）工程におけるドライエッチングの結果、前記表面の平坦度が所望の平坦度とならない場合、所望の平坦度が得られるまでオーバーエッチングを行うのが好ましい。

また、本実施の形態は、前記（ｂ）工程において、前記表面に露出する構成要素が、素子分離、トランジスタ、多結晶シリコン配線、プラグ、及びキャパシタの少なくとも一つである場合に好適である。

また、本実施の形態では、前記（ｂ）工程における前記塗布膜が、前記使用済み半導体ウエハにおける半導体の成分を含有するものであるのが好ましい。

また、本実施の形態では、前記（ｂ）工程における前記塗布膜が、フォトレジストまたは塗布型絶縁膜であるのが好ましい。

また、本実施の形態では、前記使用済み半導体ウエハが、単結晶シリコンウエハ、窒化ガリウムウエハ、ガリウムヒ素などの化合物半導体ウエハ、非晶質シリコンウエハ、多結晶シリコンウエハ、石英ガラスウエハ、又はサファイアウエハであるのは好ましい。

本実施の形態の主たる特徴は、半導体集積回路の構成要素を完全に被覆し、かつ、その表面が平坦になる塗布膜を形成した後、その塗布膜と、塗布膜により被覆されている構成要素の全てをドライエッチングにより除去するところにある。この場合、ドライエッチングを開始すると、最初は塗布膜のみがエッチングにより除去され、続いてエッチングの進行により回路構成要素の凸部が露出するようになると、この凸部が膜とともにエッチングにより除去される。この際、塗布膜の残存箇所は次第に少なくなるが、膜が最後まで残存する部分、つまり凹部の底部は最後までエッチングされない。換言すれば、膜が消失するまでは回路構成要素の凸部のみが選択的に除去され、凹部の底部は全く消失しない。また、膜が消失した後においても、凹部より凸部のエッチングが優先的に進行する。その結果、本発明では、極めて少ない損失で、使用済み半導体ウエハにおける半導体集積回路又はその構成要素を除去し、かつ再利用可能なレベルに平坦化することが可能となる。これにより、従来技術では、10回以上の再生が困難であった半導体ウエハの再生が、数十回〜100回以上再生可能になる。例えば、素子分離パターンがある使用済み半導体ウエハを、基板損失量1マイクロ・メートルで再生でき、その場合100回程度の再生が可能となる。また、不純物の注入／拡散により深いウエルが形成されている半導体ウエハであっても、基板損失量3〜4マイクロ・メートルで再生でき、その場合、25回以上の再生が可能となる。更に、研磨液や研磨剤を使用しないため、大幅に産業廃棄物の発生を低減できる。以上から、使用済みウエハを再生するコストを劇的に低減することが可能となる。

本発明の再生対象物は、表面に、半導体集積回路、又は半導体集積回路の構成要素の一部（一部のパターン、薄膜、若しくは不純物注入／拡散層等）が形成されている使用済み半導体ウエハである。使用済み半導体ウエハとは、半導体集積回路が形成された半導体ウエハのうち何らかの理由で製品になり得なかった所謂落ちこぼれ製品ウエハ、上記集積回路を形成する一部のパターン、薄膜、及び不純物注入／拡散層等の少なくとも一つが形成された所謂テストウエハ（別名、モニターウエハ）、および、装置のメンテナンスなどに使用した所謂ダミーウエハをいう。半導体ウエハの材質は特に限定されないが、例えば、単結晶シリコン(Si)ウエハ、窒化ガリウム(GaN)ウエハ、ガリウムヒ素(GaAs)などの化合物半導体ウエハ、非晶質シリコン(Si)ウエハ、多結晶シリコン(Si)ウエハ、石英ガラス(SiO₂)ウエハ、又はサファイアウエハである場合に好適である。

かかる使用済み半導体ウエハに対して、表面（回路等形成面）に金属配線及び絶縁膜層の少なくとも一方が形成されている場合、先ず、図５に示すように、配線等除去工程においてこれらをウエットエッチングによって除去する。ウエットエッチング方法は沸酸等を用いた公知の方法を特に限定無く使用することができる。配線等除去工程を行った後には、ウエハ１の表面には、素子分離、トランジスタ、多結晶シリコン配線、プラグ、キャパシタ等の、残り回路構成要素の一部又は全部が露出するようになる。

次いで、保護膜形成工程では、図６に示すように、使用済み半導体ウエハ１における表面（回路等形成面）に、ドライエッチング可能な塗布膜２を、回路構成要素が完全に被覆され、かつその表面が平坦になるように形成する。

塗布膜２は適宜選択することができるが、そのドライエッチング速度が回路構成要素のそれと比べて±１０％の範囲内で等しいものが好ましく、特に±５％の範囲内で等しいものが好ましい。このようなドライエッチング選択比を有する塗布膜２は、使用済み半導体ウエハにおける半導体の成分を含有する材料（例えばシリコンウエハである場合は、シリコン原子を含む材料）により形成することができる。塗布膜２の形成手法は、容易性の観点から、膜形成材料の塗布により行うものが好ましく、特に対象物質が半導体である場合は、膜がフォトレジスト又は塗布型絶縁膜(Spin on Glass, SOG)であるのが好ましい。

塗布膜２としては、ドライエッチング速度が回路構成要素のそれと比べて１０％以上速いものも用いることができる。

次いで、ドライエッチング工程では、図７に示すように、ウエハ１の表面に形成されている塗布膜２、及び塗布膜２により被覆されている構成要素の全てをドライエッチングにより除去する。ドライエッチングに用いるガスは特に限定されないが、Cl₂、HBr、SF6、NF3、CF4、O₂、Ar、N₂のいずれか１種、又はこれらのガスを複数種含むものを好適に用いることができる。また、ドライエッチングの方式は特に限定されないが、反応性イオンエッチング(Reactive Ion Etching, RIE)であるのが好ましい。さらに、ドライエッチングに用いるプラズマ源は特に限定されないが、容量結合型プラズマ（別名、平行平板型プラズマ）、誘導結合型プラズマ(Inductively Coupled Plasma, ICP)、又はマイクロ波プラズマ（別名ECRプラズマ）であるのが好ましい。

ここで、塗布膜２のドライエッチング速度が回路構成要素のそれと比べて±１０％の範囲内で等しい場合、ドライエッチングを開始すると、最初は対象面全体を覆う塗布膜２のみがエッチングにより除去され（セクション１の図２参照）、続いてエッチングの進行により回路構成要素の凸部３が露出するようになると、この凸部３が塗布膜２とほぼ同時に且つほぼ同速度でエッチングにより除去される。この際、塗布膜２の残存箇所は次第に少なくなるが、塗布膜２が最後まで残存する部分、すなわち回路構成要素の凹部４（例えばSTIパターン）の底部は最後までエッチングされない。換言すれば、塗布膜２が消失するまでは回路構成要素の凸部のみが選択的に除去され、凹部の底部は全く消失しない。また、ドライエッチングが本来有する性質により、塗布膜２が消失した後においても、凹部４より凸部３のエッチングが優先的に進行する。その結果、極めて少ない損失で、使用済み半導体ウエハにおける半導体集積回路又はその構成要素を除去し、かつ再利用可能なレベルに平坦化することが可能となる。

一方、塗布膜２のドライエッチング速度が回路構成要素のそれと比べて１０％以上速い場合、ドライエッチングの開始当初は塗布膜２のみがエッチングにより除去され、続いてエッチングの進行により回路構成要素の凸部３が露出するようになると、この凸部３もエッチングにより除去されるが、これよりも速く塗布膜２がエッチングにより除去され、凸部３の露出部分が増加していく。ドライエッチングにおいては凸部３の肩の部分が優先的に除去されるため、凸部３の大きさも徐々に小さくなり、最終的には凸部３は十分に小さくすることができる。表面を十分に平坦化するためには、前述の場合よりも基板損失が若干大きくなるが、この場合でも、従来と比べると極めて少ない損失での再生処理が可能となる。

ドライエッチングの程度は、回路構成要素が全て除去される限り適宜定めることができる。使用済み半導体ウエハ１が、回路構成要素として不純物注入／拡散層を有するものである場合、ドライエッチングによる半導体ウエハの基板損失量が、不純物注入／拡散層の深さ＋1マイクロ・メートル以内であるのが好ましい。

また、塗布膜２のドライエッチング速度が回路構成要素のそれと比べて±１０％の範囲内で等しい場合、ドライエッチングを開始してから塗布膜２が消失するまでの時間をジャストエッチング時間T1とし、ジャストエッチング時間T1以降のドライエッチング時間をオーバーエッチング時間T2としたとき、T2=T1×0.1〜T1×2、特にT1×0.1〜T1×1.5であるのが好ましい。これにより、図８に示すように、ドライエッチングにより塗布膜２が消失した後に若干のオーバーエッチングを行い、殆ど損失なく、使用済み半導体ウエハ１における半導体集積回路又はその構成要素を除去し、かつ再利用可能なレベルに平坦化することが可能となる。

一方、塗布膜２のドライエッチング速度が回路構成要素のそれと比べて１０％以上速い場合、ウエハ１表面における凸部３のエッチングが不十分のまま塗布膜２が早期に消失し、十分な平坦度を得るには基盤損失が大きくなるおそれがある。よって、これを解決するする方法として、次の２通りの方法が提案される。

第１の方法は、図９のフローに示すように、ドライエッチング工程の後、表面の平坦度を計測する平坦度計測工程を行い、所望の平坦度に達していない場合は、更にオーバーエッチングを施すものである。この場合、所望の平坦度が得られるまで、平坦度計測工程と、オーバーエッチング工程とを繰り返すことができる。オーバーエッチングの程度は、ドライエッチングを開始してから膜が消失するまでの時間をジャストエッチング時間Ｔ１とし、ジャストエッチング時間Ｔ１以降のドライエッチング時間をオーバーエッチング時間Ｔ２としたとき、Ｔ２がＴ１の１倍〜５倍となる程度であるのが好ましい。この第１の方法によれば、損失量は多少増加するものの、対象物質の表面を第１の形態と同程度に平坦化することが可能になる。

第２の方法は、図１０に示すフローのように、所望の平坦度が得られるまで、膜形成工程、ドライエッチング工程、対象面の平坦度計測工程を繰り返す方法である。この方法では、上記サイクルの回数を増やすほど、凸部の大きさを小さくでき、それに比例して、コストと時間が増大するという欠点はあるものの、前述のオーバーエッチング時間を長く取る第１の方法よりも損失を少なくすることができる。

なお、これら第１及び第２の方法は、塗布膜２のドライエッチング速度が回路構成要素のそれと比べて±１０％の範囲内で等しい場合にも適用できるものである。

ドライエッチング工程を終えたウエハは、必要に応じて、ウエットエッチング、熱処理（アニーリング）、ゲッタリング、鏡面研磨（ポリッシング）、洗浄及び検査を行うことにより再生が完了する。

（１）使用済みテスト・ウエハの再生（再生例１）
図１１および図１２ないしは図１６に示されるフローに従って、使用済みのテストウエハ２０（シリコン基板部分２０S上に絶縁膜からなるテスト用パターン２０Ｔが形成されたウエハ）を再生した。すなわち先ず、図１３に示すように、テストウエハ２０に形成されている絶縁膜のパターン２０Ｔを、沸酸によるウエットエッチングで取り除いた。ウエットエッチング直後の断面SEM観察によって、1マイクロ・メートル程度のシリコンのLOCOS段差パターンがあることを確認した。次に、図１４に示すように、この微細な凹凸のあるウエハ表面上に、レジスト２を塗布した。同様な断面SEM観察から、レジスト表面はほぼ平坦になっていることを確認した（図１４のレジスト付のウエハ表面２２参照）。次に、図１５に示すように、レジスト２を塗布したウエハ２２の表面を、ドライエッチングにより全面エッチバックした。

ここで、ドライエッチング条件は以下のように設定した。すなわち、マイクロ波プラズマエッチング装置を用いて、圧力1Pa、マイクロ波出力1400W、下部電極電圧150W、ガス種（SF₆を主要なエッチングガスとするガス系）をO₂(30sccm)/SF₆/Ar(100sccm)と固定して、SF₆の流量をパラメータとして、図１７に示したように、シリコンおよびレジストのエッチング速度を測定した。図１７から、SF₆が10sccmでほぼ、シリコンとレジストのエッチング速度が同等、つまり、エッチング選択比が１になることがわかったため、この条件で、レジスト２付きのシリコンウエハ２２をエッチングした。オーバーエッチは、100％とした。

なお、ドライエッチングのガス系は、ここに上げたSF₆を主要なエッチング・ガスとするガス系のみでなく、同様のガス系で、エッチング・ガスをフルオロ・カーボン系ガス、ハロゲン系ガス、または弗化窒素系ガスとしてもよい。

ドライエッチング後の断面SEM観察から、シリコン２０Ｓの表面には50nm程度の小さなうねりがあるものの、ほぼ平坦化されていることを確認した。また、図１６に示すように、この時点におけるシリコンの基板損失量２０Ｌは0.8マイクロ・メートルであった。

この後、ポリッシングを150nm行って鏡面化した。以上から、基板損失量0.95マイクロ・メートルで、テストウエハの再生が可能になることが判る。シリコンウエハの初期厚みを775マイクロ・メートルとし、100マイクロ・メートルまで削って良いとすると、100回以上の再生処理が可能になることが判る。

（２）使用済みの製品ウエハのダミー・ウエハおよびテスト・ウエハの再生（再生例２）
図１８及び図１９ないしは図２３に示されるフローに従って、使用済みの製品ウエハを、ダミー及びテスト用ウエハに再生した。図１９に示すように、使用済み製品ウエハ３０には、Cu配線及び低誘電率絶縁膜層３０Ｃおよびトランジスタ３０Ｔが形成されており、また、トランジスタ形成のために、シリコン表面から3マイクロ・メートル程度の深さまで、ボロンBやリンPなどの不純物イオン注入層３０Ｎ、３０Ｐ（すなわちＮウエル領域（Ｎ型不純物ドープ領域）３０Ｎ、Ｐウエル領域（P型不純物ドープ領域）３０Ｐ）が形成さされている。図中の符号３０ＳはP型シリコン基板層である。

まず、図２０に示すように、Cu配線および低誘電率絶縁膜層３０Ｃを、沸酸HFなどを主成分とした液でウエットエッチングして取り除いた。ウエットエッチング後、シリコンでできたトランジスタや素子分離パターンが現れた。そのウエハ３１の表面に、図２１に示すように、シリコンを含有したレジスト２（通常のシリコンを含まない有機系レジストでもよい）を塗布した。レジスト２は、ウエハの表面のパターンが完全に被覆される厚さを、塗布した。続いて、図２２及び図２３に示すように、レジスト２が消失し、厚さ3マイクロ・メートルのイオン注入層３０Ｎ、３０Ｐを完全に削り取るまで、ドライエッチングした。ドライエッチング条件は、ガス種をCl₂/O₂=100/10sccmとした以外は、再生例1と同じとした。ドライエッチングにおける基板損失量２０Ｌ（再生前のウエハのシリコン表面から再生後のウエハ表面２３までの厚さ）は3マイクロ・メートルであった。

その後、ウエットエッチング、ファイナルポリッシングにより鏡面仕上げ、洗浄・乾燥を行ってダミーおよびテスト用の再生ウエハが完成した。この時、ウエハの基板損失の合計は3.5マイクロ・メートルであった。シリコンウエハの初期膜厚775マイクロ・メートルとし、100マイクロ・メートルまで削って良いとすると、100／3.5=28回の再生処理が可能になることが判る。

（３）使用済みの製品ウエハを再び製品ウエハに再生（再生例３）
図２４に示されるフローに従って、使用済みの製品ウエハを、再び、製品ウエハに再生した。使用済みウエハは再生例２と同様のものを用いた。

まず、図１９ないしは図２３に示される再生例２と同様に、Cu配線および低誘電率絶縁膜層３０Ｃを、沸酸HFなどを主成分とした液でウエットエッチングして取り除いた。ウエットエッチング後、シリコンでできたトランジスタや素子分離パターンが現れた。そのウエハ３１の表面に、シリコンを含有したレジスト２を塗布した。レジスト２は、ウエハ３１の表面のパターンが完全に被覆される厚さを塗布した。レジスト２が消失し、厚さ3マイクロ・メートルのイオン注入層３０Ｎ、３０Ｐを完全に削り取るまで、ドライエッチングした。ドライエッチング条件は、再生例２と同じとした。

その後、シリコンウエハ表面の歪や汚染を除去するために、ウエットエッチング処理を行い、次いでドナーキラーをアニール処理し、更に重金属に対するゲッタリング処理を行った後、ファイナルポリッシングにより、0.15マイクロ・メートル削る鏡面仕上げ処理を行い、製品ウエハに再生した。

この時、ウエハの基板損失の合計は4マイクロ・メートルであった。従って、使用済み製品ウエハを、基板損失量4マイクロ・メートルで、再び、製品ウエハに再生できることが判明した。合計100マイクロ・メートルの基板損失まで再生できると仮定すると、原理的に25回再生できることが判る。

（４）各例に共通する留意点
ここまで説明した各ドライ・エッチング処理（エッチバック）によるエッチング量は、化学機械研磨（最終的平坦化仕上げ処理）による研磨量よりも十分に大きい場合は、研磨による平坦化を短時間かすることができる。従って、エッチバックによるエッチング量は、研磨によるエッチング量に比較して、通常、５倍以上大きいことが望まれる。また、更に研磨による平坦化を短時間かするためには、エッチバックによるエッチング量は、研磨によるエッチング量に比較して、通常、１０倍以上大きいことが望まれる。なお、このことは、エッチバックによるエッチング量が、研磨によるエッチング量に比較して、５倍未満であることを排除するものではない。

５．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、本願実施の形態では、シリコンベースのＣＭＯＳＦＥＴ（Complementary Metal oxide semiconductor Field Effect Transistor）またはＣＭＩＳＦＥＴ（Complementary Metal Insulator Semiconductor Field Effect Transistor）を有する半導体装置を例にとり具体的に説明したが、本願発明はそれに限定されるものではなく、その他の半導体集積回路装置または単体デバイス等の製造、それに用いる再生ウエハの製造等にも適用できることは言うまでもない。

本願の一実施の形態（セクション１に対応）の再生方法のフロー図である。 本願の一実施の形態（セクション１に対応）の再生方法における保護層の形成工程からドライエッチング工程までのウエハ表面の変化を示す要部拡大断面図である。 本願の一実施の形態（セクション１に対応）の再生方法の対象となる製品ウエハの断面等を例示する説明図である。 本願の他の一実施の形態（セクション２に対応）の再生方法の概要を示す処理フロー図である。 本願の他の一実施の形態（セクション２に対応）の再生方法におけるウエハ表面の変化を模式的に示す要部拡大断面図（配線構造除去後）である。 本願の他の一実施の形態（セクション２に対応）の再生方法におけるウエハ表面の変化を模式的に示す要部拡大断面図（保護膜形成後）である。 本願の他の一実施の形態（セクション２に対応）の再生方法におけるウエハ表面の変化を模式的に示す要部拡大断面図（エッチバック途中）である。 本願の他の一実施の形態（セクション２に対応）の再生方法におけるウエハ表面の変化を模式的に示す要部拡大断面図（エッチバック完了）である。 本願の他の一実施の形態（セクション２に対応）の再生方法における処理フローの図（第１の方法）である。 本願の他の一実施の形態（セクション２に対応）の再生方法における処理フローの図（第２の方法）である。 本願の他の一実施の形態（セクション２の再生例１に対応）の再生方法における再生手順を示すフロー図である。 本願の他の一実施の形態（セクション２の再生例１に対応）の再生方法におけるウエハ表面の変化を模式的に示す要部拡大断面図（再生開始前）である。 本願の他の一実施の形態（セクション２の再生例１に対応）の再生方法におけるウエハ表面の変化を模式的に示す要部拡大断面図（絶縁膜パターン除去後）である。 本願の他の一実施の形態（セクション２の再生例１に対応）の再生方法におけるウエハ表面の変化を模式的に示す要部拡大断面図（保護膜形成後）である。 本願の他の一実施の形態（セクション２の再生例１に対応）の再生方法におけるウエハ表面の変化を模式的に示す要部拡大断面図（エッチバック）である。 本願の他の一実施の形態（セクション２の再生例１に対応）の再生方法におけるウエハ表面の変化を模式的に示す要部拡大断面図（再生完了）である。 本願の他の一実施の形態（セクション２の再生例１に対応）の再生方法におけるドライエッチング条件とエッチング選択比との関係を示すグラフである。 本願の他の一実施の形態（セクション２の再生例２に対応）の再生方法における再生手順を示すフロー図である。 本願の他の一実施の形態（セクション２の再生例２に対応）の再生方法におけるウエハ表面の変化を模式的に示す要部拡大断面図（再生前）である。 本願の他の一実施の形態（セクション２の再生例２に対応）の再生方法におけるウエハ表面の変化を模式的に示す要部拡大断面図（配線構造除去）である。 本願の他の一実施の形態（セクション２の再生例２に対応）の再生方法におけるウエハ表面の変化を模式的に示す要部拡大断面図（保護膜形成）である。 本願の他の一実施の形態（セクション２の再生例２に対応）の再生方法におけるウエハ表面の変化を模式的に示す要部拡大断面図（エッチバック）である。 本願の他の一実施の形態（セクション２の再生例２に対応）の再生方法におけるウエハ表面の変化を模式的に示す要部拡大断面図（再生完了）である。 本願の他の一実施の形態（セクション２の再生例３に対応）の再生方法における再生手順を示すフロー図である。

符号の説明

１ ウエハ
２ 保護膜
３ 凸部
４ 凹部
２０ テスト・ウエハ
２０Ｌ 基板損失量
２０Ｓ シリコン基板部分
２０Ｔ 絶縁膜パターン
２１ ウエット・エッチング後のウエハ表面
２２ レジスト付のウエハ表面
２３ 再生後のウエハ表面
３０ 使用済み製品ウエハ
３０Ｃ 低誘電率絶縁膜層等（配線構造）
３０Ｎ Ｎウエル領域（Ｎ型不純物ドープ領域）
３０Ｐ Ｐウエル領域（P型不純物ドープ領域）
３０Ｓ P型シリコン基板部
３０Ｔ トランジスタ部
３１ 配線構造が除去されたウエハ

Claims (19)

1. 以下の工程を含む使用済み半導体ウエハ又は基板の再生方法：
   （ａ）表面に機能層を有する使用済みの半導体ウエハ又は基板を粗削りし、前記機能層を除去する工程、
   （ｂ）粗削りした半導体ウエハ又は基板の表面に、ドライエッチングにより除去可能な保護層を形成する工程、
   （ｃ）保護層を形成した半導体ウエハ又は基板をドライエッチングし、前記保護層と、前記ウエハ又は基板表面のうち前記保護層により被覆されずに露出する部分とを除去する工程、
   （ｄ）ドライエッチングした半導体ウエハ又は基板表面の平坦度を計測する工程、
   ここで、前記（ｄ）工程において所望の平坦度が得られない場合、前記（ｂ）から（ｄ）までの工程を繰り返す。
2. 前記半導体ウエハ又は基板の損失量が３〜４マイクロ・メートルとなる範囲で再生を行う、請求項１記載の使用済み半導体ウエハ又は基板の再生方法。
3. 前記（ｂ）工程において、前記半導体ウエハ又は基板よりもエッチング速度の速い材料により前記保護層を形成するとともに、前記保護層の表面が前記半導体ウエハ又は基板表面における最も高い凸部の頂点よりも高くなるように前記保護層を形成する、請求項１又は２記載の使用済み半導体ウエハ又は基板の再生方法。
4. 前記（ｂ）工程の保護層を、フォトレジストまたは塗布型絶縁膜の塗布により形成する、請求項３記載の使用済み半導体ウエハ又は基板の再生方法。
5. 前記（ａ）工程の粗削りを、前記半導体ウエハ又は基板の表面のＳＦＱＲ_ｍａｘが０．１マイクロ・メートルより大きく且つ２マイクロ・メートル未満となるように行う、請求項１〜４のいずれか１項に記載の使用済み半導体ウエハ又は基板の再生方法。
6. 前記（ａ）工程の粗削りを、ウエットエッチング、ウエットブラスト、研磨又はグラインダにより行う、請求項５記載の使用済み半導体ウエハ又は基板の再生方法。
7. 前記使用済み半導体ウエハが、シリコンウエハ、GaＮウエハ、SiCウエハ、又はSOIウエハであり、前記基板が液晶用ガラス基板である、請求項１〜５のいずれか１項に記載の使用済み半導体ウエハ又は基板の再生方法。
8. 表面に、半導体集積回路、又は半導体集積回路の構成要素の一部が形成されている使用済み半導体ウエハの再生方法であって、以下の工程を含む：
   （ａ）前記表面に金属配線及び絶縁膜層の少なくとも一方が形成されている場合、ウエットエッチングによってこれを除去する工程、
   （ｂ）前記表面に露出する前記構成要素を完全に被覆し、かつ、その表面が平坦になる塗布膜を形成する工程、
   （ｃ）前記塗布膜、及び塗布膜により被覆されている構成要素の全てをドライエッチングにより除去する工程。
9. 前記（ｃ）工程において、前記塗布膜と、前記塗布膜により被覆されている構成要素のドライエッチング速度が±10％の範囲内で等しくなる条件で、前記塗布膜よび前記構成要素をドライエッチングする、請求項８記載の使用済み半導体ウエハの再生方法。
10. 前記（ｃ）工程において、前記塗布膜が、前記ドライエッチングにより消失するまでの時間をジャストエッチング時間T1、ジャストエッチング時間T1以降のドライエッチング時間をオーバーエッチング時間T2とした際、T2=T1×0.1〜T1×2である、請求項８又は９記載の使用済み半導体ウエハの再生方法。
11. 前記使用済み半導体ウエハが、前記構成要素として不純物注入／拡散層を有するものであり、前記(c)工程におけるドライエッチングによる半導体ウエハの基板損失量が、不純物注入／拡散層の深さ＋1マイクロ・メートル以内である、請求項８〜１０のいずれか1項に記載の使用済み半導体ウエハの再生方法。
12. 前記（ｃ）工程におけるドライエッチングに用いるガスが、Cl₂、HBr、SF6、NF3、CF4、O₂、Ar、N₂のいずれか１種、又はこれらのガスを複数種含むものである、請求項８〜１１のいずれか１項に記載の使用済み半導体ウエハの再生方法。
13. 前記（ｃ）工程におけるドライエッチングの方式が、反応性イオンエッチングである、請求項８〜１２のいずれか１項に記載の使用済み半導体ウエハの再生方法。
14. 前記（ｃ）工程におけるドライエッチングに用いるプラズマ源が、容量結合型プラズマ、誘導結合型プラズマ、又はマイクロ波プラズマである請求項８〜１３のいずれか１項に記載の使用済み半導体ウエハの再生方法。
15. 前記（ｃ）工程におけるドライエッチングの結果、前記表面の平坦度が所望の平坦度とならない場合、所望の平坦度が得られるまでオーバーエッチングを行う、請求項８〜１４のいずれか１項に記載の使用済み半導体ウエハの再生方法。
16. 前記（ｂ）工程において、前記表面に露出する構成要素が、素子分離、トランジスタ、多結晶シリコン配線、プラグ、及びキャパシタの少なくとも一つである、請求項８〜１５のいずれか１項に記載の使用済み半導体ウエハの再生方法。
17. 前記（ｂ）工程における前記塗布膜が、前記使用済み半導体ウエハにおける半導体の成分を含有するものである、請求項８〜１６のいずれか１項に記載の使用済み半導体ウエハの再生方法。
18. 前記（ｂ）工程における前記塗布膜が、フォトレジストまたは塗布型絶縁膜である、請求項８〜１７のいずれか１項に記載の使用済み半導体ウエハの再生方法。
19. 前記使用済み半導体ウエハが、単結晶シリコンウエハ、窒化ガリウムウエハ、化合物半導体ウエハ、非晶質シリコンウエハ、多結晶シリコンウエハ、石英ガラスウエハ、又はサファイアウエハである、請求項８〜１８のいずれか１項に記載の使用済み半導体ウエハの再生方法。

Images