JP2003298030A - 張り合わせ基板およびその製造方法 - Google Patents

張り合わせ基板およびその製造方法

Info

Publication number
JP2003298030A
JP2003298030A JP2002096195A JP2002096195A JP2003298030A JP 2003298030 A JP2003298030 A JP 2003298030A JP 2002096195 A JP2002096195 A JP 2002096195A JP 2002096195 A JP2002096195 A JP 2002096195A JP 2003298030 A JP2003298030 A JP 2003298030A
Authority
JP
Japan
Prior art keywords
active layer
wafer
outer peripheral
bonded
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002096195A
Other languages
English (en)
Inventor
Hiroyuki Oi
浩之 大井
Hitoshi Okuda
仁 奥田
Tomoko Onodera
朋子 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Priority to JP2002096195A priority Critical patent/JP2003298030A/ja
Publication of JP2003298030A publication Critical patent/JP2003298030A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 活性層の外周部の研磨ダレを抑制し、平坦度
が高まり、デバイス形成面積が拡大する張り合わせ基板
およびその製造方法を提供する。 【解決手段】 シリコン酸化膜10a,30aで覆われ
た張り合わせウェーハ30の活性層用ウェーハ10のデ
バイス形成面を、外周部に段差がない状態で研削、研磨
し、薄膜の活性層10Aを得る。これにより、研磨時、
研磨布の圧力分布による研磨ダレが生じにくい。しか
も、外周部の若干の研磨ダレは、次工程のドライエッチ
ングで除去される。結果、活性層10Aの外周部の平坦
度が高まり、デバイス形成面積が拡大する。また、この
活性層10Aの外周部の除去に等方性エッチングのドラ
イエッチングを採用したので、活性層10Aの外周縁面
がなめらかになる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は張り合わせ基板お
よびその製造方法、詳しくは活性層用ウェーハの外周研
削工程が不要な張り合わせ基板およびその製造方法に関
する。
【0002】
【従来の技術】2枚のシリコンウェーハを張り合わせた
張り合わせ基板の一種として、張り合わせSOI基板が
知られている。これは、デバイス作製用の活性層用ウェ
ーハと、これを裏側から支持する支持基板用ウェーハと
の間に、厚さ数μmの埋め込み酸化膜(シリコン酸化
膜)が埋め込まれた張り合わせSOI基板である。この
ような張り合わせSOI基板の製造方法の一種として、
活性層用ウェーハの外周部を研削する外周研削時に、そ
のウェーハ外周部を完全に削り取らず若干量を残してお
き、その後、この削り残し部分をアルカリ性エッチング
液によって除去し、次いでこの外周研削された活性層用
ウェーハに、表面研削および表面研磨を順次施す方法が
知られている。これは、外周研削による活性層用ウェー
ハの外周部の段差を小さくすることで、この段差の存在
によって表面研磨時に発生する研磨布の圧力分布(活性
層用ウェーハの中央部の研磨部分より、ウェーハ外周部
の研磨部分の方が圧力が大きくなる現象)を抑えるた
め、開発されたものである。
【0003】以下、図3に基づき、従来の張り合わせS
OI基板の製造方法の工程を順次説明する。図3は、従
来手段に係る張り合わせSOI基板の製造方法を示すフ
ローシートである。すなわち、まずCZ法またはFZ法
により引き上げられた単結晶シリコンインゴットをスラ
イスし、研磨して、鏡面に仕上げられた2枚のシリコン
ウェーハ101,102を用意する(図3(a))。こ
のとき、必要に応じて研削工程を付加してもよい。この
うち、一方のシリコンウェーハである活性層用ウェーハ
101は、熱酸化炉に挿入して熱酸化処理され、その露
出面の全体に絶縁性のシリコン酸化膜101aが形成さ
れる(図3(b))。このとき、活性層用ウェーハ10
1の代わりに支持基板用ウェーハ102を熱酸化処理
し、その露出面の全体に絶縁性のシリコン酸化膜を形成
してもよい。または、活性層用ウェーハ101と支持基
板用ウェーハ102との両方を熱酸化処理し、それぞれ
の露出面の全体に絶縁性のシリコン酸化膜を形成しても
よい。
【0004】次いで、この活性層用ウェーハ101と、
他方のシリコンウェーハである支持基板用ウェーハ10
2とを常温で重ね合わせて張り合わせウェーハ103を
作製する。これにより、2枚のウェーハ101,102
の間に埋め込み酸化膜101bが現出される。その後、
この張り合わせウェーハ103に所定の張り合わせ熱処
理を施す(図3(c))。その結果、張り合わせウェー
ハ103の露出面全体にシリコン酸化膜103aが形成
される。このとき、活性層用ウェーハ101は、あらか
じめシリコン酸化膜101aにより覆われているので、
この張り合わせ熱処理の熱により酸化膜が成長して厚く
なる。図3(c)では、便宜上、活性層用ウェーハ10
1の酸化膜を、シリコン酸化膜101aとシリコン酸化
膜103aとに分離した状態で図示する。次に、互いに
面取りされた両ウェーハ101,102の外周部形状に
起因した張り合わせ不良領域を除去するため、活性層用
ウェーハ101の外周部が研削される(図3(d))。
この外周研削は、張り合わせ界面付近までに止められ
る。その結果、ウェーハ外周部に若干量の削り残し部分
101cが現出される。
【0005】この削り残し部分101cは、続くアルカ
リエッチ工程で除去される(図3(e))。すなわち、
張り合わせウェーハ103が、アルカリ性エッチング液
と接触し、削り残し部分101cが溶失される。こうし
て、支持基板用ウェーハ102の張り合わせ側の面の外
周部が露出される。以下、この部分をテラス部という。
その後、このテラス部に残ったシリコン酸化膜101
a,103aの削り残し部分が必要に応じて除去され
る。次に、活性層用ウェーハ101の表面を研削し、さ
らに鏡面研磨することで、活性層101Aがその裏面側
から支持基板用ウェーハ102により支持された張り合
わせSOI基板が作製される(図3(f))。
【0006】
【発明が解決しようとする課題】ところで、この従来の
張り合わせSOI基板の製造方法にあっては、図3
(f)に示す鏡面研磨工程において、活性層用ウェーハ
101の露出面は、その鏡面研磨されるウェーハ表面
(デバイス形成面)と、外周研削されたウェーハ外周部
との間に段差が生じることになる。そのため、例えば図
示しないバッチ式のワックス研磨時において、複数枚の
張り合わせウェーハ103をキャリアプレートにワック
ス貼着し、各活性層用ウェーハ101の表面を鏡面研磨
するとき、活性層用ウェーハ101が押し付けられる研
磨布の圧力分布によって、ウェーハ外周部に研磨ダレが
発生しやすかった。この圧力分布により、活性層101
Aの外周部がダレてしまい、活性層101Aの外周部の
厚さの精度が低下し、さらにはこの活性層101Aのデ
バイス形成面積も縮小していた。前記研磨方法として
は、そのほか、枚葉式のワックス研磨、ウェーハ保持孔
付きのテンプレートと水に浸したバックパッドとを利用
するワックスレス研磨(枚葉式またはバッチ式)を採用
してもよい。さらには、真空ポンプによる負圧力を利用
して張り合わせウェーハ103を研磨ヘッドに真空吸着
した研磨(枚葉式またはバッチ式)を採用してもよい。
【0007】また、活性層101Aの外周縁面は、OF
(オリエンテーションフラット)またはノッチを基準に
して周方向に向かって90度の倍数(90度、180
度、270度)の付近以外、結晶方位は均一ではない。
具体的には、例えばデバイス形成面が(100)面の活
性層101Aによると、OFまたはノッチに対して90
度の倍数の部分は[011]の結晶方位となるものの、
その他の部分は結晶方位が不揃いである。そのため、活
性層101Aの外周部を、KOHなどのアルカリ性エッ
チング液で異方性エッチングすると、この活性層101
Aの外周縁面のうち、その層周方向の結晶方位が均一で
ない領域に、インデント(ノコギリ歯状のギザギザ)が
発生していた。
【0008】
【発明の目的】この発明は、活性層の外周部の研磨ダレ
を抑制し、ウェーハの平坦度を高めることができ、活性
層のデバイス形成面積の拡大を図ることができ、しかも
製造工程数を削減することができる張り合わせ基板およ
びその製造方法を提供することを、その目的としてい
る。また、この発明は、活性層の外周縁面をその全周に
わたってなめらかにすることができる張り合わせ基板の
製造方法を提供することを、その目的としている。
【0009】
【課題を解決するための手段】請求項1に記載の発明
は、活性層と、これを裏面側から支持する支持基板用ウ
ェーハとが張り合わされた張り合わせ基板において、前
記活性層の外周部のデバイス形成面が、前記支持基板用
ウェーハの張り合わせ面と略平行な張り合わせ基板であ
る。
【0010】張り合わせ基板としては、例えば活性層と
支持基板用ウェーハとの間に埋め込み酸化膜が介在され
た張り合わせSOI基板を採用することができる。その
ほか、活性層と支持基板用ウェーハとを、直接、張り合
わせた基板でもよい。酸化膜により覆われるのは活性層
用ウェーハ、支持基板用ウェーハのいずれでもよい。ま
たは、活性層用ウェーハと支持基板用ウェーハとの両方
でもよい。酸化膜の形成方法は限定されない。例えば、
ドライ酸化、ウェット酸化などを採用することができ
る。活性層の外周部のデバイス形成面が、支持基板用ウ
ェーハの張り合わせ面と略平行であるとは、活性層の外
周部が外方に向かうほど徐々に薄くなる現象であるダレ
が発生していない状態をいう。活性層用ウェーハおよび
支持基板用ウェーハとしては、例えばシリコンウェーハ
などを採用することができる。酸化膜としては、例えば
シリコン酸化膜などが挙げられる。
【0011】請求項2に記載の発明は、活性層と、これ
を裏面側から支持する支持基板用ウェーハとが張り合わ
された張り合わせ基板において、前記活性層の外周縁か
ら支持基板用ウェーハの外周縁までの間のウェーハ半径
方向の長さが、150〜1000μmの張り合わせ基板
である。この活性層の外周縁から支持基板用ウェーハの
外周縁までの範囲は、前記テラス部となる。好ましいテ
ラス部のウェーハ半径方向の長さは200〜900μm
である。150μm未満では、活性層用ウェーハと支持
基板用ウェーハとの張り合わせ不良域を十分に除去する
ことができないおそれがある。しかも、表面研磨後、こ
の活性層の外周部をエッチング除去しても、研磨時に発
生した研磨ダレを十分に除去できない可能性がある。ま
た、1000μmを超えると、活性層のデバイス形成面
が小さくなる。
【0012】請求項3に記載の発明は、活性層と、これ
を裏面側から支持する支持基板用ウェーハとが張り合わ
された張り合わせ基板において、前記活性層の外周縁面
が、該活性層のデバイス形成面に対して略直角に形成さ
れている張り合わせ基板である。活性層の外周縁面が、
活性層のデバイス形成面に対して略直角であるとは、活
性層の外周部がテーパ形状ではなく、断面が略直角な層
端面となっていることを意味する。
【0013】請求項4に記載の発明は、活性層用ウェー
ハと支持基板用ウェーハとを張り合わせる工程と、この
張り合わせウェーハの張り合わせ強度を増強する熱処理
工程と、この張り合わせ強度を増強した張り合わせウェ
ーハの活性層用ウェーハ側に表面研削および表面研磨を
順次施し、該活性層用ウェーハを減厚して活性層とする
工程と、この活性層のデバイス形成面に、その外周部を
除いて保護膜を形成する工程と、この活性層の露出され
た外周部をエッチングする工程と、この活性層から保護
膜を除去する工程とを備えた張り合わせ基板の製造方法
である。活性層用ウェーハおよび支持基板用ウェーハの
張り合わせは、例えば常温により両ウェーハを重ね合わ
せた後、張り合わせ熱処理することで行われる。この張
り合わせ熱処理の加熱温度は800℃以上、例えば11
00℃である。張り合わせ熱処理の時間は、例えば2時
間である。熱酸化炉内の雰囲気ガスには酸素などが用い
られる。
【0014】また、活性層用ウェーハを表面研削する際
には、例えば表面研削砥石による研削が行われる。ま
た、活性層用ウェーハの表面研磨には、各種の研磨装置
が利用される。表面研削の条件および表面研磨の条件
は、それぞれ公知の条件でよい。例えば、表面研削の場
合には#360〜#2000番のレジノイド研削砥石を
用いて、ウェーハ残厚が10〜60μmになるまで研削
される。また、表面研磨の場合には、例えばバッチ式の
研磨装置の研磨ヘッドに装着されたキャリアプレート
に、表面研削された張り合わせウェーハを装着し、研磨
液を供給しながら、活性層用ウェーハの研削面を研磨定
盤上の研磨布に押しつけて研磨する。研磨量は4〜40
μmである。活性層の厚さは限定されない。例えば厚膜
の活性層の場合には20〜50μm、好ましくは30μ
m以下である。また、薄膜の活性層の場合には1〜20
μmである。保護膜としては、例えばネガ型またはポジ
型のレジスト膜を採用することができる。エッチング後
の保護膜の除去には、例えば硫酸などの溶剤による除去
を採用することができる。そのほか、プラズマを使った
バレル型アッシャ、ダウンフロー型アッシャなどのプラ
ズマアッシングでもよい。さらには、オゾンを使ったオ
ゾン分解アッシングなどでもよい。
【0015】エッチングの種類は限定されない。例えば
HF,HN3,CH3COOH,H22,リン酸の混酸液
などを使用する酸エッチングを採用することができる。
そのほか、各種のドライエッチングを採用することがで
きる。また、ウエットエッチングおよびドライエッチン
グは、それぞれ深さ方向のエッチング速度と垂直方向の
エッチング速度とが略等しい等方性エッチングでもよい
し、深さ方向のエッチング速度が、垂直方向のエッチン
グ速度より大きい異方性エッチングでもよい。エッチン
グ後、活性層の外周に残存する酸化膜の除去方法として
は、例えばシリコン酸化膜の場合、HF洗浄液によるH
F洗浄などが採用される。
【0016】請求項5に記載の発明は、前記エッチング
がドライエッチングである請求項4に記載の張り合わせ
基板の製造方法である。ドライエッチングとしては、例
えばエッチング室内に反応性ガスを導入し、紫外線、可
視光などをガスまたはウェーハに照射して活性種を発生
させ、エッチングする光励起エッチングを採用すること
ができる。または、反応性ガスプラズマを利用し、主と
して中性活性種の作用によりエッチングが進行するプラ
ズマエッチングを採用することができる。さらには、反
応性ガスプラズマを利用し、ウェーハをエッチング室に
設置された電極上に載置してエッチングする反応性イオ
ンエッチング(RIE:Reactive Ion E
tching)などを採用することができる。
【0017】
【作用】この発明によれば、酸化膜により覆われた張り
合わせウェーハにおいて、活性層用ウェーハのデバイス
形成面を表面研削、表面研磨して減厚し、薄膜の活性層
を作製する。このときの表面研磨は、活性層用ウェーハ
の外周面に段差が存在しない状態で行われるため、研磨
時に研磨布の圧力分布がほとんど発生せず、研磨ダレは
生じにくい。しかも、活性層用ウェーハの外周部に若干
発生する研磨ダレは、その後の外周部エッチング工程で
除去されるので、結果として得られる張り合わせ基板の
活性層領域を、外周縁付近まで平坦化することができ
る。これにより、大きなデバイス形成面積を確保するこ
とができる。しかも、従来法では必要であった活性層用
ウェーハの外周研削が不要となるので、製造工程数を削
減することもできる。こうして作製された張り合わせ基
板は、活性層の外周部のデバイス形成面が、支持基板用
ウェーハの張り合わせ面と略平行になる。また、活性層
の外周縁から支持基板用ウェーハの外周縁までの間のウ
ェーハ半径方向の長さが、従来の2000μm前後に対
して150〜1000μmと短い張り合わせ基板とな
る。さらには、ドライエッチングの場合、殊にイオンに
よる物理的スパッタリングが支配的なドライエッチング
の場合には、活性層の外周縁が、支持基板用ウェーハの
張り合わせ面に対して略直角な張り合わせ基板となる。
【0018】特に、請求項5の発明によれば、活性層の
外周部を、従来のように異方性エッチングとなるアルカ
リエッチングではなく、等方性エッチングとなるドライ
エッチングをするので、活性層の外周縁面のうち、OF
またはノッチを基準にして、その周方向に向かって90
度の倍数以外の領域、すなわち結晶方位が均一ではない
領域でも、異方性エッチングに起因するインデントが発
生しない。そのため、活性層の外周縁面をその全周にわ
たってなめらかにすることができる。
【0019】
【発明の実施の形態】以下、この発明の実施例を図面を
参照して説明する。図1は、この発明の一実施例に係る
張り合わせSOI基板の製造方法を示すフローシートで
ある。図2は、この発明の一実施例に係る半導体ウェー
ハの製造方法に用いられるプラズマエッチング装置の模
式図である。図1に示すように、まずCZ法により単結
晶シリコンインゴットの引き上げ、その後、この得られ
た単結晶シリコンインゴットに、ブロック切断、スライ
ス、面取り、鏡面研磨などを施すことで、鏡面仕上げの
活性層用ウェーハ10を用意する。一方、この活性層用
ウェーハ10と同じ製法により、同じ厚さ、同一口径の
鏡面仕上げの支持基板用ウェーハ20を用意する(図1
(a))。このうち、活性層用ウェーハ10は、熱酸化
炉に挿入して熱酸化処理し、その露出面の全体が絶縁性
のシリコン酸化膜10aにより覆われる(図1
(b))。
【0020】その後、両ウェーハ10,20の鏡面同士
をクリーンルームの室温下で重ね合わせる(図1
(c))。これにより、張り合わせウェーハ30が形成
される。この張り合わせにより、活性層用ウェーハ10
と支持基板用ウェーハ20との間に介在されたシリコン
酸化膜10aの部分が埋め込み酸化膜10bとなる。そ
の後、張り合わせウェーハ30を、張り合わせ用の熱酸
化炉の石英反応管に挿入し、酸素ガス雰囲気で張り合わ
せ熱処理する。その結果、張り合わせウェーハ30の露
出面全体がシリコン酸化膜30aにより覆われる。よっ
て、活性層用ウェーハ10の酸化膜厚は厚くなる。この
ときの張り合わせ温度は1100℃,熱処理時間は2時
間である(同じく図1(c))。
【0021】次いで、超音波照射によるボイド検査を行
う。それから、良品の張り合わせウェーハ30について
は、活性層用ウェーハ10がそのデバイス形成面側から
#360〜#1500番のレジノイド研削砥石により厚
さ500〜650μmだけ表面研削される(図1
(d))。加工後、活性層用ウェーハ10の残厚は10
〜60μm程度となる。表面研削後、この活性層用ウェ
ーハ10の研削面を鏡面研磨して活性層10Aを作製す
る。具体的には、図示しない枚葉式またはバッチ式の研
磨装置に装着されたキャリアプレートに、表面研削され
た張り合わせウェーハ30を装着し、この活性層用ウェ
ーハ10の研削面を研磨定盤上の研磨布に押しつけ、鏡
面研磨する。ここでの研磨量は5〜10μm程度であ
る。その際、従来の活性層用ウェーハであれば、研磨布
の圧力分布によってウェーハ外周部に研磨ダレが発生す
るおそれがある。しかしながら、ここでは活性層用ウェ
ーハ10の外周部に段差が存在しないため、ウェーハ外
周部の研磨ダレが抑制される。また、この外周部に存在
する若干の研磨ダレは、次工程のドライエッチにより除
去される。そして、活性層10Aの研磨面に、所定のス
クリーンを用いて、ウェーハ外周部(テラス部分)だけ
を露出させ、ハロゲンランプを光源とした露光で、ネガ
型のレジスト膜12を形成する(図1(e))。
【0022】次に、この張り合わせウェーハ30を、図
2に示すプラズマエッチング装置50の炉内に挿入し、
露出した活性層10Aの外周部にプラズマ化学エッチン
グを施す(図1(f))。すなわち、このプラズマエッ
チング装置50は、高周波電源51を使用し、エッチン
グガス(例えばCF4,CHF3,Arの混合ガス)を1
0〜1000cc/分でエッチング反応炉内に流しなが
ら、この炉内に配置された断面が下向きコの字形のプラ
ズマ発生電極52と、張り合わせウェーハ30の静電チ
ャックを兼用するチャック兼用電極53との間に、周波
数13.56MHz、電力100〜1500ワットの高
周波電圧を連続的に印加する。これにより、プラズマ発
生電極52の内部空間で、エッチングガスが励起されて
プラズマ54が発生する。このエッチングガスがプラズ
マ発生電極52に達したとき、プラズマ54のエネルギ
を受けて化学的に活性化する。
【0023】その後、プラズマ54により励起されたラ
ジカル種55が、供給管56からこのシリコンウェーハ
Wの所定位置へと順次供給される。その結果、プラズマ
領域下のシリコンが、1〜20μm/分のエッチングレ
ート、エッチング量1〜50μmで、前記活性層用ウェ
ーハ10の外周部をエッチングする。このように、ここ
ではエッチングとして、従来の異方性エッチングとなる
アルカリエッチングではなく、等方性エッチングとなる
プラズマアシストエッチングを採用している。その結
果、活性層10Aの外周縁面のうち、OFまたはノッチ
を基準にして、その周方向に向かって90度の倍数以外
の領域、すなわち結晶方位が均一ではない領域でも、異
方性エッチングに起因するインデントが発生しない。よ
って、活性層10Aの外周縁面をその全周にわたってな
めらかにすることができる。
【0024】次いで、このレジスト膜12を硫酸溶液に
浸漬して除去する(同じく図1(g))。こうして、活
性層10Aの外周部の露出面が支持基板用ウェーハ20
の張り合わせ面と略平行で、テラス部のウェーハ半径方
向の長さが150〜1000μmと短く、しかも活性層
10Aの外周縁面が、デバイス形成面に対して略直交し
た張り合わせSOI基板が得られる。その結果、活性層
10Aのデバイス形成面積が拡大される。このように作
製された張り合わせSOI基板は、その後、洗浄され、
ウェーハケースなどに梱包されてから、デバイスメーカ
に出荷される。
【0025】
【発明の効果】この発明によれば、酸化膜付きの活性層
用ウェーハのデバイス形成面を表面研磨するとき、活性
層用ウェーハの外周面に段差が存在しない状態で行うた
め、研磨時の研磨布の圧力分布による研磨ダレが生じに
くい。これにより、活性層の平坦度が高まり、大きなデ
バイス形成面積を確保することができる。しかも、従来
法では必須であった活性層用ウェーハの外周研削工程が
不要になり、製造工程数の削減が図れる。
【0026】特に、請求項5の発明によると、活性層の
外周部のエッチングにドライエッチングを採用したの
で、活性層の外周縁面をその全周にわたってなめらかに
仕上げることができる。
【図面の簡単な説明】
【図1】この発明の一実施例に係る張り合わせSOI基
板の製造方法を示すフローシートである。
【図2】この発明の一実施例に係る半導体ウェーハの製
造方法に用いられるプラズマエッチング装置の模式図で
ある。
【図3】従来手段に係る張り合わせSOI基板の製造方
法を示すフローシートである。
【符号の説明】
10 活性層用ウェーハ、 10A 活性層、 10a,30a シリコン酸化膜、 10b 埋め込み酸化膜、 12 レジスト膜(保護膜)、 20 支持基板用ウェーハ、 30 張り合わせウェーハ。
フロントページの続き (72)発明者 小野寺 朋子 東京都港区芝浦一丁目2番1号 三菱住友 シリコン株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 活性層と、これを裏面側から支持する支
    持基板用ウェーハとが張り合わされた張り合わせ基板に
    おいて、 前記活性層の外周部のデバイス形成面が、前記支持基板
    用ウェーハの張り合わせ面と略平行な張り合わせ基板。
  2. 【請求項2】 活性層と、これを裏面側から支持する支
    持基板用ウェーハとが張り合わされた張り合わせ基板に
    おいて、 前記活性層の外周縁から支持基板用ウェーハの外周縁ま
    での間のウェーハ半径方向の長さが、150〜1000
    μmである張り合わせ基板。
  3. 【請求項3】 活性層と、これを裏面側から支持する支
    持基板用ウェーハとが張り合わされた張り合わせ基板に
    おいて、 前記活性層の外周縁面が、該活性層のデバイス形成面に
    対して略直角に形成されている張り合わせ基板。
  4. 【請求項4】 活性層用ウェーハと支持基板用ウェーハ
    とを張り合わせる工程と、 この張り合わせウェーハの張り合わせ強度を増強する熱
    処理工程と、 この張り合わせ強度を増強した張り合わせウェーハの活
    性層用ウェーハ側に表面研削および表面研磨を順次施
    し、該活性層用ウェーハを減厚して活性層とする工程
    と、 この活性層のデバイス形成面に、その外周部を除いて保
    護膜を形成する工程と、 この活性層の露出された外周部をエッチングする工程
    と、 この活性層から保護膜を除去する工程とを備えた張り合
    わせ基板の製造方法。
  5. 【請求項5】 前記エッチングがドライエッチングであ
    る請求項4に記載の張り合わせ基板の製造方法。
JP2002096195A 2002-03-29 2002-03-29 張り合わせ基板およびその製造方法 Pending JP2003298030A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002096195A JP2003298030A (ja) 2002-03-29 2002-03-29 張り合わせ基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002096195A JP2003298030A (ja) 2002-03-29 2002-03-29 張り合わせ基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003298030A true JP2003298030A (ja) 2003-10-17

Family

ID=29387377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002096195A Pending JP2003298030A (ja) 2002-03-29 2002-03-29 張り合わせ基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2003298030A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007138848A1 (ja) 2006-05-29 2007-12-06 Shin-Etsu Handotai Co., Ltd. 貼り合わせウエーハの製造方法
EP2333815A1 (fr) * 2009-12-11 2011-06-15 S.O.I. Tec Silicon on Insulator Technologies Procédé de détourage d'un substrat chanfreiné.
CN111524849A (zh) * 2019-02-02 2020-08-11 中芯集成电路(宁波)有限公司 半导体结构及其制作方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007138848A1 (ja) 2006-05-29 2007-12-06 Shin-Etsu Handotai Co., Ltd. 貼り合わせウエーハの製造方法
US7776719B2 (en) 2006-05-29 2010-08-17 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
EP2333815A1 (fr) * 2009-12-11 2011-06-15 S.O.I. Tec Silicon on Insulator Technologies Procédé de détourage d'un substrat chanfreiné.
CN102136413A (zh) * 2009-12-11 2011-07-27 硅绝缘体技术有限公司 倒角基板布线方法
US8357587B2 (en) 2009-12-11 2013-01-22 Soitec Method for routing a chamfered substrate
KR101231128B1 (ko) 2009-12-11 2013-02-07 소이텍 둥근 모서리 기판을 루팅하는 방법
CN102136413B (zh) * 2009-12-11 2013-05-01 硅绝缘体技术有限公司 倒角基板布线方法
CN111524849A (zh) * 2019-02-02 2020-08-11 中芯集成电路(宁波)有限公司 半导体结构及其制作方法

Similar Documents

Publication Publication Date Title
US7855129B2 (en) Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
EP1983575B1 (en) Method for manufacturing bonded substrate
JP5274859B2 (ja) 貼り合わせ基板の製造方法
WO2005117123A1 (ja) Soi基板及びその製造方法
US8420503B2 (en) Method for producing SOI substrate
WO2010052151A1 (en) Surface treatment for molecular bonding
JPH10223497A (ja) 貼り合わせ基板の作製方法
JP2007317988A (ja) 貼り合わせウエーハの製造方法
JP5336101B2 (ja) Soi基板の製造方法
JP2011103409A (ja) ウェーハ貼り合わせ方法
JPH0917984A (ja) 貼り合わせsoi基板の製造方法
WO2003046994A1 (fr) Procede de fabrication d'une tranche collee
JP2003298030A (ja) 張り合わせ基板およびその製造方法
JP2001085648A (ja) 貼り合わせウエーハの製造方法および貼り合わせウエーハ
JP2006120819A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JP2009246323A (ja) Soi基板の製造方法
JP3430499B2 (ja) 半導体ウェ−ハおよびその製造方法
JP3962972B2 (ja) 張り合わせ基板の製造方法
JP5368001B2 (ja) Soi基板の製造方法
JP2004235478A (ja) 貼り合わせsoi基板およびその製造方法
JP3945130B2 (ja) 張り合わせ誘電体分離ウェーハの製造方法
JP2002329690A (ja) 半導体ウェーハの製造方法
JP2001044154A (ja) 半導体ウェーハの製造方法
JP5368000B2 (ja) Soi基板の製造方法
JP2005079109A (ja) 貼合せsoiウェーハの製造方法及び該方法により製造された貼合せsoiウェーハ