JP4425631B2 - 超小型構成部品を含む薄膜層を製造するための方法 - Google Patents

超小型構成部品を含む薄膜層を製造するための方法 Download PDF

Info

Publication number
JP4425631B2
JP4425631B2 JP2003535251A JP2003535251A JP4425631B2 JP 4425631 B2 JP4425631 B2 JP 4425631B2 JP 2003535251 A JP2003535251 A JP 2003535251A JP 2003535251 A JP2003535251 A JP 2003535251A JP 4425631 B2 JP4425631 B2 JP 4425631B2
Authority
JP
Japan
Prior art keywords
substrate
manufacturing
implantation
area
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003535251A
Other languages
English (en)
Other versions
JP2005505935A (ja
Inventor
アスパル,ベルナール
ラガ,クリステル
ギスラン,ブルノ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2005505935A publication Critical patent/JP2005505935A/ja
Application granted granted Critical
Publication of JP4425631B2 publication Critical patent/JP4425631B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Micromachines (AREA)
  • Element Separation (AREA)
  • Laminated Bodies (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)

Description

本発明は、基板上の薄膜層から超小型構成部品を製造すること、およびこの薄膜層/基板の組み合わせを加工処理することに関する。
「薄膜層」という表現は、伝統的に、その厚みが通常数十オングストロームから数マイクロメートルである層を意味している。本発明が関連する基板は、初期基板または中間基板のいずれにもなり得て、且つ「取り外し可能」であり、すなわち、この薄膜層から分離されるべく意図されている。
それらを製造するのに使用される支持体以外の支持体上に一体化される超小型構成部品を製作することを可能とすることの要求が増大している。
挙げることができる例は、プラスティック材料または可撓性基板上の超小型構成部品である。ここで、「超小型構成部品」なる用語は、全体としてまたは部分的に処理されるあらゆる電子的または光電子的装置またはあらゆるセンサー(例えば、あらゆる化学的、機械的、熱的、生物学的または生化学的センサー)を意味する。
そのような超小型構成部品を可撓性支持体上に一体化するために、層転移法が使用され得る。
層転移技術が超小型構成部品または層を、それらの製造に先験的に適していないが、支持体に一体化するために用いるのに適している応用の他の多数の例が存在する。同様の考察の筋道において、これらの層転移技術は、もとの基板から、超小型構成部品を有しまたは有さない、薄膜層を、例えばもとの基板を分離または除去することによって、分離することが要求されるとき、非常に有用でもある。また、同様の考察の筋道において、他の支持体へ転移させることと組み合わせて薄膜層をひっくり返すことは、技術者に、さもなければ不可能であるかもしれない構造を設計する貴重な自由度を提供する。薄膜は、例えば、ダイナミック・ランダム・アクセス・メモリー(DRAM)のための埋め込みコンデンサーのような埋め込み構造を製作するべく、分離され且つひっくり返され得る。ダイナミック・ランダム・アクセス・メモリー(DRAM)にあっては、通常とは異なり、コンデンサーが最初に形成され、これらのコンデンサが、次に他のシリコン基板上に、この新たな基板上に回路の残部が製造される前に、転移される。他の例は、デュアル・ゲート・トランジスター構造のプロセスに関連している。CMOSトランジスターの第1のゲートは、基板上に在来の技術を用いて製作され、そしてそれから第2のゲートを製作すべく第2の基板上にひっくり返して転移され、そしてトランジスターを完成する。それゆえ第1のゲートは構造内に埋め込まれる(例えば、K.Suzuki,T.Tanaka,Y.Tosaka,H.HorieおよびT.Sugiiによる「High−Speed and Low−Power n−p Double−Gate SOI CMOS(高速および低電力n−pダブル・ゲートSOI CMOS)」、IEICE.Trans.Electron.,vol.E78−C,1995、360から367ページを参照されたい)。
そのもとの基板から薄膜層を分離することの要求は、例えば、次の文献、例えば:W.S. Wong他による「Journal of Electronic Materials,vol.28,No.12,1999の1409ページ、およびI.Pollentier他による「SPIE vol.1361」の1056ページ「Physical Concepts of Materials for Novel Optoelectronic Device Applications I」,1990、において報告されているように、発光ダイオード(LED)の分野において遭遇される。ここで、目的の1つは、放射された光の抽出の改善された制御である。他の目的は、この特定の例において、エピタキシャル・スタックに使用されるサファイア基板が、経験的に、特にその電気的絶縁特性に起因して、分厚く、そしてこのことが、その背面に電気的接点を作ることを妨げていることに関連している。それゆえ、その使用が材料を成長させるフェーズにおいて有利であった、このサファイア基板を不要にすることを可能とすることが今や望ましいと思われる。
全く同じ状況が、例えば、テレコミュニケーションおよびマイクロウェーブに関連する応用の分野においても遭遇される。この場合、超小型構成部品は高抵抗率、典型的には少なくとも数kオーム・cmを有する支持体に最終的に一体化されることが望ましい。しかしながら、高度に抵抗性の基板は、通常採用される標準的な基板と同様のコストで且つ同様の品質をもってかならずしも入手することはできない。例えば、シリコンの場合、標準的な抵抗率の200および300mmのシリコンウェーハーの入手可能性に対し、1kオーム・cmを超える抵抗率については、200mm直径で入手可能なものは、非常に不適切であり、そして300mm直径は全く入手不可能であること、に留意されたい。1つの解決策は、標準的な基板上に超小型構成部品を加工処理し、そしてそれから、最終ステップの間に、超小型構成部品を含む薄膜層をガラス、石英またはサファイアのような絶縁性基板上に転移させることである。
技術的な観点から、これらの転移操作の主要な利益は、転移操作が最終的な支持体を提供する層の特性から超小型構成部品が形成される層の特性の相関を無くすことであり、その結果としてこれらの操作は、他の多くの事例においてもまた有益である。
超小型構成部品を加工処理するために有利である基板が過度に高価である事例を、さらに挙げることができる。例えば、炭化シリコンの場合である。炭化シリコンは、最善の性能(より高い使用温度、有意に改善された最大パワーおよび使用の頻度、その他)、を提供するが、そのコストはシリコンに比べて非常に高い。薄膜層を高コスト基板(ここでは炭化シリコン)から低コスト基板(ここではシリコン)へ転移させ、且つ、おそらくリサイクルの後に、再使用のため高コスト基板の残余を回収することは有益である。転移操作は、超小型構成部品の加工処理の事前、その間、または事後に行なわれ得る。
これらの技術は、薄い基板を得ることが、最終的な応用について重要である全ての分野において、利益をもたらし得る。パワー応用は、熱の排出に関連する理由(基板の厚みが低減されるので改善する)、または電流が、ときには基板の厚みを通過しなければならなく、被る損失は、第1の近似で、この電流がそれを通過する厚みに比例するので、特に挙げることができる。マイクロチップカード応用も、挙げることができ、そこでは薄型基板が、可撓性を理由として要求される。同様に、3D回路および積層構造を処理することが意図された応用も挙げることができる。
全てのこれらの(例として挙げられる)応用について、回路処理は、厚いまたは標準的な厚みの基板上で、第1に、種々の技術段階に対する良好な機械的抵抗の、そして第2に、いくつかの種類の製作設備上のそれらの処理に関する標準に従わせることの利点をもって実行される。従って、最終的な応用に先立って薄型化操作を実行することが必要となる。
1つの支持体から他の1つの支持体へ層を転移させるために種々の技術が使用され得る。例えば、1985年のT.Hamaguchi他による「Proc.IEDM1985」の688ページに記述された技術が挙げられる。これらの技術は、それらが1つの基板から他の基板へ層を転移させるので、非常に有益ではあるけれども、それらは、必然的に、基本基板(それは処理の間に破壊される)を消費し、且つ停止層、すなわち、基板の材料の中に不均一性を形成する層、が存在しない限り、均一に薄膜を転移させることはできない。
転移後に薄膜を回復する先行技術の転移方法によって、超小型構成部品の全てまたはその一部を含む(または含まない)材料の薄膜層を転移させる方法を用いることもできる。これらの方法のいくつかは、1つまたはそれより多くのガス状核種を導入することによって、材料中にぜい弱な埋め込み層を作ることに基づいている。この関係において、これらの方法を記述している文献、すなわちUS−A−5374564号(またはEP−A−533551号),US−A−6020252号(またはEP−A−807970号),FR−A−2767416号(または特許EP−A−1010198号),FR−A−2748850号(またはEP−A−902843号),FR−A−2773261号(またはEP−A−963598号)を参照されたい。それらは、概して、支持体上に転移させるためにもとの基板から膜の全体を分離する目的で使用される。得られる薄膜は、従って、もとの基板の一部を含むことができる。これらの膜は、電気的または光学的超小型構成部品を加工処理するためのアクティブ層として使用され得る。
特に、これらの方法は、非常に少ないこれらの基板のみが、各サイクルの間に消費されるので、分離後に基板が再使用されることを可能とする。除去される厚みは、しばしばたった数ミクロンであり、その一方で、基板は典型的には数百ミクロンの厚みである。それゆえ、特にUS−A−6020252号(またはEP−A−807970号)なる文献に開示された方法において、機械的応力の助けによって、「取り外し可能な」である基板(すなわち、分離可能な基板)と同様の基板を得ることが可能である。この特別な方法は、最終転移の間に切断がなされる埋め込みぜい弱領域を形成するための打ち込みに基づいている。
リフト・オフ原理に基づく、他の方法も、薄膜層をそのもとの支持体の残部から、やはり後者を必ずしも消耗させることなく、分離する。これらの方法は、中間埋め込み層を選択的にエッチングするために化学エッチングを、場合によっては機械的な力と組み合わせて、採用している。このタイプの方法は、III−V元素を異なるタイプの支持体に転移させるために広く使用されている(C.Camperi他による、「IEEE Transaction and Photonics Technology」,vol. 3 No.12,1991,1123ページ、と比較されたい)。P.Demeester他による、「Semicond.Sci.Technol.8」,1993,1124から1135ページ、に説明されているように、通常、エピタキシャル・ステップのあとに行われる転移は、超小型構成部品を処理する前または後に行なわれ得る(それぞれ、プリプロセッシングまたはポストプロセッシングとして知られている)。
基板の残部よりも機械的にぜい弱な(先在する)埋め込み層を、この埋め込み層において、局所化された分離を得るために、用いる方法について、ELTRAN(登録商標)プロセスが、挙げられる(特開平07−302889号公報)。この場合、単結晶シリコンに基づくスタックが、多孔シリコンの領域を形成することによって局所的にぜい弱化される。他の同様の事例は、シリコン・オン・インシュレーター(SOI)構造の場合に、埋め込まれた酸化物の存在を利用しているが、しかしながらSOI構造は従来型のものである(すなわち、いかなる特別な取り外し可能な効果を達成しようとすることもなく処理されるとしても)。もしもこの構造が、他の基板に充分に強く貼りついており、高い応力が当該構造に加えられるならば、基板全体の規模での切断に導く、局所化された割れが、優先的に酸化物で、達成され得る。この例は、「PHILIPS Journal of Research」,Vol.49 No.1/2,1995,53から55ページに記述されている。残念ながら、この割れは、制御することが困難であり、しかも高い機械的な応力を必要としており、それは基板を破損しまたは超小型構成部品に損傷を与える危険がないわけではない。
そのようなぜい弱な埋め込み層法の利点は、結晶性材料(Si、SiC、InP、AsGa、LiNbO、LiTaO、その他)に基づく層を、数十オングストローム(Å)から数マイクロメーター(μm)までの厚みの範囲で、非常に良好な均一性にて、加工処理する能力である。より大きな厚みも利用し易い。
中間層またはぜい弱化された界面(ぜい弱化された界面は、多孔領域を形成する打ち込み核種によって得られようと、他の何らかの手段によろうと)を形成することによって取り外し可能な基板を製作することに基づく(超小型構成部品を伴おうと伴わなかろうと)層転移の技術は、もしも意図的な分離に先立つ処理が過度に攻撃的であるならば、非意図的な層間剥離に関連する問題にぶつかる。
本発明の目的は、要求されたときの不可欠で簡易な分離と、全てのまたはいくつかの電子的、光学的または音響的な超小型構成部品またはセンサーを処理するために必要な機械的または熱処理の印加に、必要な場合に、耐える、あるいは早まった分離または層間剥離なしに、エピタキシャル・ステップに耐える不可欠な能力とを、高い信頼性で組み合わせることにある。
本発明のより一般的な目的は、基板上の薄膜層の組み合わせを提供することにあり、この層は、容易に制御される機械的強度を有する中間層または界面によってこの基板に結合されている。
FR2748851号文献によれば、上述の種類の取り外し可能な基板が、ガス状核種(例えば水素)を導入することによって製作される。打ち込まれる量は、熱アニールが表面のいかなる変形または剥離をも誘発しないように、選択されなければならない。加えられ得る機械的な力および/または表面層と基板の残部との間に分離を誘起すべく使用されるツールに依存して、打ち込み領域に達成されるぜい弱化は、不充分であるとわかるかもしれない。従って、打ち込み領域をさらにぜい弱化することは有益であるかもしれない。
FR2773261号文献に記述された方法も、基板におけるトラッピング層として使用される包接の埋め込み層の存在によって、取り外し可能な基板を製作する。種々の処理、例えば電子的超小型構成部品の処理、の後に、これは、望ましくはこのトラッピング層内に、包接の領域および基板の表面によって範囲が定められる薄膜表面層の最終的な分離に寄与し得る充分な量のガス状核種を局所化する。この分離ステップは、熱処理および/または構造への機械的応力の印加を含むことができる。
この技術の使用は、特にいくつかのタイプの超小型構成部品を処理するのに望ましくないであろう、いくつかまたは全ての超小型構成部品の製造の後に表面層にガス状核種を再導入することに関する制限に遭遇し得る。
フランス出願0006909号に開示された方法において、打ち込まれた核種の制御された量の導入は、第1に埋め込み領域をぜい弱化し(またはそれを過度にぜい弱化しさえする)、そして、温度上昇の場合における圧力効果を制限するために、第2にガスをその後に排出する。それゆえ、高温技術ステップの間に表面の変形または剥離はなくなる。この技術は、打ち込み条件(量、温度、その他)の厳格な制御を必要とする。それゆえ、狭い技術の窓に関する制約を緩和することを可能とするという利益をもたらすことがわかるであろう。
FR2758907号文献は、基板の表面層における超小型構成部品の処理の後のガス状核種の局所的導入を提案している。これらの核種の導入は、処理された基板を支持基板へ固定した後に割れ目に寄与し得る微小空洞の不連続な埋め込み層の形成に導く。したがって、基板は、種々の超小型構成部品製造技術ステップの処理の後に、ぜい弱化される。(超小型構成部品のアクティブ領域に対応する)マスクされるべき領域のアクセス可能なサイズは、意図された応用に依存する、制限であることがわかるであろう。例えば、この技術は、数十ミクロンから数百ミクロンの超小型構成部品サイズに使用することは困難である。さらにまた、使用される超小型構成部品製作技術に依存して、アクティブ層、すなわち超小型構成部品を組み込んだ層、の厚みは、数ミクロン程とすることができる。マスキングによって領域の適切な保護を伴う、(専用の打ち込み器によりまたは加速器による)大きな深さにおけるガス状核種の導入は、困難が立証され得る。
これらの種々の欠点を除去するため、本発明は、超小型構成部品を含む薄膜層を、基板を用いて、製造するための方法であって、上記方法は、特に、各層について、a)上記基板の表面上に画定された複数の打ち込み領域に沿って上記基板へ少なくとも1つのガス状核種を局所化して打ち込むステップであって、ステップb)の間のこの基板の表面の劣化が、打ち込み深さおよび上記打ち込み領域の幾何学的形態の適切な選択によって防止される、打ち込みステップと、b)上記打ち込み深さによって範囲が定められた基板の表面層に超小型構成部品を加工処理するステップと、そして、上記基板を、上記超小型構成部品を含む上記表面層を包含する1つの部分、および上記基板の残部を含むその他の部分、の2つの部分に分離するステップとからなる各ステップを含むことにおいて注目すべきである方法を提案する。
ここで、「劣化」の語は、ステップb)の正しい実行を危うくし得る、あらゆる表面変形(例えばブリスターの形での)または表面層のあらゆる剥離を意味する。
それゆえ、本発明によれば、打ち込みから保護される領域および上記ガス状核種の打ち込みに供される領域が存在し、これらの打ち込み領域の形状、寸法および分布は、超小型構成部品の処理のステップの間に、例えば数十オングストロームの幅を超える基板の表面の変形を防止すべく選択される。したがって、特に(数層の材料のスタックからなっていても良い)表面層の剛性、打ち込み条件、および上記薄膜層の分離までの後続の処理が考慮される。
本発明に従った方法は、(それによって表面層を基板の残部から局所的に分離する)微小空洞および/または微小割れ目の存在によってぜい弱化された埋め込み領域、およびぜい弱化されていない、またはわずかにのみぜい弱化された、領域、を含む取り外し可能な基板を、表面層が基板に固定されたままとなるように、処理する。局所化された領域は、これら微小空洞および/または微小割れ目のこれらの領域における存在によって、基板から表面層を容易に分離する、このような方法で得られる。
本発明の重要な利点は、これらの埋め込まれたぜい弱領域の横方向の制限がブリスターまたは剥離の形態における表面層の重大な変形を防止することである。打ち込まれた量についての技術的な窓は、制限された領域における局所化された打ち込みが微小割れ目の横方向の拡がりを制限するので、従来技術方法に比較して拡大されている。
さらにまた、得られた基板の表面は、リソグラフィー操作または超小型構成部品の製作のような、標準的な技術ステップと両立性がある。特に、得られたぜい弱化基板は、高温処理、例えば熱酸化、あるいは気相または液相エピタキシー、と両立性がある。
これら様々な技術ステップが処理された後、基板から表面層を局所的に分離する領域の存在が、この表面層と基板との間に深い割れ目を製作する。
上記打ち込み領域は、有利には、基板の表面上に配置されたマスクにおける開口であり得る。
上記ガス状核種は、例えば水素イオン、または少なくとも1つの希ガスのイオン、またはそれらのイオンの混合物を含み得る。
本発明に従った製造方法は、ステップa)の前に、少なくとも1つのガス状核種を導入する少なくとも1つの補足的ステップであって、この少なくとも1つの補足的導入が、基板の表面にマスクを施すことなく実施されるステップを有し得ることが留意されるであろう。ここで、および以下において、「導入」の語は、例えばイオン打ち込み、熱活性化拡散またはプラズマ拡散のような在来の技術を意味している。ステップa)における打ち込みの前に付加的な導入によって処理されている基板は、上述において簡潔に記述された通りの本発明の方法が適用された基板であるとみなされる。
望ましい特徴に従って、基板上にマスクを伴わないそのような付加的な導入がステップa)とb)の間に処理され得る。
これらの対策によって、例えばいくつかの領域は2つの打ち込みを受けるが、他の領域はただ1つのみを受けるので、多かれ少なかれぜい弱化された表面層の範囲を決定する埋め込み領域が得られる。これらの打ち込みの間に導入されるイオンの量は、基板の表面の全体にわたる打ち込みの場合には、それらの合計が、熱処理の後にブリスターの発生を生じさせる、平均量に対応するようにすることができる。二重打ち込みを受ける領域の幾何学的形態は、そのようなブリスターの発生およびそれゆえ基板の表面の劣化を防止することを思い起こすべきである。この実施の形態は、基板の残部から表面層を分離するステップ(ステップc))の間、特に好都合であり得て、そしてそのような分離を応力のより少ない処理によって得ることができる。
他の望ましい特徴によれば、本発明に従った製造方法は、ステップb)の前または該ステップb)の間に、当該打ち込み領域が、例えば適切な熱処理によってまたは機械的応力を誘起する特定の薄膜層を配置することによって、その間に過度にぜい弱化されるステップを含む。ここで、「過度にぜい弱化される」の語は、打ち込み領域の、最終的な分離のときに使用されるべき応力を低減する、より大きなぜい弱性の状態を意味している。
この準備によって、ガス状核種を打ち込むことによって生成される構造的欠陥が打ち込み領域において増大させ、これらの埋め込まれる局所領域のぜい弱性を増大させる。高ぜい弱化のしきい値は、これらの領域において打ち込みパターンの寸法を賢明に選択することによって、これが重大な表面変形または剥離を生ずることなく、到達され得る。
打ち込み領域を過度にぜい弱化する付加的なステップは、温度および期間シーケンスが注意深く選択されて与えられた超小型構成部品の完全なまたは部分的な製造の間に処理され得ることは、留意されるべきである。
他の望ましい特徴によれば、本発明に従った製造方法は、ステップb)とステップc)の間に、少なくとも1つのガス状核種を導入する補足的ステップを有する。この少なくとも1つのガス状核種の補足的導入が、例えばこの少なくとも1つのガス状核種の打ち込み領域を画定するマスクの助けを借りて実施される。
この対策によって、埋め込み領域が、基板からの表面層の後続の分離を容易にする目的で、ぜい弱化される。
この分離(ステップc))は、熱処理によっておよび/または機械的な応力の印加によって実施され得る。
本発明の他の態様は、超小型構成部品を含む薄膜層に関連し、上記薄膜層は、上述において簡明に述べられた方法のいずれかによってそれが製造されることにおいて、注目すべきである。もしも必要ならば、この層は、可撓性に富みまたは剛性に富む支持体に転移される。
本発明の他の態様および利点は、以下において、非限定的な例によって提供される特定の実施の形態の詳細な説明を読むことによって明らかになるであろう。この説明は、添付図面を参照している。
本発明の1つの実施の形態に従う層を製作する原理的な各ステップが説明される。
図1は、基板の初期準備を示している。この準備は、基板1の表面上に、(その後に打ち込みされる)非マスク領域および(打ち込みされない)マスク領域の範囲を定めるマスク2を処理することによって打ち込まれるべき領域を画定することからなっている。
このマスクは、基板1にリソグラフ的に樹脂の層を適用することによってまたは基板1に他のいずれかの表面層(例えば酸化物の層)を適用することによって、それに続くリソグラフィーおよびエッチングステップによって、製作され得る。マスキングは、打ち込みステップの間に基板1の表面上にグリッドを配置することによって均等に良好に実施され得る。このマスキンググリッドは、打ち込まれるべきイオンのビームと目標基板の間に配置されるダイアフラムのレベルのところであり得る。上述のマスキング手段は、例として説明されるが、他のマスキング手段が適切な場合もある。
マスク領域の形状および寸法の賢明な選択は、後続のステップの適正な処理のために第一次的に重要なものである。打ち込みステップは、イオンの導入に起因する特定の欠陥(小板、微小空洞および/または微小バブル)を含む不連続な埋め込み領域を作成する。打ち込みされるべき領域を画定するステップは、基板の属性、基板1の表面上における異なる組成または材料層または層群の属性および打ち込み条件を許容する。
製作されるべき表面層の剛性属性および厚みは、打ち込みされるべき領域の寸法および間隔を条件付ける。後者は、例えば熱処理の間に生じ得るような、打ち込み領域における微小空洞および微小割れ目の成長が、数十オングストロームを超える大きさ有する、ブリスターの形成による、表面層の縦緩和も、表面層の全体または一部の上昇または剥離を生じさせるように、そのような種類の異なる局所的に打ち込まれる領域の間の全体的なまたは部分的な相互作用も引き起こさないように確立される。
この方法において、局所的にぜい弱化された埋め込み領域を有する、いかなる顕著な劣化もない表面層の表面を維持することができる。
実施されるマスキングのタイプ(基板上の酸化物マスク、打ち込みの間基板の表面上に配置されるグリッド、または打ち込みの間イオンのビームの通路上に配置されるグリッド)によって、イオン打ち込みに供される埋め込み領域の有効な(基板の表面の平面における)横方向寸法は、打ち込みのガウスプロフィールに依存する。このことは、表面上のマスクの鋭い縁部が、打ち込みされる埋め込み層に正確に再現されないことを意味する。それらが材料内に浸透するときのイオンの分散は、打ち込み領域の著しい拡大を引き起こす。それゆえ、マスクされたおよびマスクされない領域の寸法を正確に画定するためにこの現象を考慮することが必要である。
他方では、打ち込み領域の寸法は、処理の終わりにおいて表面層の容易な分離のために充分でなければならない。
発明者らにより行われた試験は、打ち込み領域の全表面領域が、概して、基板1の表面領域のほぼ1/3とほぼ5/6との間を示していることを示している。さらにまた、打ち込み領域の直線寸法は、シリコン基板の場合、望ましくは、表面層についての目標厚みのほぼ0.1倍からほぼ10倍である。より剛性の材料の場合には、この寸法は、有意的に大きく、例えば50倍のオーダーとすることができる。
例えば、5μmのマスク領域によって分離された例えば、10μm×10μmの正方形開口を組み込んでいる打ち込みマスクが使用され得る。打ち込みマスクの他の例は、その寸法が例えば5μm×100μmである線状の形態における非マスク領域を有し、これらの線は、互いに例えば5μmだけ間隔があけられている。
この実施の形態の、第1のステップは、図2に示されており、それゆえイオン形態における水素および/または希ガスのような少なくとも1つのガス状核種を基板1に導入することを有している。
基板1は、その結果として、ガス状核種の打ち込みに供される一組の埋め込み領域3を有し、これらの領域3は、もとのマスキングがガス状核種の導入を防止した領域4によって互いに分離されている。それゆえ、基板1は、小板、微小空洞、微小バブルまたは微小割れ目のような欠陥3から作られる不連続な埋め込み層を備えている。微小割れ目3の横方向制限は、それらの拡大または基板1の表面を劣化させる緩和を防止する。
ガス状核種の打ち込みエネルギーは、打ち込み層によって制限される表面層5の厚みおよび基板1の表面を制御する。
1つの応用例は、150から250keVのエネルギーにおけるそしてほぼ1016からほぼ1017/cmの間の量における水素イオンの打ち込みである。
マスクは、それから図3に示されるように基板の表面を完全にむき出しに残して除去される。
本発明に従った方法の変形において、これは、第1の打ち込みとは、同一の核種のまたは異なる核種のイオンの第2の打ち込みがそれに続き:初期のマスク領域は第1の打ち込みを受けるのに対して、もとのマスクの開口は、それゆえ第2の打ち込みに供される。この第2の打ち込みは、先に打ち込まれた領域における欠陥の濃度および/またはサイズを増大させ、そして初期にマスクされた領域における埋め込まれた欠陥の形成を誘発する。第2の打ち込みの間に導入される量は、比較的低く、すなわち適度な温度(ほぼ450℃からほぼ600℃)のアニールの後にブリスターを形成しまたは剥離を生じてはいけない。それは、例えば180keVのエネルギーにおけるそして4×1016/cmの間の量で行われる。
それから、深さにおいて、ガス状核種のより大きなまたはより小さな量からなる埋め込み領域およびそれゆえより大きいまたはより小さい微小空洞欠陥の濃度が存在する。第2の打ち込みに対してのみ供される領域は、それゆえ二重に打ち込まれた領域よりもより小さくぜい弱化されるが、埋め込まれたぜい弱領域の連続性を確立している。
以上に述べたように、ガス状核種の1つまたはそれより多くの打ち込みによって作成されるぜい弱領域3の展開は、打ち込み条件に依存し、且つ打ち込み後に実施されるいかなる処理にも依存する。これらの付加的な処理は、局所打ち込み領域3を過度にぜい弱化し、且つこれらの領域における微小空洞の成長を誘起することを狙っている。このために、450から475℃のオーダーの温度における熱処理が、例えば数分にわたって適用される。
本発明のこの実施の形態の第2のステップの間、図4に示されるように、このような方法でぜい弱化された基板は、それから表面の劣化の危険なしに、熱処理、析出またはエピタキシー・ステップ、あるいは電子的および/または光学的超小型構成部品および/またはセンサー6を製作するための他の処理に供される。
それゆえ、もしも必要ならば、基板は、エピタキシー操作に供され得る。5μmのエピタキシャル層は、例えば在来の技術を用いてCMOSタイプの超小型構成部品を製作するために使用され得る。50μmのエピタキシャル層は、例えば光電池を製作するために使用され得る。
本発明のこの実施の形態の第3のそして最後のステップは、基板1の残部から超小型構成部品を含む表面層5を分離することを有する。それに基づく条件に依存して、最初の2つのステップが実行され、この分離が、熱処理によって、構造に対する機械的な応力の賢明な適用によって、または熱処理と機械的な応力の組み合わせのいずれかによって行われる。
本発明の変形において、この分離に進む前に、この実施の形態の第1のステップのために使用された打ち込み領域と共通のまたはそれとは異なる領域に少なくとも1つのガス状核種の付加的な局所的な導入が、基板からの表面層の後続の分離を容易にする狙いで実施され得る。
ガス状核種のこの付加は、その下で基板が充分にまたは完全にぜい弱化されていない初期にマスクされた領域において打ち込みされることによって、既にぜい弱化された領域または連続的なぜい弱化埋め込み領域において打ち込みによって実施され得る。それから、打ち込みエネルギーは、層5上における超小型構成部品の製作の間に生ずる厚みの変化を許容して、打ち込まれた核種が、初期打ち込みステップによりぜい弱化された領域の深さに達するように選択される。
望ましくは、6×1016イオン/cmの適度な量が、打ち込まれ、それによって分離が、400から500℃の温度における熱処理のために得られる。
この変形を用いるための条件が超小型構成部品のサイズ(それは打ち込まれたイオンが超小型構成部品のアクティブ領域を横切るのを防止する必要があろう)、および/またはもしも超小型構成部品がそれらを通過するイオンを有することによって劣化しないあるいは超小型構成部品の少なくともいくつかの部品がイオンに敏感でないならば、それらのサイズにかかわらず、イオン打ち込みに対する超小型構成部品の感度に依存することに注意すべきである。
特に、この付加的な打ち込みを処理するために、この実施の形態の第1のステップにおいて使用されたマスキングとは、もちろん、異なる、適切なマスキングが使用され得る。
基板1の残部から超小型構成部品を含んで表面層5を分離するステップは、熱処理(炉および/または局所加熱および/またはレーザビーム、その他)および/または流体(ガス、液体)の噴射されたジェットのような機械的応力の印加および/またはぜい弱化領域におけるブレードの挿入および/または基板1に対する引っ張り、せん断または曲げ応力の印加を含み得る。例えば、ほぼ450℃の熱処理が、初期基板から表面層5を分離するために30分にわたって適用され得る。
この分離は、自己支持層を与え得るかあるいは例えば分子付着技術または粘着物質を用いて表面層5が支持基板1上に転移され得る。この支持体7は、特に輸送および/または完成ステップのために、ぜい弱化された基板から転移される層5を強化させる。
さらにまた、図5に示されるように、各超小型構成部品6が個別に取り外し得るようにするために、取り外し可能な基板が事前に用意され得る。この技術は、FR 2781925号に開示されている。
最終支持体への転移ステップの変形は、図6に示されるように、表面層5をぜい弱化された基板から「ハンドル」支持体8に転移する中間ステップを有し得る。超小型構成部品6は、それから、図7に示されるように、最終支持体9へ選択的にまたは非選択的に転移される。
最終支持体7または9は、例えば、シリコン、プラスティック材料またはガラスからなっていても良く、且つ可撓性または剛性に富んでいても良い。
表面層5を分離し且つ転移した後、ぜい弱化された基板の残部が、初期基板またはひょっとしたら支持体としてリサイクルされ得る。
マスキング手段が設けられた基板の概略図である。 本発明に従った層を製造する方法の第1のステップを示している。 本発明に従ってマスクを除去した後の基板の概略図である。 本発明に従った層を製造する方法の第2のステップの後の基板の概略図である。 支持基板への超小型構成部品の個々の転移を示す図である。 超小型構成部品を含む本発明に従った層の「ハンドル」支持体への転移を示している。 「ハンドル」支持体から最終支持体への超小型構成部品の個々の転移を示す図である。

Claims (15)

  1. 超小型構成部品(6)を含む薄膜層を、基板(1)を用いて、製造するための方法であって、これらの薄膜層の各々について、次の:
    a)ガス打ち込み深さ付近に埋め込まれた複数のぜい弱領域を作り出すように、前記基板(1)の表面上に画定された複数のガス打ち込み領域に沿って前記基板(1)へ少なくとも1つのガス状核種を局所化して打ち込むステップと、
    b)前記埋め込まれたぜい弱領域によって範囲が定められた基板(1)の表面層(5)に超小型構成部品(6)を加工処理するステップと、そして
    c)前記基板(1)の残部から前記表面層(5)を分離するステップと
    からなる各ステップを含み、
    前記打ち込み深さおよび前記ガス打ち込み領域の幾何学的形態は、前記基板(1)の表面がステップb)の間に劣化されるのを防止すべく選択され、且つ少なくとも1つの前記超小型構成部品(6)は、ステップa)の間に打ち込みされなかった領域に少なくとも部分的に従って処理されることを特徴とする、方法。
  2. 前記超小型構成部品(6)の少なくともいくつかは、ステップa)の間に打ち込みされた打ち込み領域に沿って、且つ同時に、ステップa)の間に打ち込みされなかった領域に沿って、加工処理されることを特徴とする、請求項1に記載の製造方法。
  3. 前記打ち込み領域は、前記基板(1)の表面上に配置されるマスク(2)によって画定されることを特徴とする、請求項1または2に記載の製造方法。
  4. 前記ガス状核種は、水素イオン、または少なくとも1つの希ガス、またはそのようなイオンの混合物からなることを特徴とする、請求項1から3のいずれか一項に記載の製造方法。
  5. 前記打ち込み領域の合計表面領域は、基板(1)の表面のほぼ1/3からほぼ5/6を呈することを特徴とする、請求項1から4のいずれか一項に記載の製造方法。
  6. 前記打ち込み領域の直線寸法は、前記表面層(5)の厚みのほぼ0.1倍からほぼ50倍であることを特徴とする、請求項1から5のいずれか一項に記載の製造方法。
  7. ステップa)の前および/またはステップa)とステップb)との間に、少なくとも1つのガス状核種を導入する少なくとも1つの補足的ステップであって、この少なくとも1つの補足的導入が、基板(1)の表面にマスクを施すことなく実施されるステップを有することを特徴とする、請求項1から6のいずれか一項に記載の製造方法。
  8. ステップb)の前または該ステップb)の間に、当該打ち込み領域が、過度にぜい弱化されていることを特徴とする、請求項1から7のいずれか一項に記載の製造方法。
  9. ステップb)とステップc)との間に、少なくとも1つのガス状核種を導入する補足的ステップを有することを特徴とする、請求項1から8のいずれか一項に記載の製造方法。
  10. 前記少なくとも1つのガス状核種の補足的な導入は、この少なくとも1つのガス状核種の打ち込み領域を画定するマスクの助けを借りて実施されることを特徴とする、請求項9に記載の製造方法。
  11. 前記ステップc)は、熱処理および/または機械的応力の印加を含むことを特徴とする、請求項1から10のいずれか一項に記載の製造方法。
  12. 前記機械的応力の印加は、流体ジェットの使用および/または前記打ち込み領域におけるブレードの挿入および/または基板(1)に対する引っ張り応力、せん断応力または曲げ応力を印加することを伴うことを特徴とする、請求項11に記載の製造方法。
  13. 前記熱処理は、炉における加熱および/または局所加熱および/またはレーザーによる加熱を含むことを特徴とする、請求項11に記載の製造方法。
  14. 基板(1)から分離された後に、前記表面層(5)のための支持体として供されるべく、ステップc)の前または該ステップc)の間に、表面(7)が、基板(1)に適用されることを特徴とする、請求項1から13のいずれか一項に記載の製造方法。
  15. ステップc)の前またはステップc)の間に、「ハンドル」支持体(8)が基板(1)に適用され、それから超小型構成部品(6)が選択的にまたは非選択的に最終支持体(9)に転移されることを特徴とする、請求項1から14のいずれか一項に記載の製造方法。
JP2003535251A 2001-10-11 2002-10-08 超小型構成部品を含む薄膜層を製造するための方法 Expired - Lifetime JP4425631B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0113105A FR2830983B1 (fr) 2001-10-11 2001-10-11 Procede de fabrication de couches minces contenant des microcomposants
PCT/FR2002/003422 WO2003032384A1 (fr) 2001-10-11 2002-10-08 Procede de fabrication de couches minces contenant des microcomposants

Publications (2)

Publication Number Publication Date
JP2005505935A JP2005505935A (ja) 2005-02-24
JP4425631B2 true JP4425631B2 (ja) 2010-03-03

Family

ID=8868171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003535251A Expired - Lifetime JP4425631B2 (ja) 2001-10-11 2002-10-08 超小型構成部品を含む薄膜層を製造するための方法

Country Status (10)

Country Link
US (1) US7615463B2 (ja)
EP (1) EP1435111B1 (ja)
JP (1) JP4425631B2 (ja)
KR (1) KR20040051605A (ja)
CN (1) CN100440477C (ja)
AT (1) ATE491225T1 (ja)
DE (1) DE60238548D1 (ja)
FR (1) FR2830983B1 (ja)
TW (1) TWI307125B (ja)
WO (1) WO2003032384A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
DE60336543D1 (de) 2003-05-27 2011-05-12 Soitec Silicon On Insulator Verfahren zur Herstellung einer heteroepitaktischen Mikrostruktur
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US8475693B2 (en) 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
JP4838504B2 (ja) * 2004-09-08 2011-12-14 キヤノン株式会社 半導体装置の製造方法
FR2878535B1 (fr) * 2004-11-29 2007-01-05 Commissariat Energie Atomique Procede de realisation d'un substrat demontable
US20080135162A1 (en) * 2005-06-07 2008-06-12 Yukio Sakashita Structure for Functional Film Pattern Formation and Method of Manufacturing Functional Film
US8012594B2 (en) 2005-06-07 2011-09-06 Fujifilm Corporation Functional film containing structure and method of manufacturing functional film
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2898431B1 (fr) * 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US7776718B2 (en) * 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
FR2936357B1 (fr) * 2008-09-24 2010-12-10 Commissariat Energie Atomique Procede de report de puces sur un substrat.
US7816225B2 (en) 2008-10-30 2010-10-19 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US8003491B2 (en) 2008-10-30 2011-08-23 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
TWI430338B (zh) * 2008-10-30 2014-03-11 Corning Inc 使用定向剝離作用製造絕緣體上半導體結構之方法及裝置
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
KR101219358B1 (ko) * 2011-07-26 2013-01-21 삼성코닝정밀소재 주식회사 기판 분리 방법 및 이를 이용한 접합기판 제조방법
US8673733B2 (en) * 2011-09-27 2014-03-18 Soitec Methods of transferring layers of material in 3D integration processes and related structures and devices
TWI573198B (zh) * 2011-09-27 2017-03-01 索泰克公司 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
US8841742B2 (en) 2011-09-27 2014-09-23 Soitec Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
WO2014020387A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices
FR3074960B1 (fr) * 2017-12-07 2019-12-06 Soitec Procede de transfert d'une couche utilisant une structure demontable
FR3091620B1 (fr) * 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture
FR3094559B1 (fr) 2019-03-29 2024-06-21 Soitec Silicon On Insulator Procédé de transfert de paves d’un substrat donneur sur un substrat receveur

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028149A (en) * 1976-06-30 1977-06-07 Ibm Corporation Process for forming monocrystalline silicon carbide on silicon substrates
DE2849184A1 (de) * 1978-11-13 1980-05-22 Bbc Brown Boveri & Cie Verfahren zur herstellung eines scheibenfoermigen silizium-halbleiterbauelementes mit negativer anschraegung
JPS62265717A (ja) 1986-05-13 1987-11-18 Nippon Telegr & Teleph Corp <Ntt> ガリウムひ素集積回路用基板の熱処理方法
SE458398B (sv) 1987-05-27 1989-03-20 H Biverot Ljusdetekterande och ljusriktningsbestaemmande anordning
JPH0355822A (ja) 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
CN1018844B (zh) * 1990-06-02 1992-10-28 中国科学院兰州化学物理研究所 防锈干膜润滑剂
US5300788A (en) * 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
US5400458A (en) * 1993-03-31 1995-03-28 Minnesota Mining And Manufacturing Company Brush segment for industrial brushes
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
KR960026128A (ja) 1994-12-12 1996-07-22
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびsoi基板の製造方法
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
FR2744285B1 (fr) 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2747506B1 (fr) * 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JP4001650B2 (ja) 1996-05-16 2007-10-31 株式会社リコー 画像形成装置
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
FR2756847B1 (fr) * 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
FR2758907B1 (fr) 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
US5985742A (en) * 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
JPH114013A (ja) 1997-06-11 1999-01-06 Sharp Corp 化合物半導体素子およびその製造方法
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1145862A (ja) * 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
US6103599A (en) * 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
JPH1174208A (ja) * 1997-08-27 1999-03-16 Denso Corp 半導体基板の製造方法
JP3412470B2 (ja) 1997-09-04 2003-06-03 三菱住友シリコン株式会社 Soi基板の製造方法
US5920764A (en) * 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
JP2998724B2 (ja) 1997-11-10 2000-01-11 日本電気株式会社 張り合わせsoi基板の製造方法
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6418999B1 (en) 1997-12-26 2002-07-16 Cannon Kabushiki Kaisha Sample separating apparatus and method, and substrate manufacturing method
KR100252751B1 (ko) * 1997-12-27 2000-04-15 김영환 반도체 소자 제조 방법
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
JPH11233449A (ja) 1998-02-13 1999-08-27 Denso Corp 半導体基板の製造方法
MY118019A (en) * 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Soi基板およびその製造方法
US5909627A (en) * 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
FR2781925B1 (fr) 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
FR2784795B1 (fr) 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
US6346458B1 (en) * 1998-12-31 2002-02-12 Robert W. Bower Transposed split of ion cut materials
FR2789518B1 (fr) 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
AU4481100A (en) 1999-04-21 2000-11-02 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
JP2001015721A (ja) 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
FR2796491B1 (fr) 1999-07-12 2001-08-31 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
FR2797347B1 (fr) * 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
US6263941B1 (en) * 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
EP1212787B1 (en) 1999-08-10 2014-10-08 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
AU2001254866A1 (en) * 2000-04-14 2001-10-30 S.O.I.Tec Silicon On Insulator Technologies Method for cutting out at least a thin layer in a substrate or ingot, in particular made of semiconductor material(s)
FR2809867B1 (fr) 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
FR2818010B1 (fr) * 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
FR2823373B1 (fr) 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
US6759282B2 (en) * 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
FR2828428B1 (fr) 2001-08-07 2003-10-17 Soitec Silicon On Insulator Dispositif de decollement de substrats et procede associe
US6593212B1 (en) * 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
FR2834820B1 (fr) * 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
US6607969B1 (en) * 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US6767749B2 (en) * 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
FR2847075B1 (fr) 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US20050214916A1 (en) * 2004-03-26 2005-09-29 Council Of Scientific And Industrial Research Biological process for synthesis of oxide nanoparticles
US20070141726A1 (en) * 2005-12-19 2007-06-21 Agency For Science, Technology And Research Detection via switchable emission of nanocrystals

Also Published As

Publication number Publication date
CN1586004A (zh) 2005-02-23
EP1435111B1 (fr) 2010-12-08
WO2003032384A1 (fr) 2003-04-17
US20050221583A1 (en) 2005-10-06
TWI307125B (en) 2009-03-01
KR20040051605A (ko) 2004-06-18
JP2005505935A (ja) 2005-02-24
FR2830983A1 (fr) 2003-04-18
US7615463B2 (en) 2009-11-10
EP1435111A1 (fr) 2004-07-07
DE60238548D1 (de) 2011-01-20
FR2830983B1 (fr) 2004-05-14
CN100440477C (zh) 2008-12-03
ATE491225T1 (de) 2010-12-15

Similar Documents

Publication Publication Date Title
JP4425631B2 (ja) 超小型構成部品を含む薄膜層を製造するための方法
JP5111713B2 (ja) 材料ブロックを切り取るための方法ならびに薄膜の形成方法
JP5296281B2 (ja) 脆弱化された基板およびそのような基板の製造方法
KR100753741B1 (ko) 전자 회로용의 자립 반도체 박층을 얻는 방법
JP5214160B2 (ja) 薄膜を製造する方法
JP2011223011A (ja) 同時注入により基板内に脆性領域を生成する方法
JP4777774B2 (ja) 剥離可能な半導体基板を形成するための方法ならびに半導体素子を得るための方法
JP2007184581A (ja) 改善されたイオン注入プロセスを用いて作成されたガラス絶縁体上半導体
US8383489B2 (en) SOI wafer and method for forming the same
KR101526245B1 (ko) 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법
JPH09508493A (ja) ウェファ基板のキャビティを含む構造とその製造方法
JP2001508943A (ja) イオン打込ステップを備えるとともに、イオンから保護された領域を具備した、特に半導体膜からなる、薄膜を得るための方法
JP2004048038A (ja) 半導体材料の薄層の製造方法
JP2009111381A (ja) 微細な埋め込み絶縁層を有するsoi基板
KR100890792B1 (ko) 결합 계면 안정화를 위한 열처리
KR20080100160A (ko) Soi 기판의 제조 방법
EP2211380B1 (en) Method of Manufacturing Laminated Wafer by High Temperature Laminating Method
JP2006210898A (ja) Soiウエーハの製造方法及びsoiウェーハ
JP2008124207A (ja) 半導体基板の製造方法
JP4987470B2 (ja) 自立を誘発することによって薄肉化された極薄層の製造方法
KR101380514B1 (ko) 반도체 기판의 제조 방법
JPH1174166A (ja) Soi層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
US11876015B2 (en) Method for transferring a useful layer to a carrier substrate
JP2008124208A (ja) Soq基板の製造方法
US7811901B1 (en) Method and edge region structure using co-implanted particles for layer transfer processes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090722

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091209

R150 Certificate of patent or registration of utility model

Ref document number: 4425631

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term