TWI307125B - A fabrication method for thin layers containing microcomponents - Google Patents

A fabrication method for thin layers containing microcomponents Download PDF

Info

Publication number
TWI307125B
TWI307125B TW091123473A TW91123473A TWI307125B TW I307125 B TWI307125 B TW I307125B TW 091123473 A TW091123473 A TW 091123473A TW 91123473 A TW91123473 A TW 91123473A TW I307125 B TWI307125 B TW I307125B
Authority
TW
Taiwan
Prior art keywords
substrate
manufacturing
implanted
area
thin
Prior art date
Application number
TW091123473A
Other languages
English (en)
Inventor
Aspar Bernard
Chrystelle Lagahe
Bruno Ghyselen
Original Assignee
Commissariat Energie Atomique
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat Energie Atomique, Soitec Silicon On Insulator filed Critical Commissariat Energie Atomique
Application granted granted Critical
Publication of TWI307125B publication Critical patent/TWI307125B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support

Description

1307125 五、發明說明（1) 本發明係關於自基 基材組合加工。 習知術語「薄層」 之層。與本發明相關 可卸下」，即要自 對於可製造整合至 物上之微纟且件有增加 可引述的例子為在 此，術語「微組件」 光電子裝置或任何感 生物或生化感測器）， 可使用層轉移方法 有許多其他層轉移 先被5忍為不適合於其 的方式思考，當需要 去’而將具有或不具 時’此等層轉移技術 翻轉薄層並將其轉移 的自由度設計在其他 膜分離並翻轉，而製 體（DRAM)用之埋置電 再在於新穎基材上製 基材上。另一例子係 知之技術製造CMOS電 將此種微 技術可適 之製造之 經由，例 有微組件 亦相當有 於另一支 情況中將 造埋置結 容器，i y \ 造其餘電 關於雙閘 晶體之第 組件整 用於將 支承物 如，將 之薄層 用。亦 承物上 不可能 構，諸 中通常 路之前 電晶體 一閘製 承 物 上 〇 整 合 於 原 〇 以 相 同 離 或 除 基 材 分 離 式 思 考 έ帀 有 價 值 〇 可 將 薄 存 取 記 怜 器 5 然 後 於 另 一 矽 〇 使 用 習 ! 然 後 再 材上之薄層製造微組件，及將薄 係指厚度通常自數十埃單位至數微 之基材可為起始或中間基材，n + 且可发 薄層分離。 马 除用於製造微組件之支承物外 <支承 的需求。 f 塑膠材料或撓性基材上之微組彳牛。 係指任何經全部或部分加工的電子$ 測Is (例如，任何化學、機械、熱或 合於撓性支 微組件或層 上的應用例 原始基材分 自其之原始 以相同的方 ，提供工程 得到之結構 如動態隨機 先形成電容 ，將其轉移 結構之加工 造於基材上
C:\2D-CODE\92-Ol\9ll23473.ptd 1307125 五、發明說明（2) 轉移及翻轉於第二基材上，而製造第二閘並完成電晶體； 因此，第一閘係埋置於結構中（參見，例如，K. Suzuki、 T. Tanaka、Y. Tosaka、H. Horie 及Τ· Sugii，「高速度 及低功率n + -p+雙閘SOI CMOS (High-Speed and Low-
Power n+-p+ Double-Gate SOI CMOS)」，IEICH Trans·
Electron. ，E78-C 卷 >1995 ， 360 至367 頁）。 在發光二極體（LED)之領域中會遇到將薄層自其之原始 基材分離的需求，例如，如記述於下列文件中，例如：W. S_ Wong等人’電子材料期刊（journai Electronic
Materials) ’1409 頁，28 卷，No. 12，1999，及 I.
Pol lent ier等人，1 056頁，SPIE 1 361卷，「新穎光電裝 置應用之材料的物理概念I (p h y s i c a 1 c 〇 n c e p t s o f
Materials for Novel Optoelectronic Device
Applications I)」’ 1 990。在此，其中一個目標為發射 光之引出的改良控制。另一目標係關於在此特殊例中，使 用=磊晶堆疊之藍寶石基材在後天上笨重，尤其係由於其 =“ 生絕緣性質，因此會阻礙與其之背面的電性接觸。因 ，似乎希望可免除此藍寶石基材（其之使用於料的 成長期有利）。
例如電乜及微波之應用領域中會遭遇到相同白 况。在此情況’微組件最故俜效 # 5 ,Ν ^ ^ \卞取、、、係整合於具高電阻率（典型 货、主數仟歐姆•公分） 中j之支承物上較佳。然而，並不 疋可以與通常所使用之標準 質取γ ώ，W ”早基材相同的成本及以相同含
貝取侍尚度電阻性的基材。你丨如 如L ^ 例如，在矽的情況中，可耳
1307125 五、發明說明（3) ____ 一 2 0 0及3 00亳米直徑之標準電阻率的 ^ ^ 1仟歐姆•公分之電阻率，可取得的丄、’，然而對於超過 當，且完全無法取得300毫米直徑。一宅米直徑極度不通 準基材上之微組件加工，然後在程；、辦法係將標 含微組件之薄層轉移於絕緣基材 、、冬步驟中，將包 上。 尚、石英或藍寶石 由技術觀點來看，此等轉移操 > 形成微組件之層的性質與提供u為其使其中 關更==:;作在許多其他情的性質無 更可引述其中有利於加工微組件之美主 7。舉例來說，在提供最佳性能（較“用^/”情 高之碳化石夕的情況中，將可有)利地=成/相4於石夕非常 r…操作:二=件: 此等技術亦對於在最線 π ^ 有領域上是有幫助的。2〜&侍一薄基材為重要的所 低而改良)相關的理由广:與熱排，(f隨基材厚度之降 厚度，而會浐致大的伽戍由電&有時必需通過基材之 而特別&$ I、電流通過之厚度成比例之損耗，因 ί;的應用。亦可引述微晶片卡應用，ί 3D電路及堆叠結構之；J缚基材。同樣地，亦可引述加工
C:\2O-CODE\92-Ol \91 ]234 73.ptd 1307125 五 '發明說明（4) 對於所有此等應用（其係經引述作為實例_ 於厚的或標準厚度的基材上進行，其之優點電路加工係 技術之步驟的良好機械阻力，以及其-女生先為對各種 之製造設備上之加工相關的標準。因此， 〇 些種類 需進行薄化操作。 ：終應用之前 可使用各種技術於將層自一支承物轉移至另 例如’可引述說明於T. Hamaguch i等人，支承物。 1 985 ’ 688頁中之技術。雖然此等技術由於^』EDM 基材轉移至另一基材而極度有利，但其必'缺會’^自一 材（其係在處理過程中被破壞）’且除非存在止停芦土礎基 J材之材料中形成不均句的層），否則無法均勻：轉 在轉移之後恢復薄膜之先前技藝的轉移方法中， 用轉移包含（或不包含）全部或部分微組件之材料的薄 方法。-些此等方法係以經由引入一或多種氣態物種： 於材料中產生弱埋置層為基礎。在此方面，參見文 US-A-5374564(或EP-A-5335 5 1 )、US-A-602(m2(或 EP-A-807970) 、FR-A-2767416(或EP-A-1010198)、 FR-A-274885Q(或EP-A-9G2843)、或FR-A-2773261 (或 EP-A-963598 )，其說明此等方法。其之使用目的一般係使· 全部的膜自原始基材脫附，以將其轉移於支承物上。製得 之薄膜可接著包含一部分的原始基材。可將此等膜作為加 工電子或光學微組件的有效層使用。 一 尤其’此等方法使基材於分離之後可再利用，而有極少
91123473.ptd
第9頁 1307125 五、發明說明（5) 基材於各循環中被消耗。被移除的厚度經常僅有數微 而基材則典型上為數百微米厚。因此’尤其在揭示於文、. lIS-A-6020252 (或EP-A-80 79 70 )之方法中，可製得與可藓 助機械應力而「可卸下」（即可脫附）之基材類似的基材曰。 此特殊方法係以植入而形成埋置弱區為基礎，其中於 轉移中形成一切口。 '、 、取、 其他以提升（1 i ft-of f)原理為基礎的方法亦可將薄層自 其之原始支承物的其餘部分分離，而同樣不一定會消耗原 始支承物。此等方法一般使用化學蝕刻於選擇性地蝕刻中 間埋置層，並可能與機械力結合。此類型的方法被廣泛使 用於將III-V族元素轉移於不同類型的支承物上（參見
Camperi 等人，IEEE Transaction and Photonics
Technology，第3 卷，No. 12，1991，1123 頁）。如於p. Demeester等人，Semiccmd. Sci. Technol· 8，1993， 11 2 4至11 3 5頁之論文中所說明，一般於磊晶步驟之後發生 的轉移可於加工微組件之前或之後進行（分別稱為前加工 或後加工）。 使用在機械方面較其餘基材弱之（預存在）埋置層，以得 到在埋置層之局部分離的方法中.，可引述ELTRAN⑧方法 (曰本專利公告第〇 7 3 〇 2 8 8 9號）。在此情況，經.由形成一多 孔石夕之區域’而使以單晶矽為主之堆疊局部變弱。另一類 似的情況係利用埋在絕緣體上外延矽（s〇丨）結構之情況中 之埋置氧化物的存在，然而，s〇I結構可為習知（即使經加 工而未企圖獲致任何特殊的可卸下效應）。如此結構充分 第10頁 C:\2D-CODE\92^01\91123473.ptd 1307125 五、發明說明（6) 另一基材，並對結構施加高應力，則會優先 判虱 一侍到局部破裂，而導致在整個基材之範圍的切 n°f 之一例子說明於飛利浦研究期刊（PHILIPS Journal lnCh)，第49 卷，N〇. 1/2，1 9 9 5，53 至55 頁。不 非-有控制且不可避免會產生高機械應力，而並 非，又有使基材斷裂或損壞微組件的危險。 在：ΐ:ί以：之優點為可以非常良好的均句度處理 ίIS J )至數微米“m)之厚度範圍内之以社 曰曰材枓…、Slc、InP、AsGa、Li u = 之層。較大的厚度亦可行。 3寺荨）為主 以經由形成中間層或弱化界面（無論弱化界面係 Ο : f下：f多孔性區域’或任何其他方式所製得;而制 k可卸I基材為基礎之轉移層（具有或不具有微組衣 ^如果在預期分離之前之加工太過具侵純、、牛）之技 意料外之脫層相關的問題。 、】會4遇到 本發明：一目的為可靠地結合在需要時之絕對 易分離及S需要時之絕對必要的能力，以承 ，的容 些電子、光學或聲波微件或感測器加工之有或— 處理的施加，或承受蟲晶步‘驟，而不會造成過ί =或熱 層。 分離或脫 本發明之一更一般的目的係提供薄層於基 此層係藉由具有可容易控制之機械強度的中間^組合， 連接至基材。 增或界面而 根據文件FR 2748851，可經由引入氣態種 (例如氫）， 1307125

Claims (1)

  1. 曰 L二種藉由基材（1)製造含有微組件（6)之表面薄芦 之方法’其特徵在於其以如下順序進行下列步驟· s a) 局部植入至少一氣態物種於該基材（1)中 · 複數個植入區域的正下方，經由適\選擇i 又及該植入區域之幾何形狀而防止基材（ 步驟b)中降解， 之表面在 b) ，理由植入深度所限定之基材（1)之表面薄芦 试組件（6)，兮望供4 的 中去^ &專 （）少一個係至少部分地在步 驟a)中未被植入之區域的正下方處理，及 c) 將基材（1)分離成部一 ^ ^ Φ ^ ^ ; ；Λ, /# m (1)。 汉力邛分包含其餘的基材 2·如申請專利範圍第1項之製造方法，1中，至少邻分 的該專微组件（6)係同车扁牛 、 至乂 4刀 失祜插入> rA 同時在步驟a)中已被植入之區域以及 未被植入之區域的正下方處理。 3.如申請專利範圍第】項之 域係由置於基材^具中，3亥植入& 4·如申請專圍第 1 = 2罩⑵所界定。μ 種包含氫離子、至少一稀右尸衣把方法’其巾，該氣'悲物 合物。 夕稀有軋體之離子、或此等離子之混 5.如申請專利範圍第1項之 域之總表面積大約佔美材（夕 ，，、中，u植入时 6如申嗜丨# 土材（1)之表面積的1/3至5/6。 b.如甲〇月專利鞄圍第1 制皮 域之線性尺寸係診矣而續a衣迈方法，其中，該植入區 DX 4層（5 )之厚度的大約〇. 1倍至大約
    91123473(替換）-2.pt 第24頁 _7125
    六、申請專利範圍 50倍。 7 ·如申請專利範圍第1至6項中任一項之製造方法，其 中，於步驟a)之前及/或於步驟a)及步驟b)之間，包含至 少一引入至少一氣態物種之補充步驟，此至少一補充引入 係未將光罩置於基材（1)之表面上而進行。 8. 如申請專利範圍第1項之製造方法，其中，該經植入 之區域於步驟b)之前或之中受到過度弱化。 9. 如申請專利範圍第1項之製造方法，其中，於步驟b) 及步驟c )之間包含引入至少一氣態物種之補充步驟。 1 0.如申請專利範圍第9項之製造方法，其中，該至少— 氣態物種之補充引入係藉助界定用於植入至少一氣態物種 之區域的光罩進行。 11.如申請專利範圍第1項之製造方法，其中，該步驟c) 包括熱處理及/或施加機械應力。 1 2.如申請專利範圍第丨丨項之製造方法，其中，施加該 機械應力包括使用流體喷射及/或將刀片插入於經植入之 區域中及/或對基材（丨）施加牽引、剪切或彎曲應力。 1 3 ·如申清專利範圍第丨丨項之製造方法，其中，該熱處 理包括於爐中加熱及/或局部加熱及/或利用雷射加熱。 匕·如申靖專利範圍第丨項之製造方法，其中，在步驟c) 1之中’將一支承物⑺外加至基材⑴，以提供作為 ⑸自基材⑴分離之後，該表面薄層⑸的 支承物。 H如申^專利範圍第w之製造方法’纟中’在步驟C)
    Λ_ 曰 修正 之前或之中，將一「操縱」支承物（8 )外加至基材（1 )，隨 、後再將微組件（6)選擇性或非選擇性地轉移至一最終支承 .物（9 )。 Φ
    91123473(替換）-2.ptc 第26頁
TW091123473A 2001-10-11 2002-10-11 A fabrication method for thin layers containing microcomponents TWI307125B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0113105A FR2830983B1 (fr) 2001-10-11 2001-10-11 Procede de fabrication de couches minces contenant des microcomposants

Publications (1)

Publication Number Publication Date
TWI307125B true TWI307125B (en) 2009-03-01

Family

ID=8868171

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091123473A TWI307125B (en) 2001-10-11 2002-10-11 A fabrication method for thin layers containing microcomponents

Country Status (10)

Country Link
US (1) US7615463B2 (zh)
EP (1) EP1435111B1 (zh)
JP (1) JP4425631B2 (zh)
KR (1) KR20040051605A (zh)
CN (1) CN100440477C (zh)
AT (1) ATE491225T1 (zh)
DE (1) DE60238548D1 (zh)
FR (1) FR2830983B1 (zh)
TW (1) TWI307125B (zh)
WO (1) WO2003032384A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
DE60336543D1 (de) 2003-05-27 2011-05-12 Soitec Silicon On Insulator Verfahren zur Herstellung einer heteroepitaktischen Mikrostruktur
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US8475693B2 (en) 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
JP4838504B2 (ja) * 2004-09-08 2011-12-14 キヤノン株式会社 半導体装置の製造方法
FR2878535B1 (fr) * 2004-11-29 2007-01-05 Commissariat Energie Atomique Procede de realisation d'un substrat demontable
US20080135162A1 (en) * 2005-06-07 2008-06-12 Yukio Sakashita Structure for Functional Film Pattern Formation and Method of Manufacturing Functional Film
US8012594B2 (en) 2005-06-07 2011-09-06 Fujifilm Corporation Functional film containing structure and method of manufacturing functional film
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2898431B1 (fr) * 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US7776718B2 (en) * 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
FR2936357B1 (fr) * 2008-09-24 2010-12-10 Commissariat Energie Atomique Procede de report de puces sur un substrat.
US7816225B2 (en) 2008-10-30 2010-10-19 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US8003491B2 (en) 2008-10-30 2011-08-23 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
TWI451534B (zh) 2008-10-30 2014-09-01 Corning Inc 使用定向剝離作用製造絕緣體上半導體結構之方法及裝置
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
KR101219358B1 (ko) * 2011-07-26 2013-01-21 삼성코닝정밀소재 주식회사 기판 분리 방법 및 이를 이용한 접합기판 제조방법
US8841742B2 (en) 2011-09-27 2014-09-23 Soitec Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
TWI573198B (zh) * 2011-09-27 2017-03-01 索泰克公司 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
US8673733B2 (en) * 2011-09-27 2014-03-18 Soitec Methods of transferring layers of material in 3D integration processes and related structures and devices
WO2014020387A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices
FR3074960B1 (fr) * 2017-12-07 2019-12-06 Soitec Procede de transfert d'une couche utilisant une structure demontable
FR3091620B1 (fr) * 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture
FR3094559A1 (fr) * 2019-03-29 2020-10-02 Soitec Procédé de transfert de paves d’un substrat donneur sur un substrat receveur

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028149A (en) 1976-06-30 1977-06-07 Ibm Corporation Process for forming monocrystalline silicon carbide on silicon substrates
DE2849184A1 (de) 1978-11-13 1980-05-22 Bbc Brown Boveri & Cie Verfahren zur herstellung eines scheibenfoermigen silizium-halbleiterbauelementes mit negativer anschraegung
JPS62265717A (ja) 1986-05-13 1987-11-18 Nippon Telegr & Teleph Corp <Ntt> ガリウムひ素集積回路用基板の熱処理方法
SE458398B (sv) 1987-05-27 1989-03-20 H Biverot Ljusdetekterande och ljusriktningsbestaemmande anordning
JPH0355822A (ja) 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
CN1018844B (zh) 1990-06-02 1992-10-28 中国科学院兰州化学物理研究所 防锈干膜润滑剂
US5300788A (en) 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3416163B2 (ja) 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
US5400458A (en) 1993-03-31 1995-03-28 Minnesota Mining And Manufacturing Company Brush segment for industrial brushes
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3352340B2 (ja) 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
EP0717437B1 (en) 1994-12-12 2002-04-24 Advanced Micro Devices, Inc. Method of forming buried oxide layers
JP3381443B2 (ja) 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
FR2744285B1 (fr) 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2747506B1 (fr) 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JP4001650B2 (ja) 1996-05-16 2007-10-31 株式会社リコー 画像形成装置
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
FR2756847B1 (fr) 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
FR2758907B1 (fr) 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
US6013563A (en) 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US6150239A (en) 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
JPH114013A (ja) 1997-06-11 1999-01-06 Sharp Corp 化合物半導体素子およびその製造方法
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1145862A (ja) * 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
US6103599A (en) 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
JPH1174208A (ja) * 1997-08-27 1999-03-16 Denso Corp 半導体基板の製造方法
JP3412470B2 (ja) 1997-09-04 2003-06-03 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
US5920764A (en) 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
JP2998724B2 (ja) 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
SG70141A1 (en) 1997-12-26 2000-01-25 Canon Kk Sample separating apparatus and method and substrate manufacturing method
KR100252751B1 (ko) * 1997-12-27 2000-04-15 김영환 반도체 소자 제조 방법
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
JPH11233449A (ja) 1998-02-13 1999-08-27 Denso Corp 半導体基板の製造方法
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US5909627A (en) 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
FR2781925B1 (fr) 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
FR2784795B1 (fr) 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
US6346458B1 (en) 1998-12-31 2002-02-12 Robert W. Bower Transposed split of ion cut materials
FR2789518B1 (fr) 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
WO2000063965A1 (en) 1999-04-21 2000-10-26 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
JP2001015721A (ja) 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
FR2796491B1 (fr) 1999-07-12 2001-08-31 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
US6323108B1 (en) 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
FR2797347B1 (fr) * 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
AU6905000A (en) 1999-08-10 2001-03-05 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
JP3975634B2 (ja) 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
KR100742790B1 (ko) 2000-04-14 2007-07-25 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 특히 반도체 재료(들)로 제조된 기판 또는 잉곳에서 적어도 하나의 박층을 절단하는 방법 및 장치
FR2809867B1 (fr) 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
US6600173B2 (en) 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
FR2823373B1 (fr) 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
US6759282B2 (en) * 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
FR2828428B1 (fr) 2001-08-07 2003-10-17 Soitec Silicon On Insulator Dispositif de decollement de substrats et procede associe
US6593212B1 (en) 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
FR2834820B1 (fr) 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
US6607969B1 (en) 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US6767749B2 (en) 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
FR2847075B1 (fr) 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US20050214916A1 (en) * 2004-03-26 2005-09-29 Council Of Scientific And Industrial Research Biological process for synthesis of oxide nanoparticles
US20070141726A1 (en) * 2005-12-19 2007-06-21 Agency For Science, Technology And Research Detection via switchable emission of nanocrystals

Also Published As

Publication number Publication date
EP1435111B1 (fr) 2010-12-08
JP2005505935A (ja) 2005-02-24
JP4425631B2 (ja) 2010-03-03
EP1435111A1 (fr) 2004-07-07
WO2003032384A1 (fr) 2003-04-17
FR2830983A1 (fr) 2003-04-18
DE60238548D1 (de) 2011-01-20
ATE491225T1 (de) 2010-12-15
KR20040051605A (ko) 2004-06-18
CN1586004A (zh) 2005-02-23
US7615463B2 (en) 2009-11-10
FR2830983B1 (fr) 2004-05-14
CN100440477C (zh) 2008-12-03
US20050221583A1 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
TWI307125B (en) A fabrication method for thin layers containing microcomponents
JP5296281B2 (ja) 脆弱化された基板およびそのような基板の製造方法
TWI323912B (en) A method of forming a weak region in a substrate by co-implantation
US7713369B2 (en) Detachable substrate or detachable structure and method for the production thereof
JP5111713B2 (ja) 材料ブロックを切り取るための方法ならびに薄膜の形成方法
US7911016B2 (en) Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US6352909B1 (en) Process for lift-off of a layer from a substrate
EP1921673B1 (en) Method for manufacturing semiconductor substrate
US20230353115A1 (en) Process for transferring a thin layer to a support substrate that have different thermal expansion coefficients
JP2004048038A (ja) 半導体材料の薄層の製造方法
JP2007251172A (ja) 薄膜を製造する方法
JPH09181011A (ja) 半導体材料薄膜の製造方法
KR101526245B1 (ko) 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법
TW201230181A (en) Process for cleaving a substrate
TWI423309B (zh) 半導體材料製造
JP4987470B2 (ja) 自立を誘発することによって薄肉化された極薄層の製造方法
JPH1187668A (ja) Ｓｏｉ基板の製造方法
TWI343624B (en) Method for producing semiconductor substrate
KR20100027947A (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
JPH11186187A (ja) Ｓｏｉ基板の製造方法
JP4539098B2 (ja) 貼り合わせ基板の製造方法
US20100032085A1 (en) Method for producing self-supporting membranes

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent