JPH11186187A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH11186187A JPH11186187A JP35317997A JP35317997A JPH11186187A JP H11186187 A JPH11186187 A JP H11186187A JP 35317997 A JP35317997 A JP 35317997A JP 35317997 A JP35317997 A JP 35317997A JP H11186187 A JPH11186187 A JP H11186187A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- substrate
- oxide film
- semiconductor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 半導体層が酸化膜を介して半導体基板上に重
ね合わされているＳＯＩ基板において、酸化膜と半導体
基板との界面の引張り結合強度を増大させる。 【解決手段】 第１半導体基板１１の表面に酸化膜１２
を形成する。酸化膜１２上に窒化膜１３を形成する。第
１半導体基板の表面から水素イオンを注入して第１半導
体基板内部にイオン注入領域１１ａを形成する。窒化膜
１３を第１半導体基板から除去する。第１半導体基板を
酸化膜１２を介して第２半導体基板１４に重ね合わせて
密着させる。第１半導体基板を第２半導体基板に密着さ
せたまま熱処理して第１半導体基板をイオン注入した領
域１１ａで第２半導体基板から分離して第２半導体基板
の表面に半導体層１１ｂを形成する。表面に半導体層１
１ｂを有する第２半導体基板を更に熱処理する。
ね合わされているＳＯＩ基板において、酸化膜と半導体
基板との界面の引張り結合強度を増大させる。 【解決手段】 第１半導体基板１１の表面に酸化膜１２
を形成する。酸化膜１２上に窒化膜１３を形成する。第
１半導体基板の表面から水素イオンを注入して第１半導
体基板内部にイオン注入領域１１ａを形成する。窒化膜
１３を第１半導体基板から除去する。第１半導体基板を
酸化膜１２を介して第２半導体基板１４に重ね合わせて
密着させる。第１半導体基板を第２半導体基板に密着さ
せたまま熱処理して第１半導体基板をイオン注入した領
域１１ａで第２半導体基板から分離して第２半導体基板
の表面に半導体層１１ｂを形成する。表面に半導体層１
１ｂを有する第２半導体基板を更に熱処理する。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁膜上に半導体
層を設けたＳＯＩ（Silicon On Insulator）基板の製造
方法に関するものである。
層を設けたＳＯＩ（Silicon On Insulator）基板の製造
方法に関するものである。
【０００２】
【従来の技術】この種のＳＯＩ基板は将来の超高集積回
路（ＵＬＳＩ）基板として注目されてきている。このＳ
ＯＩ基板の製造方法には、シリコン基板同士を絶縁膜
を介して貼り合わせる方法、絶縁性基板又は絶縁性薄
膜を表面に有する基板の上にシリコン薄膜を堆積させる
方法、シリコン基板の内部に高濃度の酸素イオンを注
入した後、高温でアニール処理してこのシリコン基板表
面から所定の深さの領域に埋込みシリコン酸化層を形成
し、その表面側のＳｉ層を活性領域とするＳＩＭＯＸ法
などがある。また最近、半導体基板に水素イオン等の注
入を行った後に、この半導体基板をイオン注入面を重ね
合せ面として支持基板に重ね合せ、この積層体を５００
℃を越える温度に昇温して上記半導体基板を上記水素イ
オン等を注入した領域で支持基板から分離し、支持基板
の表面に薄膜を有する薄い半導体材料フィルムの製造方
法が提案されている（特開平５−２１１１２８）。この
方法では、イオンを半導体基板の内部に表面から均一に
注入できれば、均一な厚さの薄膜を有する半導体基板が
得られる。また支持基板の表面に予め酸化膜を設けてお
けば、この方法によりＳＯＩ基板を製造することができ
る。
路（ＵＬＳＩ）基板として注目されてきている。このＳ
ＯＩ基板の製造方法には、シリコン基板同士を絶縁膜
を介して貼り合わせる方法、絶縁性基板又は絶縁性薄
膜を表面に有する基板の上にシリコン薄膜を堆積させる
方法、シリコン基板の内部に高濃度の酸素イオンを注
入した後、高温でアニール処理してこのシリコン基板表
面から所定の深さの領域に埋込みシリコン酸化層を形成
し、その表面側のＳｉ層を活性領域とするＳＩＭＯＸ法
などがある。また最近、半導体基板に水素イオン等の注
入を行った後に、この半導体基板をイオン注入面を重ね
合せ面として支持基板に重ね合せ、この積層体を５００
℃を越える温度に昇温して上記半導体基板を上記水素イ
オン等を注入した領域で支持基板から分離し、支持基板
の表面に薄膜を有する薄い半導体材料フィルムの製造方
法が提案されている（特開平５−２１１１２８）。この
方法では、イオンを半導体基板の内部に表面から均一に
注入できれば、均一な厚さの薄膜を有する半導体基板が
得られる。また支持基板の表面に予め酸化膜を設けてお
けば、この方法によりＳＯＩ基板を製造することができ
る。
【０００３】
【発明が解決しようとする課題】しかし、上記水素イオ
ン注入が行われる半導体基板の酸化膜表面において、水
素イオンを注入する前に酸化膜表面に残留した有機物な
どの汚染物質が水素イオン注入によって変質し通常のウ
エットエッチングでは除去され難くなり、また酸化膜表
面に面荒れが生じる問題がある。その結果、上記汚染物
質と面荒れの影響により、上記半導体基板の酸化膜と支
持基板との界面の引張り結合強度が減少する不都合があ
る。本発明の目的は、半導体層が酸化膜を介して半導体
基板上に重ね合わされているＳＯＩ基板において、酸化
膜と半導体基板との界面の引張り結合強度を増大させる
ことのできるＳＯＩ基板の製造方法を提供することにあ
る。
ン注入が行われる半導体基板の酸化膜表面において、水
素イオンを注入する前に酸化膜表面に残留した有機物な
どの汚染物質が水素イオン注入によって変質し通常のウ
エットエッチングでは除去され難くなり、また酸化膜表
面に面荒れが生じる問題がある。その結果、上記汚染物
質と面荒れの影響により、上記半導体基板の酸化膜と支
持基板との界面の引張り結合強度が減少する不都合があ
る。本発明の目的は、半導体層が酸化膜を介して半導体
基板上に重ね合わされているＳＯＩ基板において、酸化
膜と半導体基板との界面の引張り結合強度を増大させる
ことのできるＳＯＩ基板の製造方法を提供することにあ
る。
【０００４】
【課題を解決するための手段】請求項１に係る発明は、
図１に示すように、第１半導体基板１１の表面に酸化膜
１２を形成する工程と、第１半導体基板１１の酸化膜１
２上に窒化膜１３を形成する工程と、第１半導体基板１
１の表面から水素イオンを注入して第１半導体基板１１
内部にイオン注入領域１１ａを形成する工程と、窒化膜
１３を第１半導体基板１１から除去する工程と、第１半
導体基板１１を酸化膜１２を介して第２半導体基板１４
に重ね合わせて密着させる工程と、第１半導体基板１１
を第２半導体基板１４に密着させたまま所定の温度で熱
処理して第１半導体基板１１を上記イオン注入した領域
１１ａで第２半導体基板１４から分離して第２半導体基
板１４の表面に半導体層１１ｂを形成する工程と、表面
に半導体層１１ｂを有する第２半導体基板１４を更に熱
処理する工程とをこの順に含むＳＯＩ基板の製造方法で
ある。第１半導体基板１１表面の酸化膜１２の上に窒化
膜１３を積層し、この上から水素イオンを注入して第１
半導体基板１１内部にイオン注入領域１１ａを形成した
後、窒化膜１３を除去するようにしたから、有機物など
の汚染物質が窒化膜１３表面に残留した場合でも、上汚
染物質は窒化膜１３と共に酸化膜１２の表面から除去さ
れる。従って、酸化膜１２の面荒れは防止され、酸化膜
１２と第２半導体基板１４との界面の引張り結合強度は
増大する。
図１に示すように、第１半導体基板１１の表面に酸化膜
１２を形成する工程と、第１半導体基板１１の酸化膜１
２上に窒化膜１３を形成する工程と、第１半導体基板１
１の表面から水素イオンを注入して第１半導体基板１１
内部にイオン注入領域１１ａを形成する工程と、窒化膜
１３を第１半導体基板１１から除去する工程と、第１半
導体基板１１を酸化膜１２を介して第２半導体基板１４
に重ね合わせて密着させる工程と、第１半導体基板１１
を第２半導体基板１４に密着させたまま所定の温度で熱
処理して第１半導体基板１１を上記イオン注入した領域
１１ａで第２半導体基板１４から分離して第２半導体基
板１４の表面に半導体層１１ｂを形成する工程と、表面
に半導体層１１ｂを有する第２半導体基板１４を更に熱
処理する工程とをこの順に含むＳＯＩ基板の製造方法で
ある。第１半導体基板１１表面の酸化膜１２の上に窒化
膜１３を積層し、この上から水素イオンを注入して第１
半導体基板１１内部にイオン注入領域１１ａを形成した
後、窒化膜１３を除去するようにしたから、有機物など
の汚染物質が窒化膜１３表面に残留した場合でも、上汚
染物質は窒化膜１３と共に酸化膜１２の表面から除去さ
れる。従って、酸化膜１２の面荒れは防止され、酸化膜
１２と第２半導体基板１４との界面の引張り結合強度は
増大する。
【０００５】請求項２に係る発明は、図２に示すよう
に、第１半導体基板１１の表面に酸化膜１２を形成する
工程と、第１半導体基板１１に上記表面から水素イオン
を注入して第１半導体基板１１内部にイオン注入領域１
１ａを形成する工程と、第１半導体基板１１の酸化膜１
２を酸素プラズマ処理する工程と、第１半導体基板１１
を酸化膜１２を介して第２半導体基板１４に重ね合わせ
て密着させる工程と、第１半導体基板１１を第２半導体
基板１４に密着させたまま所定の温度で熱処理して第１
半導体基板１１を上記イオン注入した領域１１ａで第２
半導体基板１４から分離して第２半導体基板１４の表面
に半導体層１１ｂを形成する工程と、表面に半導体層１
１ｂを有する第２半導体基板１４を更に熱処理する工程
とをこの順に含むＳＯＩ基板の製造方法である。第１半
導体基板１１表面の酸化膜１２の上から水素イオンを注
入して第１半導体基板１１内部にイオン注入領域１１ａ
を形成した後、酸化膜１２の表面を酸素プラズマ処理す
るようにしたから、酸化膜１２表面に生成された有機物
等の汚染物質は酸素プラズマ処理により除去されて、酸
化膜１２の表面は清浄化される。従って、酸化膜１２の
面荒れは防止され、酸化膜１２と第２半導体基板１４と
の界面の引張り結合強度は増大する。
に、第１半導体基板１１の表面に酸化膜１２を形成する
工程と、第１半導体基板１１に上記表面から水素イオン
を注入して第１半導体基板１１内部にイオン注入領域１
１ａを形成する工程と、第１半導体基板１１の酸化膜１
２を酸素プラズマ処理する工程と、第１半導体基板１１
を酸化膜１２を介して第２半導体基板１４に重ね合わせ
て密着させる工程と、第１半導体基板１１を第２半導体
基板１４に密着させたまま所定の温度で熱処理して第１
半導体基板１１を上記イオン注入した領域１１ａで第２
半導体基板１４から分離して第２半導体基板１４の表面
に半導体層１１ｂを形成する工程と、表面に半導体層１
１ｂを有する第２半導体基板１４を更に熱処理する工程
とをこの順に含むＳＯＩ基板の製造方法である。第１半
導体基板１１表面の酸化膜１２の上から水素イオンを注
入して第１半導体基板１１内部にイオン注入領域１１ａ
を形成した後、酸化膜１２の表面を酸素プラズマ処理す
るようにしたから、酸化膜１２表面に生成された有機物
等の汚染物質は酸素プラズマ処理により除去されて、酸
化膜１２の表面は清浄化される。従って、酸化膜１２の
面荒れは防止され、酸化膜１２と第２半導体基板１４と
の界面の引張り結合強度は増大する。
【０００６】請求項３に係る発明は、図２に示すよう
に、第１半導体基板１１の表面に酸化膜１２を形成する
工程と、第１半導体基板１１に上記表面から水素イオン
を注入して第１半導体基板１１内部にイオン注入領域１
１ａを形成する工程と、第１半導体基板１１の酸化膜１
２の表面を研磨する工程と、第１半導体基板１１を酸化
膜１２を介して第２半導体基板１４に重ね合わせて密着
させる工程と、第１半導体基板１１を第２半導体基板１
４に密着させたまま所定の温度で熱処理して第１半導体
基板１１を上記イオン注入した領域１１ａで第２半導体
基板１４から分離して第２半導体基板１４の表面に半導
体層１１ｂを形成する工程と、表面に半導体層を有する
第２半導体基板１４を更に熱処理する工程とをこの順に
含むＳＯＩ基板の製造方法である。第１半導体基板１１
表面の酸化膜１２の上から水素イオンを注入して第１半
導体基板１１内部にイオン注入領域１１ａを形成した
後、酸化膜１２の表面を研磨するようにしたから、酸化
膜１２表面に生成された有機物等の汚染物質は表面研磨
処理により除去されて、酸化膜１２の表面は清浄化され
る。従って、酸化膜１２の面荒れは防止され、酸化膜１
２と第２半導体基板１４との界面の引張り結合強度は増
大する。
に、第１半導体基板１１の表面に酸化膜１２を形成する
工程と、第１半導体基板１１に上記表面から水素イオン
を注入して第１半導体基板１１内部にイオン注入領域１
１ａを形成する工程と、第１半導体基板１１の酸化膜１
２の表面を研磨する工程と、第１半導体基板１１を酸化
膜１２を介して第２半導体基板１４に重ね合わせて密着
させる工程と、第１半導体基板１１を第２半導体基板１
４に密着させたまま所定の温度で熱処理して第１半導体
基板１１を上記イオン注入した領域１１ａで第２半導体
基板１４から分離して第２半導体基板１４の表面に半導
体層１１ｂを形成する工程と、表面に半導体層を有する
第２半導体基板１４を更に熱処理する工程とをこの順に
含むＳＯＩ基板の製造方法である。第１半導体基板１１
表面の酸化膜１２の上から水素イオンを注入して第１半
導体基板１１内部にイオン注入領域１１ａを形成した
後、酸化膜１２の表面を研磨するようにしたから、酸化
膜１２表面に生成された有機物等の汚染物質は表面研磨
処理により除去されて、酸化膜１２の表面は清浄化され
る。従って、酸化膜１２の面荒れは防止され、酸化膜１
２と第２半導体基板１４との界面の引張り結合強度は増
大する。
【０００７】
【発明の実施の形態】次に本発明の実施の形態を図面に
基づいて説明する。図１に示すように、請求項１に係る
本発明のＳＯＩ基板を製造するには、先ずシリコンウェ
ーハからなる第１半導体基板１１を熱酸化により基板１
１表面に絶縁層である酸化膜１２を形成する（図１
（ａ））。次いで酸化膜１２上にＣＶＤ法により窒化膜
１３を形成する。この窒化膜１３は１〜１００ｎｍ、好
ましくは５〜３０ｎｍ程度の厚さになるように形成され
る。次いで酸化膜１２及び窒化膜１３を含む基板１１の
表面から水素イオンを１〜１０×１０16／ｃｍ2のドー
ズ量及び１〜６００ｋｅＶの加速エネルギーでイオン注
入する。その結果、基板１１内部にイオン注入領域１１
ａが酸化膜１２に平行に形成される（図１（ｃ））。そ
の後、窒化膜１３を熱燐酸を用いたウェットエッチング
又はＣＦ4とＯ2ガスを用いたドライエッチングの手段に
より除去して酸化膜１２を露出させる（図１（ｄ））。
この窒化膜１３の除去により、その表面に残留した有機
物などの汚染物質が窒化膜１３とともに酸化膜１２の表
面から除去されて、酸化膜１２の表面は清浄化され、酸
化膜１２の面荒れは防止される。
基づいて説明する。図１に示すように、請求項１に係る
本発明のＳＯＩ基板を製造するには、先ずシリコンウェ
ーハからなる第１半導体基板１１を熱酸化により基板１
１表面に絶縁層である酸化膜１２を形成する（図１
（ａ））。次いで酸化膜１２上にＣＶＤ法により窒化膜
１３を形成する。この窒化膜１３は１〜１００ｎｍ、好
ましくは５〜３０ｎｍ程度の厚さになるように形成され
る。次いで酸化膜１２及び窒化膜１３を含む基板１１の
表面から水素イオンを１〜１０×１０16／ｃｍ2のドー
ズ量及び１〜６００ｋｅＶの加速エネルギーでイオン注
入する。その結果、基板１１内部にイオン注入領域１１
ａが酸化膜１２に平行に形成される（図１（ｃ））。そ
の後、窒化膜１３を熱燐酸を用いたウェットエッチング
又はＣＦ4とＯ2ガスを用いたドライエッチングの手段に
より除去して酸化膜１２を露出させる（図１（ｄ））。
この窒化膜１３の除去により、その表面に残留した有機
物などの汚染物質が窒化膜１３とともに酸化膜１２の表
面から除去されて、酸化膜１２の表面は清浄化され、酸
化膜１２の面荒れは防止される。
【０００８】次いで上記基板１１と同一表面積を有する
シリコンウエーハからなる第２半導体基板１４を用意し
（図１（ｂ））、第２基板１４上に第１基板１１を酸化
膜１２を介して重ね合せて密着させる（図１（ｅ））。
第１基板１１を第２基板１４に密着させたまま窒素雰囲
気中で５００〜８００℃の範囲に昇温し、５〜３０分保
持して薄膜分離熱処理を行う。これにより第１半基板１
１が水素イオンの注入ピーク位置に相当するイオン注入
領域１１ａのところで割れて上部の厚肉部１１ｃと下部
の薄膜１１ｂに分離する（図１（ｆ））。次に温度を下
げて厚肉部１１ｃを取除き（図１（ｈ））、酸化膜１２
及び薄膜１１ｂを表面に有する第２基板１４を酸素又は
窒素雰囲気中において９００〜１２００℃で３０〜１２
０分間熱処理して薄膜１１ｂと第２基板１４とを強固に
貼り合わせる（図１（ｇ））。更に薄膜１１ｂの分離面
及び厚肉部１１ｃの分離面をそれぞれ研磨（タッチポリ
ッシング）して平滑化する（図１（ｉ）及び図１
（ｊ））。これにより第２基板１４はＳＯＩ基板とな
り、厚肉部１１ｃは新たな半導体基板として再びＳＯＩ
基板の製造に利用できる。
シリコンウエーハからなる第２半導体基板１４を用意し
（図１（ｂ））、第２基板１４上に第１基板１１を酸化
膜１２を介して重ね合せて密着させる（図１（ｅ））。
第１基板１１を第２基板１４に密着させたまま窒素雰囲
気中で５００〜８００℃の範囲に昇温し、５〜３０分保
持して薄膜分離熱処理を行う。これにより第１半基板１
１が水素イオンの注入ピーク位置に相当するイオン注入
領域１１ａのところで割れて上部の厚肉部１１ｃと下部
の薄膜１１ｂに分離する（図１（ｆ））。次に温度を下
げて厚肉部１１ｃを取除き（図１（ｈ））、酸化膜１２
及び薄膜１１ｂを表面に有する第２基板１４を酸素又は
窒素雰囲気中において９００〜１２００℃で３０〜１２
０分間熱処理して薄膜１１ｂと第２基板１４とを強固に
貼り合わせる（図１（ｇ））。更に薄膜１１ｂの分離面
及び厚肉部１１ｃの分離面をそれぞれ研磨（タッチポリ
ッシング）して平滑化する（図１（ｉ）及び図１
（ｊ））。これにより第２基板１４はＳＯＩ基板とな
り、厚肉部１１ｃは新たな半導体基板として再びＳＯＩ
基板の製造に利用できる。
【０００９】図２に示すように、請求項２及び請求項３
に係る本発明のＳＯＩ基板を製造するには、請求項１の
場合と同様に、先ずシリコンウェーハからなる第１半導
体基板１１を熱酸化により基板１１表面に絶縁層である
酸化膜１２を形成する（図２（ａ））。次いで酸化膜１
２を含む基板１１の表面から水素イオンを１〜１０×１
０16／ｃｍ2のドーズ量及び１〜６００ｋｅＶの加速エ
ネルギーでイオン注入する。その結果、基板１１内部に
イオン注入領域１１ａが酸化膜１２に平行に形成される
（図２（ｃ））。次に酸化膜１２の表面を均一に酸素プ
ラズマ処理するか、又は研磨処理する（図２（ｄ））。
研磨処理はシリコンウエーハ研磨機、レンズ研磨機など
により軽く行われる。プラズマ処理又は研磨処理により
酸化膜は２０ｎｍ以下、好ましくは１〜１０ｎｍ程度の
深さまで磨滅させる。この酸素プラズマ処理の温度は後
述する図２（ｆ）で示す薄膜分離熱処理の温度より低い
４００℃以下の温度で行うことが好ましい。これは酸素
プラズマ処理が薄膜分離熱処理よりも高い温度で行われ
た場合には第１基板１１と第２基板１４を重ね合せる前
の段階においてイオン注入領域１１ａでシリコンウエー
ハが割れてしまう恐れがあるためである。その結果、酸
化膜１２表面に生成された有機物等の汚染物質は酸化膜
１２の表面から除去されて、酸化膜１２の表面は清浄化
され、酸化膜１２の面荒れは防止される。
に係る本発明のＳＯＩ基板を製造するには、請求項１の
場合と同様に、先ずシリコンウェーハからなる第１半導
体基板１１を熱酸化により基板１１表面に絶縁層である
酸化膜１２を形成する（図２（ａ））。次いで酸化膜１
２を含む基板１１の表面から水素イオンを１〜１０×１
０16／ｃｍ2のドーズ量及び１〜６００ｋｅＶの加速エ
ネルギーでイオン注入する。その結果、基板１１内部に
イオン注入領域１１ａが酸化膜１２に平行に形成される
（図２（ｃ））。次に酸化膜１２の表面を均一に酸素プ
ラズマ処理するか、又は研磨処理する（図２（ｄ））。
研磨処理はシリコンウエーハ研磨機、レンズ研磨機など
により軽く行われる。プラズマ処理又は研磨処理により
酸化膜は２０ｎｍ以下、好ましくは１〜１０ｎｍ程度の
深さまで磨滅させる。この酸素プラズマ処理の温度は後
述する図２（ｆ）で示す薄膜分離熱処理の温度より低い
４００℃以下の温度で行うことが好ましい。これは酸素
プラズマ処理が薄膜分離熱処理よりも高い温度で行われ
た場合には第１基板１１と第２基板１４を重ね合せる前
の段階においてイオン注入領域１１ａでシリコンウエー
ハが割れてしまう恐れがあるためである。その結果、酸
化膜１２表面に生成された有機物等の汚染物質は酸化膜
１２の表面から除去されて、酸化膜１２の表面は清浄化
され、酸化膜１２の面荒れは防止される。
【００１０】次いで上記基板１１と同一表面積を有する
シリコンウエーハからなる第２半導体基板１４を用意し
（図２（ｂ））、第２基板１４上に第１基板１１を酸化
膜１２を介して重ね合せて密着させる（図２（ｅ））。
第１基板１１を第２基板１４に密着させたまま請求項１
の場合と同様の条件で薄膜分離熱処理を行う。これによ
り第１半基板１１がイオン注入領域１１ａのところで割
れて上部の厚肉部１１ｃと下部の薄膜１１ｂに分離する
（図２（ｆ））。次に温度を下げて厚肉部１１ｃを取除
き（図２（ｈ））、酸化膜１２及び薄膜１１ｂを表面に
有する第２基板１４を請求項１の場合と同様の条件で熱
処理して薄膜１１ｂと第２基板１４とを強固に貼り合わ
せる（図２（ｇ））。更に薄膜１１ｂの分離面及び厚肉
部１１ｃの分離面をそれぞれ研磨して平滑化する（図２
（ｉ）及び図２（ｊ））。これにより酸化膜１２と薄膜
１１ｂを表面に有する第２基板１４からなるＳＯＩ基板
を得る。
シリコンウエーハからなる第２半導体基板１４を用意し
（図２（ｂ））、第２基板１４上に第１基板１１を酸化
膜１２を介して重ね合せて密着させる（図２（ｅ））。
第１基板１１を第２基板１４に密着させたまま請求項１
の場合と同様の条件で薄膜分離熱処理を行う。これによ
り第１半基板１１がイオン注入領域１１ａのところで割
れて上部の厚肉部１１ｃと下部の薄膜１１ｂに分離する
（図２（ｆ））。次に温度を下げて厚肉部１１ｃを取除
き（図２（ｈ））、酸化膜１２及び薄膜１１ｂを表面に
有する第２基板１４を請求項１の場合と同様の条件で熱
処理して薄膜１１ｂと第２基板１４とを強固に貼り合わ
せる（図２（ｇ））。更に薄膜１１ｂの分離面及び厚肉
部１１ｃの分離面をそれぞれ研磨して平滑化する（図２
（ｉ）及び図２（ｊ））。これにより酸化膜１２と薄膜
１１ｂを表面に有する第２基板１４からなるＳＯＩ基板
を得る。
【００１１】
【実施例】次に本発明の具体的態様を示すために、本発
明の実施例を比較例とともに説明する。 ＜実施例１＞図１（ａ）に示すように、第１シリコン基
板１１を熱酸化して表面に厚さ４００ｎｍの酸化膜１２
を形成し、続いて酸化膜１２上にＣＶＤ法により厚さ５
０ｎｍの窒化膜１３を形成した（図１（ａ））。次いで
この第１基板１１に６０ｋｅＶの電圧を印加して水素イ
オンを７×１０16／ｃｍ2のドーズ量でイオン注入して
第１基板１１内部にイオン注入領域１１ａを酸化膜１２
に平行に形成した（図１（ｃ））。その後、窒化膜１３
を１４５〜１５０℃の熱燐酸で除去した（図１
（ｄ））。次いで上記基板１１と同一表面積を有する第
２シリコン基板１４を用意し（図１（ｂ））、第２基板
１４上に第１基板１１を酸化膜１２を介して重ね合せて
密着させた（図１（ｅ））。第１基板１１を第２基板１
４に密着させたまま窒素雰囲気中で６００℃の温度で３
０分間熱処理を行った。その結果、第１基板１１がイオ
ン注入領域１１ａのところで割れて上部の厚肉部１１ｃ
と下部の薄膜１１ｂに分離した（図１（ｆ））。次に温
度を下げて厚肉部１１ｃを取除き（図１（ｈ））、酸化
膜１２及び薄膜１１ｂを表面に有する第２基板１４を窒
素雰囲気中において１１００℃で１時間熱処理して実施
例１のＳＯＩ基板を製造した（図１（ｇ））。
明の実施例を比較例とともに説明する。 ＜実施例１＞図１（ａ）に示すように、第１シリコン基
板１１を熱酸化して表面に厚さ４００ｎｍの酸化膜１２
を形成し、続いて酸化膜１２上にＣＶＤ法により厚さ５
０ｎｍの窒化膜１３を形成した（図１（ａ））。次いで
この第１基板１１に６０ｋｅＶの電圧を印加して水素イ
オンを７×１０16／ｃｍ2のドーズ量でイオン注入して
第１基板１１内部にイオン注入領域１１ａを酸化膜１２
に平行に形成した（図１（ｃ））。その後、窒化膜１３
を１４５〜１５０℃の熱燐酸で除去した（図１
（ｄ））。次いで上記基板１１と同一表面積を有する第
２シリコン基板１４を用意し（図１（ｂ））、第２基板
１４上に第１基板１１を酸化膜１２を介して重ね合せて
密着させた（図１（ｅ））。第１基板１１を第２基板１
４に密着させたまま窒素雰囲気中で６００℃の温度で３
０分間熱処理を行った。その結果、第１基板１１がイオ
ン注入領域１１ａのところで割れて上部の厚肉部１１ｃ
と下部の薄膜１１ｂに分離した（図１（ｆ））。次に温
度を下げて厚肉部１１ｃを取除き（図１（ｈ））、酸化
膜１２及び薄膜１１ｂを表面に有する第２基板１４を窒
素雰囲気中において１１００℃で１時間熱処理して実施
例１のＳＯＩ基板を製造した（図１（ｇ））。
【００１２】＜実施例２＞図２（ａ）に示すように、第
１シリコン基板１１を熱酸化して表面に厚さ４００ｎｍ
の酸化膜１２を形成した（図１（ａ））。次いでこの第
１基板１１に６０ｋｅＶの電圧を印加して水素イオンを
７×１０16／ｃｍ2のドーズ量でイオン注入して第１基
板１１内部にイオン注入領域１１ａを酸化膜１２に平行
に形成した（図１（ｃ））。次に酸化膜１２の表面を酸
素プラズマ処理した（図２（ｄ））。次いで第１基板１
１と同一表面積を有する第２シリコン基板１４を用意し
（図２（ｂ））、第２基板１４上に第１基板１１を酸化
膜１２を介して重ね合せて密着させた（図２（ｅ））。
第１基板１１を第２基板１４に密着させたまま窒素雰囲
気中で６００℃の温度で３０分間熱処理を行った。その
結果、第１基板１１がイオン注入領域１１ａのところで
割れて上部の厚肉部１１ｃと下部の薄膜１１ｂに分離し
た（図２（ｆ））。次に温度を下げて厚肉部１１ｃを取
除き（図２（ｈ））、酸化膜１２及び薄膜１１ｂを表面
に有する第２基板１４を窒素雰囲気中において１１００
℃で１時間熱処理して実施例２のＳＯＩ基板を製造した
（図２（ｇ））。
１シリコン基板１１を熱酸化して表面に厚さ４００ｎｍ
の酸化膜１２を形成した（図１（ａ））。次いでこの第
１基板１１に６０ｋｅＶの電圧を印加して水素イオンを
７×１０16／ｃｍ2のドーズ量でイオン注入して第１基
板１１内部にイオン注入領域１１ａを酸化膜１２に平行
に形成した（図１（ｃ））。次に酸化膜１２の表面を酸
素プラズマ処理した（図２（ｄ））。次いで第１基板１
１と同一表面積を有する第２シリコン基板１４を用意し
（図２（ｂ））、第２基板１４上に第１基板１１を酸化
膜１２を介して重ね合せて密着させた（図２（ｅ））。
第１基板１１を第２基板１４に密着させたまま窒素雰囲
気中で６００℃の温度で３０分間熱処理を行った。その
結果、第１基板１１がイオン注入領域１１ａのところで
割れて上部の厚肉部１１ｃと下部の薄膜１１ｂに分離し
た（図２（ｆ））。次に温度を下げて厚肉部１１ｃを取
除き（図２（ｈ））、酸化膜１２及び薄膜１１ｂを表面
に有する第２基板１４を窒素雰囲気中において１１００
℃で１時間熱処理して実施例２のＳＯＩ基板を製造した
（図２（ｇ））。
【００１３】＜比較例１＞窒化膜１３を酸化膜１２上に
形成しなかったことを除いては実質的に実施例１の方法
を繰返して比較例１のＳＯＩ基板を製造した。
形成しなかったことを除いては実質的に実施例１の方法
を繰返して比較例１のＳＯＩ基板を製造した。
【００１４】＜比較評価＞実施例１、実施例２及び比較
例１のそれぞれのＳＯＩ基板について、酸化膜１２と第
２シリコン基板１４との界面の引張り強度をセバスチャ
ンＶの試験方法を用いて調べた。その結果を表１に示
す。なお、セバスチャンＶの試験方法は平坦な頭部を有
する釘状のピンを用意し、接着剤を用いてこの平坦な頭
部を薄膜１１ｂに接着し、このピンを引き下げる方法で
ある。この引き下げたときに酸化膜１２と第２シリコン
基板１４との界面及び接着界面が剥離するときの強度を
引張り強度とする。
例１のそれぞれのＳＯＩ基板について、酸化膜１２と第
２シリコン基板１４との界面の引張り強度をセバスチャ
ンＶの試験方法を用いて調べた。その結果を表１に示
す。なお、セバスチャンＶの試験方法は平坦な頭部を有
する釘状のピンを用意し、接着剤を用いてこの平坦な頭
部を薄膜１１ｂに接着し、このピンを引き下げる方法で
ある。この引き下げたときに酸化膜１２と第２シリコン
基板１４との界面及び接着界面が剥離するときの強度を
引張り強度とする。
【００１５】
【表１】
【００１６】表１から明らかなように、実施例１及び２
の引張り強度は比較例１の約２倍と大きいことが判る。
の引張り強度は比較例１の約２倍と大きいことが判る。
【００１７】
【発明の効果】以上述べたように、本発明によれば、表
面に酸化膜を有する第１半導体基板に水素イオンを注入
して第１半導体基板内部にイオン注入領域を形成し、第
１半導体基板を上記酸化膜を介して第２半導体基板に重
ね合わせて密着させ、熱処理して第１半導体基板を上記
イオン注入した領域で第２半導体基板から分離すること
により第２半導体基板の表面に上記酸化膜を介して半導
体層が形成されたＳＯＩ基板の製造方法において、水素
イオンを注入する前に酸化膜の上に窒化膜を形成し、水
素イオンの注入後に、窒化膜を除去するか、又は上記イ
オン注入の後に酸素プラズマ処理又は研磨処理すること
により上記酸化膜の表面を清浄化することができる。こ
の結果、酸化膜の表面には好ましくない有機物などの汚
染物質が蓄積する恐れはなくなり、酸化膜の面荒れは防
止され、酸化膜と第２半導体基板との界面の引張り結合
強度を増大することができる。
面に酸化膜を有する第１半導体基板に水素イオンを注入
して第１半導体基板内部にイオン注入領域を形成し、第
１半導体基板を上記酸化膜を介して第２半導体基板に重
ね合わせて密着させ、熱処理して第１半導体基板を上記
イオン注入した領域で第２半導体基板から分離すること
により第２半導体基板の表面に上記酸化膜を介して半導
体層が形成されたＳＯＩ基板の製造方法において、水素
イオンを注入する前に酸化膜の上に窒化膜を形成し、水
素イオンの注入後に、窒化膜を除去するか、又は上記イ
オン注入の後に酸素プラズマ処理又は研磨処理すること
により上記酸化膜の表面を清浄化することができる。こ
の結果、酸化膜の表面には好ましくない有機物などの汚
染物質が蓄積する恐れはなくなり、酸化膜の面荒れは防
止され、酸化膜と第２半導体基板との界面の引張り結合
強度を増大することができる。
【図１】本発明の実施形態の第１のＳＯＩ基板の製造方
法を工程順に示す図。
法を工程順に示す図。
【図２】本発明の実施形態の第２及び第３のＳＯＩ基板
の製造方法を工程順に示す図。
の製造方法を工程順に示す図。
１１ 第１半導体基板 １１ａ イオン注入領域 １１ｂ 薄膜 １１ｃ 厚肉部１１ｃ １２ 酸化膜 １３ 窒化膜 １４ 第２半導体基板
Claims (3)
- 【請求項１】 第１半導体基板(11)の表面に酸化膜(12)
を形成する工程と、 前記第１半導体基板(11)の酸化膜(12)上に窒化膜(13)を
形成する工程と、 前記第１半導体基板(11)の表面から水素イオンを注入し
て前記第１半導体基板(11)内部にイオン注入領域(11a)
を形成する工程と、 前記窒化膜(13)を前記第１半導体基板(11)から除去する
工程と、 前記第１半導体基板(11)を前記酸化膜(12)を介して第２
半導体基板(14)に重ね合わせて密着させる工程と、 前記第１半導体基板(11)を第２半導体基板(14)に密着さ
せたまま所定の温度で熱処理して前記第１半導体基板(1
1)を前記イオン注入した領域(11a)で前記第２半導体基
板(14)から分離して前記第２半導体基板(14)の表面に半
導体層(11b)を形成する工程と、 表面に半導体層(11b)を有する前記第２半導体基板(14)
を更に熱処理する工程とをこの順に含むＳＯＩ基板の製
造方法。 - 【請求項２】 第１半導体基板(11)の表面に酸化膜(12)
を形成する工程と、 前記第１半導体基板(11)に前記表面から水素イオンを注
入して前記第１半導体基板(11)内部にイオン注入領域(1
1a)を形成する工程と、 前記第１半導体基板(11)の酸化膜(12)を酸素プラズマ処
理する工程と、 前記第１半導体基板(11)を前記酸化膜(12)を介して第２
半導体基板(14)に重ね合わせて密着させる工程と、 前記第１半導体基板(11)を第２半導体基板(14)に密着さ
せたまま所定の温度で熱処理して前記第１半導体基板(1
1)を前記イオン注入した領域(11a)で前記第２半導体基
板(14)から分離して前記第２半導体基板(14)の表面に半
導体層(11b)を形成する工程と、 表面に半導体層(11b)を有する前記第２半導体基板(14)
を更に熱処理する工程とをこの順に含むＳＯＩ基板の製
造方法。 - 【請求項３】 第１半導体基板(11)の表面に酸化膜(12)
を形成する工程と、 前記第１半導体基板(11)に前記表面から水素イオンを注
入して前記第１半導体基板(11)内部にイオン注入領域(1
1a)を形成する工程と、 前記第１半導体基板(11)の酸化膜(12)の表面を研磨する
工程と、 前記第１半導体基板(11)を前記酸化膜(12)を介して第２
半導体基板(14)に重ね合わせて密着させる工程と、 前記第１半導体基板(11)を第２半導体基板(14)に密着さ
せたまま所定の温度で熱処理して前記第１半導体基板(1
1)を前記イオン注入した領域(11a)で前記第２半導体基
板(14)から分離して前記第２半導体基板(14)の表面に半
導体層(11b)を形成する工程と、 表面に半導体層(11b)を有する前記第２半導体基板(14)
を更に熱処理する工程とをこの順に含むＳＯＩ基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35317997A JP3582566B2 (ja) | 1997-12-22 | 1997-12-22 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35317997A JP3582566B2 (ja) | 1997-12-22 | 1997-12-22 | Ｓｏｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11186187A true JPH11186187A (ja) | 1999-07-09 |
| JP3582566B2 JP3582566B2 (ja) | 2004-10-27 |
Family
ID=18429098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35317997A Expired - Fee Related JP3582566B2 (ja) | 1997-12-22 | 1997-12-22 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3582566B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100467837B1 (ko) * | 2002-05-17 | 2005-01-24 | 주식회사 실트론 | 에스오아이 웨이퍼 제조방법 |
| WO2005022610A1 (ja) * | 2003-09-01 | 2005-03-10 | Sumco Corporation | 貼り合わせウェーハの製造方法 |
| JP2005072043A (ja) * | 2003-08-26 | 2005-03-17 | Shin Etsu Handotai Co Ltd | 貼り合わせウエーハの製造方法およびｓｏｉウエーハ |
| KR100476901B1 (ko) * | 2002-05-22 | 2005-03-17 | 삼성전자주식회사 | 소이 반도체기판의 형성방법 |
| KR100549258B1 (ko) * | 2000-06-02 | 2006-02-03 | 주식회사 실트론 | 에스오아이 웨이퍼 제조 방법 |
| JP2007526646A (ja) * | 2004-03-05 | 2007-09-13 | エス オー イ テク シリコン オン インシュレータ テクノロジース | スマートカット（登録商標）剥離後の熱処理方法 |
| JP2007526645A (ja) * | 2004-03-05 | 2007-09-13 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 採取薄膜の品質改善処理方法 |
| JP2008177531A (ja) * | 2006-12-18 | 2008-07-31 | Soi Tec Silicon On Insulator Technologies | ダブルプラズマｕｔｂｏｘ |
| JP2008535230A (ja) * | 2005-04-22 | 2008-08-28 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 半導体材料から選択された材料で作られた２つのウェハを貼り合わせる方法 |
| US7592239B2 (en) | 2003-04-30 | 2009-09-22 | Industry University Cooperation Foundation-Hanyang University | Flexible single-crystal film and method of manufacturing the same |
| JP2013062499A (ja) * | 2011-08-23 | 2013-04-04 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| KR101499175B1 (ko) * | 2007-10-04 | 2015-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제조방법 |
-
1997
- 1997-12-22 JP JP35317997A patent/JP3582566B2/ja not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100549258B1 (ko) * | 2000-06-02 | 2006-02-03 | 주식회사 실트론 | 에스오아이 웨이퍼 제조 방법 |
| KR100467837B1 (ko) * | 2002-05-17 | 2005-01-24 | 주식회사 실트론 | 에스오아이 웨이퍼 제조방법 |
| KR100476901B1 (ko) * | 2002-05-22 | 2005-03-17 | 삼성전자주식회사 | 소이 반도체기판의 형성방법 |
| US7592239B2 (en) | 2003-04-30 | 2009-09-22 | Industry University Cooperation Foundation-Hanyang University | Flexible single-crystal film and method of manufacturing the same |
| JP4581348B2 (ja) * | 2003-08-26 | 2010-11-17 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法およびｓｏｉウエーハ |
| JP2005072043A (ja) * | 2003-08-26 | 2005-03-17 | Shin Etsu Handotai Co Ltd | 貼り合わせウエーハの製造方法およびｓｏｉウエーハ |
| JPWO2005022610A1 (ja) * | 2003-09-01 | 2007-11-01 | 株式会社Sumco | 貼り合わせウェーハの製造方法 |
| US7625808B2 (en) * | 2003-09-01 | 2009-12-01 | Sumco Corporation | Method for manufacturing bonded wafer |
| WO2005022610A1 (ja) * | 2003-09-01 | 2005-03-10 | Sumco Corporation | 貼り合わせウェーハの製造方法 |
| JP2007526646A (ja) * | 2004-03-05 | 2007-09-13 | エス オー イ テク シリコン オン インシュレータ テクノロジース | スマートカット（登録商標）剥離後の熱処理方法 |
| JP2007526645A (ja) * | 2004-03-05 | 2007-09-13 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 採取薄膜の品質改善処理方法 |
| JP4876067B2 (ja) * | 2004-03-05 | 2012-02-15 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 採取薄膜の品質改善処理方法 |
| JP4876068B2 (ja) * | 2004-03-05 | 2012-02-15 | エス オー イ テク シリコン オン インシュレータ テクノロジース | スマートカット（登録商標）剥離後の熱処理方法 |
| JP2008535230A (ja) * | 2005-04-22 | 2008-08-28 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 半導体材料から選択された材料で作られた２つのウェハを貼り合わせる方法 |
| JP2008177531A (ja) * | 2006-12-18 | 2008-07-31 | Soi Tec Silicon On Insulator Technologies | ダブルプラズマｕｔｂｏｘ |
| KR101499175B1 (ko) * | 2007-10-04 | 2015-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제조방법 |
| JP2013062499A (ja) * | 2011-08-23 | 2013-04-04 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3582566B2 (ja) | 2004-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP3324469B2 (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ | |
| JP3900741B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| US6352909B1 (en) | Process for lift-off of a layer from a substrate | |
| JP4674844B2 (ja) | 層転位を介して絶縁体上に緩和したシリコンゲルマニウムを作製する方法 | |
| JP4730877B2 (ja) | 応力を低減して層転位を介して緩和シリコン−ゲルマニウムを絶縁体上に作製する方法 | |
| JP2000294754A (ja) | 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置 | |
| JPH1197379A (ja) | 半導体基板及び半導体基板の製造方法 | |
| US6326285B1 (en) | Simultaneous multiple silicon on insulator (SOI) wafer production | |
| JP3582566B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2007059704A (ja) | 貼合せ基板の製造方法及び貼合せ基板 | |
| KR20070055382A (ko) | 접합웨이퍼의 제조방법 | |
| JPH1187668A (ja) | Ｓｏｉ基板の製造方法 | |
| WO2005024925A1 (ja) | Ｓｏｉウェーハの作製方法 | |
| JP3456521B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP4987470B2 (ja) | 自立を誘発することによって薄肉化された極薄層の製造方法 | |
| JP2003224247A (ja) | Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法 | |
| JP3864495B2 (ja) | 半導体基板の製造方法 | |
| JPH10242154A (ja) | 薄膜半導体基板の表面処理方法 | |
| JP3707200B2 (ja) | 半導体基板の製造方法 | |
| JP3921823B2 (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JPH11191617A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH10335616A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3484961B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3452123B2 (ja) | Ｓｏｉ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040407 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040707 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040720 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |