JP2008177531A - ダブルプラズマｕｔｂｏｘ - Google Patents

ダブルプラズマｕｔｂｏｘ Download PDF

Info

Publication number
JP2008177531A
JP2008177531A JP2007279271A JP2007279271A JP2008177531A JP 2008177531 A JP2008177531 A JP 2008177531A JP 2007279271 A JP2007279271 A JP 2007279271A JP 2007279271 A JP2007279271 A JP 2007279271A JP 2008177531 A JP2008177531 A JP 2008177531A
Authority
JP
Japan
Prior art keywords
substrate
plasma
substrates
oxide layer
plasma activation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007279271A
Other languages
English (en)
Other versions
JP2008177531A5 (ja
Inventor
Ionut Radu
ラドゥ イオナット
Audrey Lambert
ランバート オードレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2008177531A publication Critical patent/JP2008177531A/ja
Publication of JP2008177531A5 publication Critical patent/JP2008177531A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Element Separation (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Solid-Sorbent Or Filter-Aiding Compositions (AREA)
  • Compounds Of Alkaline-Earth Elements, Aluminum Or Rare-Earth Metals (AREA)
  • Oxygen, Ozone, And Oxides In General (AREA)
  • Formation Of Insulating Films (AREA)
  • Lock And Its Accessories (AREA)
  • Golf Clubs (AREA)
  • Slot Machines And Peripheral Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】半導体材料の中から選択された材料からなる２つの基板を貼り合わせる方法を提供する。
【解決手段】熱処理によって２つの基板を貼り合わせるステップと、貼り合わせられるべき表面を基板ごとにプラズマ活性化するステップであり、２つの基板の中の第１の基板の貼り合わせられるべき表面が、酸化物層を備える、前記プラズマ活性化するステップとを実行する、半導体材料の中から選択された材料に実施される２つの基板を貼り合わせる方法であって、この方法は、前記酸化物層のプラズマ活性化が、酸素を含む雰囲気中において実行され、第２の基板の貼り合わせられるべき表面のプラズマ活性化が、不活性雰囲気中において実行される、ことを特徴とする。
【選択図】図１

Description

発明の技術分野
本発明は、半導体材料の中から選択された材料に実施される２つの基板を貼り合わせる方法に関し、前記方法は、
・熱処理によって２つの基板を貼り合わせるステップと、
・貼り合わせられるべき表面を基板ごとにプラズマ活性化するステップであり、２つの基板の中の第１の基板の前記貼り合わせられるべき表面は、酸化物層を備える、前記プラズマ活性化するステップと、
を実行する。
この種の方法は、すでに知られているものである。ここで、「貼り合わせる（ｂｏｎｄｉｎｇ）」は、分子付着によって貼り合わせることを意味すると理解されており、ここで、２つの完璧に滑らかな表面は、接着剤を使用せずに、互いに接着しており、これは、室温で可能である。
貼り合わせの品質は、とりわけ、貼り合わせエネルギーによって特性が表現され、その品質は、互いに貼り合わせられた２つの基板間における貼り合わせの強度を表現する。分子付着貼り合わせによる２つの基板を強化するために、組み立てられた基板は、熱処理を施されなければならない。そのような熱処理は、２つの基板の貼り合わせエネルギーを少なくとも約５００ｍＪ／ｍ２の値にするのを可能にし、この値は、典型的な望ましい値に相当する場合がある。
従来、そのような熱処理は、一般的には、少なくとも約９００℃の温度（これは、本明細書の範囲において、「高温領域」を定義する）で実行される。Ｓｉ基板とＳｉまたはＳｉＯ２基板との貼り合わせの場合、貼り合わせエネルギーは、最大限に増加させられ、処理は、約１，１００〜１，２００℃の温度で実行される。
貼り合わせられるべき表面の「プラズマ活性化」は、貼り合わせられるべき表面を接触させる前に、この表面をプラズマに暴露すること（これは、とりわけ、真空状態において、または、大気圧下において、なされてもよい）として定義される。
より正確には、公知の活性化技術においては、活性化されるべき基板の表面は、暴露ステップ中に、プラズマに暴露され、その暴露ステップにおいて、いくつかの暴露パラメータが、それぞれがそれぞれの所定の値にセットされるように制御され、プラズマ活性化中、その値は、固定されたままである。
最初に、「暴露パラメータ」には、以下のものがある。
・電力密度。これは、プラズマを供給する電力の密度であり、単位面積当たりの電力密度（Ｗ／ｃｍ２）に対応し、そして、本明細書においては、「電力」という簡単な用語によって表現される。
・圧力（プラズマを含むチャンバー内の圧力であり、ミリトールで表現される）。
・このチャンバーに満たされるガスの性質および流量（ｓｃｃｍ：標準状態下立方センチメートル毎分で表現される）。
そのような活性化は、とりわけ、分子付着による貼り合わせが、高温における熱処理を必要とすることなく、大きな貼り合わせエネルギーを得ることによって実行されるのを可能にする。
実際に、プラズマ活性化は、２つの基板間に大きな貼り合わせエネルギーをもたらし、貼り合わせられる前に、それらの基板の少なくとも一方は、比較的に低い温度（例えば、約６００℃またはそれ以下の温度）で比較的に短時間（例えば、約２時間）にわたって実行される熱処理の後にすでに活性化されたものである。
したがって、そのような活性化は、２つの貼り合わせられる基板を備えた構造をあまりにも高い温度に曝すのを回避したい場合に（とりわけ、大きく異なる熱膨張率を有する材料からなる層を備えた構造として定義されるヘテロ構造の場合に）、その構造を安定化させるのには有益である。
また、そのような活性化は、所定の温度で大きな貼り合わせ強度を得るのに有益であり得る。
したがって、そのような活性化は、例えば、２つの基板を貼り合わせることによって多層構造を製造するのに有益である。
転写法（とりわけ、ＳＩＬＩＣＯＮ−ＯＮ−ＩＮＳＵＬＡＴＯＲ ＴＥＣＨＮＯＬＯＧＹ： Ｍａｔｅｒｉａｌｓ ｔｏ ＶＬＳＩ，２ｎｄ Ｅｄｉｔｉｏｎ（Ｊｅａｎ−Ｐｉｅｒｒｅ Ｃｏｌｉｎｇｅ）という著作物から一般的な説明を得ることができるＳｍａｒｔ Ｃｕｔ（商標）型の方法、または、２つの基板が貼り合わせられ、そして、一方の基板の余剰物質がエッチングによって除去されるＢＥＳＯＩ（Ｂｏｎｄ Ｅｔｃｈ Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）型の方法）が、貼り合わせのためのプラズマ活性化から恩恵を受け得る例である。
貼り合わせごとのプラズマ処理の効果を十分に引き出すために、資料（とりわけ、Ｅｆｆｅｃｔｓ ｏｆ ｐｌａｓｍａ ａｃｔｉｖａｔｉｏｎ ｏｎ ｈｙｄｒｏｐｈｉｌｉｃ ｂｏｎｄｉｎｇ ｏｆ Ｓｉ ａｎｄ ＳｉＯ２， Ｔ．Ｓｕｎｉ ａｎｄ Ｉ．Ｊ．Ｅｌｅｃｔｒｏｃｈ． Ｓｏｃ． Ｖｏｌ．１４９，Ｎｏ．６，Ｐ．３４８（２００２）という論文およびＦａｒｒｅｎｓらによる米国特許第６，６４５，８２８号）から知ることのできる従来の方法は、貼り合わせられるべき２枚の基板をプラズマによって活性化することからなる。
めったにないが、貼り合わせエネルギーが小さいために、２つの基板の一方だけが、プラズマに暴露されることがある。Ｓｉ／ＳｉＯ２を貼り合わせる場合、プラズマによって処理されるのは、一般的には、酸化物である（Ｅｆｆｅｃｔｓ ｏｆ ｐｌａｓｍａ ａｃｔｉｖａｔｉｏｎ ｏｎ ｈｙｄｒｏｐｈｉｌｉｃ ｂｏｎｄｉｎｇ ｏｆ Ｓｉ ａｎｄ ＳｉＯ２を参照）。
今日、ウェーハの表面を接触させる前に、例えば、酸素、窒素、および、アルゴンのような様々なガスが、プラズマ処理においてその表面を活性化するのに使用される。
一般的には、貼り合わせられるべき２つの表面は、同じプラズマ処理によって同じように処理される。
本発明の目的は、プラズマ活性化を実行する公知の貼り合わせ技術を改善することである。
本発明のさらなる目的は、基板上に存在する欠陥数を減少させることであり、それどころか、それらの欠陥を完全に除去することである。
より詳細には、本発明の目的は、プラズマ活性化の後に得られる貼り合わせエネルギーを増大させることである。
これらの目的を達成するために、本発明は、第１の態様によれば、半導体材料の中から選択された材料からなる２つの基板を貼り合わせる方法を提案するものであり、前記方法は、
・熱処理によって２つの基板を貼り合わせるステップと、
・貼り合わせられるべき表面を基板ごとにプラズマ活性化するステップであり、２つの基板の中の第１の基板の貼り合わせられるべき表面が、酸化物層を備える、前記プラズマ活性化するステップと、
を実行し、前記方法は、
前記酸化物層のプラズマ活性化が、酸素を含む雰囲気中において実行され、第２の基板の貼り合わせられるべき表面のプラズマ活性化が、不活性雰囲気中において実行されることを特徴とする。
この方法の好ましいが限定するものではない態様には、以下のものがある。
・表面が酸化物層を備えた基板は、レシーバ基板へ層を転写するためのドナー基板である。
・酸化物層は、ドナー基板の熱酸化によって得られる。
・酸化物層は、ドナー基板上に堆積される。
・転写によって、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）型構造が得られる。
・前記ＳＯＩは、ＵＴＢＯＸ（Ｕｌｔｒａ Ｔｈｉｎ Ｂｕｒｉｅｄ Ｏｘｉｄｅ）型薄層を備え、その薄層の厚さは、５００Å以下である。
・レシーバ基板は、シリコンである。
・中性ガスは、アルゴンである。
・アルゴンを含む雰囲気中におけるプラズマによる活性化中の電力密度は、０．４Ｗ／ｃｍ２である。
・中性ガスは、窒素である。
・窒素を含む雰囲気中におけるプラズマによる活性化中の電力密度は、０．８Ｗ／ｃｍ２である。
・レシーバ基板は、プラズマ活性化ステップの前に、洗浄ステップを施される。
・ドナー基板は、プラズマ活性化ステップの前に、洗浄ステップを施される。
・貼り合わせ熱処理は、低い温度で実行される。
・貼り合わせ熱処理は、２００℃と６００℃との間に存在する温度で実行される。
・貼り合わせ熱処理は、短い期間にわたって実行される。
・貼り合わせ熱処理は、約２時間にわたって実行される。
第２の態様によれば、本発明は、さらに、上述したような種類の方法によるプラズマ活性化によって得られた貼り合わせの後に、ドナー基板から引き離された薄層をレシーバ基板へ転写することによって得られるＳＯＩ型構造を提案するものであり、本発明は、ＵＴＢＯＸ（Ｕｌｔｒａ Ｔｈｉｎ Ｂｕｒｉｅｄ Ｏｘｉｄｅ）型層を有することを特徴とする。
この構造の好ましいが限定するものではない特徴には、以下のものがある。
・埋め込み酸化物層の厚さは、５０Åと１，０００Åとの間に存在し、好ましくは、５００Å以下である。
・埋め込み酸化物層の厚さが約２５０Åの場合、層は、０〜１０個の欠陥を有する。
・埋め込み酸化物層の厚さが約１２５Åの場合、層は、０〜３１０個の欠陥を有する。
・埋め込み酸化物層の厚さが約１，０００Åであり、かつ、中性雰囲気中におけるプラズマ活性化がアルゴンによって実行される場合、室温における貼り合わせエネルギーは、約０．１７５Ｊ／ｍ２である。
・埋め込み酸化物層の厚さが約５００Åであり、かつ、中性雰囲気中におけるプラズマ活性化がアルゴンによって実行される場合、室温における貼り合わせエネルギーは、約０．１８０Ｊ／ｍ２である。
・埋め込み酸化物層の厚さが約２５０Åであり、かつ、中性雰囲気中におけるプラズマ活性化がアルゴンによって実行される場合、室温における貼り合わせエネルギーは、約０．２００Ｊ／ｍ２である。
・埋め込み酸化物層の厚さが約１２５Åであり、かつ、中性雰囲気中におけるプラズマ活性化がアルゴンによって実行される場合、室温における貼り合わせエネルギーは、約０．２００Ｊ／ｍ２である。
・埋め込み酸化物層の厚さが約１，０００Åであり、かつ、中性雰囲気中におけるプラズマ活性化が窒素によって実行される場合、室温における貼り合わせエネルギーは、約０．２３５Ｊ／ｍ２である。
・埋め込み酸化物層の厚さが約５００Åであり、かつ、中性雰囲気中におけるプラズマ活性化が窒素によって実行される場合、室温における貼り合わせエネルギーは、約０．２５８Ｊ／ｍ２である。
・埋め込み酸化物層の厚さが約２５０Åであり、かつ、中性雰囲気中におけるプラズマ活性化が窒素によって実行される場合、室温における貼り合わせエネルギーは、約０．２７０Ｊ／ｍ２である。
・埋め込み酸化物層の厚さが約１２５Åであり、かつ、中性雰囲気中におけるプラズマ活性化が窒素によって実行される場合、室温における貼り合わせエネルギーは、約０．２６２Ｊ／ｍ２である。
本発明による貼り合わせ方法は、層転写（例えば、Ｓｍａｒｔ Ｃｕｔ（商標）法またはその他の種類の転写法によって）を実施することによる分子付着貼り合わせによってなされるＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）型基板を製造する観点から、薄層を転写するために実施されてもよい。
より正確には、本発明の有益な用途は、ＳＯＩ基板、より正確には、厚さが５００Å以下の、例えば、厚さが約１００Åのきわめて薄い絶縁層を有するＵＴＢＯＸ（Ｕｌｔｒａ Ｔｈｉｎ Ｂｕｒｉｅｄ Ｏｘｉｄｅ）基板を製造することに関連する。本発明の限定するものではない特定の例は、良好な結果が得られたＵＴＢＯＸ基板に関連する。しかしながら、本発明は、厚いＢＯＸ（Ｂｕｒｉｅｄ Ｏｘｉｄｅ）、すなわち、厚さが５００Å以上のＢＯＸにも適用されてよいことが説明される。
実際、そのような構造の埋め込み酸化物層が、きわめて薄い場合、転写された層内に存在する欠陥（転写されない領域、ボイド、気泡、および、ブリスター）に関する問題が、発生する。
本発明は、一般的には、半導体材料からなる２つの基板の貼り合わせに使用される。これらの材料のそれぞれは、シリコンであってもよく、あるいは、その他の半導体材料であってもよい。さらに、２つの基板の貼り合わせられるべき表面の一方は、活性化の前に、酸化していてもよい。
以下の説明からわかるように、活性化は、貼り合わせられるべき２つの基板のそれぞれに施される。
また、本発明は、とりわけ、ドナー基板を形成する「上部」ウェーハからレシーバ基板を形成する「ベース」ウェーハへ半導体材料の薄層を転写する方法を目的として、貼り合わせを実行するのを可能にすることがわかる。薄層は、厚さが数百Å〜数千Åの層を意味する。
転写法へのこの応用において、貼り合わせは、前記ドナー基板の表面と前記レシーバ基板の表面との間の活性化の後に実行される。
前記転写法は、とりわけ、ドナー基板の内部に弱い領域を生成するために、また、貼り合わせた後に、前記弱い領域の位置において剥離させるために、貼り合わせる前に原子種またはイオン種の注入を実施するＳｍａｒｔ Ｃｕｔ（商標）法に基づいて、実行されてもよい。
本発明は、添付の図面を参照してなされる以下の詳細な説明を読むことによって、より良く理解することができる。
いくつかの知られている方法の場合と同様に、本発明は、貼り合わせられるべき基板の２つの表面をプラズマによって活性化する。
本発明においては、それぞれの基板の貼り合わせられるべき表面の特定のプラズマ活性化が、実施され、２つの基板の中の第１の基板の貼り合わせられるべき表面だけが、酸化物層を備える。前記酸化物層のプラズマ活性化は、酸素を含む雰囲気中において実行され、そして、第２の基板の貼り合わせられるべき表面のプラズマ活性化は、不活性雰囲気中において実行される。
以下の説明は、ドナー基板からレシーバ基板への層の転写を使用する貼り合わせ方法の例を説明するものであり、その層は、Ｓｍａｒｔ Ｃｕｔ（商標）法に基づいて剥離される。しかしながら、本発明は、貼り合わせステップそのものに関するものであり、層転写は特定の説明にすぎないことが理解される。
（レシーバ基板の処理）
一般的には、以下の説明において指示される電力値は、約２００ｍｍの直径を備えたウェーハに使用するために与えられたものである。しかしながら、本発明は、プラズマの電力（または、電力密度値）を適合させることによって、約３００ｍｍの直径を備えたウェーハにも適用される。
したがって、一般的には、電力密度は、０．０３５Ｗ／ｃｍ２と１０Ｗ／ｃｍ２との間に存在し、好ましくは、アルゴンの場合、０．４Ｗ／ｃｍ２であり、窒素の場合、０．８Ｗ／ｃｍ２であり、そして、酸素の場合、０．８Ｗ／ｃｍ２である。
レシーバ基板の表面は、酸化物層からは構成されず、好ましくは、シリコンから構成される。
プラズマ活性化に先立って、基板の貼り合わせられるべき表面は、例えば、オゾンおよび／またはＲＣＡ混合液によって洗浄されていてもよい。
そして、レシーバ基板の表面は、以下の特定の実験条件下において、例えば、アルゴンまたは窒素を含む中性雰囲気中において、プラズマ活性化を施される。すなわち、アルゴンを含む雰囲気中における処理の場合、
・強度は、２５Ｗと２，５００Ｗとの間に存在し、好ましくは、２００ｍｍウェーハの場合、１２５Ｗであり、あるいは、３００ｍｍウェーハの場合、２００Ｗである（０．４Ｗ／ｃｍ２の電力密度に相当する）。
・圧力は、２０ミリトールと１００ミリトールとの間に存在し、好ましくは、５０ミリトールである。
・ガス流量は、０ｓｃｃｍと１００ｓｃｃｍとの間に存在し、好ましくは、１００ｓｃｃｍである。
・暴露期間は、５秒と５分との間に存在し、好ましくは、３０秒である。
窒素を含む雰囲気中における処理の場合、
・電力は、２５Ｗと２，５００Ｗとの間に存在し、好ましくは、２５０Ｗである（０．８Ｗ／ｃｍ２の電力密度に相当する）。
・圧力は、２０ミリトールと１００ミリトールとの間に存在し、好ましくは、５０ミリトールである。
・ガス流量は、０ｓｃｃｍと１００ｓｃｃｍとの間に存在し、好ましくは、１００ｓｃｃｍである。
・暴露期間は、５秒と５分との間に存在し、好ましくは、３０秒である。
プラズマ活性化中、プラズマを供給する電力密度は、使用されるガスに適合させられる。実際には、アルゴン原子は、窒素原子よりも大きいので、アルゴンプラズマを実施するために維持される電力は、アルゴンの噴霧効果を防止するために、窒素プラズマの場合よりも制限される。
（ドナー基板の貼り合わせられるべき表面の処理）
ドナー基板の貼り合わせられるべき表面は、厚さが約１００Å〜５，０００Åの範囲にあり、好ましくは、厚さが約２５０Å以下である（とりわけ、ＵＴＢＯＸ（超薄型埋め込み酸化膜）型構造を備えることを意図したきわめて薄い層の場合に）酸化物の薄層から構成される。
プラズマ活性化に先立って、基板の貼り合わせられるべき表面は、例えば、オゾンおよび／またはＲＣＡ混合液によって洗浄されていてもよい。
プラズマ活性化による処理は、以下の特定の実験条件に従って、酸素ガスを用いて実行されてもよい。すなわち、
・電力は、２５Ｗと２，５００Ｗとの間に存在し、好ましくは、２５０Ｗである。
・圧力は、２０ミリトールの間に存在し、好ましくは、５０ミリトールである。
・ガス流量は、０ｓｃｃｍと１００ｓｃｃｍとの間に存在し、好ましくは、７５ｓｃｃｍである。
・暴露期間は、５秒と５分との間に存在し、好ましくは、３０〜４５秒である。
（２つのウェーハを貼り合わせるステップ）
２つのウェーハが、接触させられ、そして、貼り合わせエネルギーを増大させるために、３０分から５時間までの期間だけ低い温度（２５℃と１，１００℃との間に存在する温度、好ましくは、２００℃と６００℃との間に存在する温度）の熱処理を施され、暴露期間は、好ましくは、２時間である。
説明される方法が研究された目的は、実際には、貼り合わせられるべき基板の表面の活性化を最適化することである。
この方法の利点は、基板上に薄層を転写した後にその薄層内に存在し得る欠陥（転写されない領域、ボイド、気泡、および、ブリスター）を減少させることであり、それどころか、それを除去することである。
さらに、貼り合わせるステップが、実行されたならば、ドナー基板を薄化するステップが、例えば、Ｓｍａｒｔ Ｃｕｔ（商標）法に従って、それどころか、ドナー基板をエッチングすることによって、実行される。
実際には、本発明は、Ｓｍａｒｔ Ｃｕｔ（商標）型の方法による複雑な基板（例えば、ＳＯＩ型の）を製造することに適用されるだけでなく、ＢＥＳＯＩ型の方法にも適用されてよい。また、本発明は、高い温度の熱処理を施すことができずそのためにプラズマ貼り合わせを必要とする集積回路を備えた基板にも適用される。
（図面の説明）
図面に示される結果を得るために実行された貼り合わせの実験条件は、以下のものであった。すなわち、
・ドナー基板の処理されるべき表面上に所定の厚さを備えた酸化物層を得るために酸化させること（例えば、加熱することによって）。
・貼り合わせられるべき表面からドナー基板の中へ水素だけを注入すること（８０ｋｅＶのエネルギー、７．６×１０１６原子／ｃｍ２のドーズ量）。
・オゾンおよび／またはＲＣＡ型洗浄によって貼り合わせられるべき２つの表面を洗浄すること。
・ドナー基板の貼り合わせられるべき表面を酸素からなる雰囲気中においてプラズマ活性化すること（７５ｓｃｃｍの流量、５０ミリトールの圧力、２５０Ｗの電力密度、３０秒の期間）。
・レシーバ基板の貼り合わせられるべき表面をアルゴンを含む雰囲気中においてプラズマ活性化すること（１００ｓｃｃｍの流量、５０ミリトールの圧力、１２５Ｗの電力密度、３０秒の期間）。
・分子付着によって貼り合わせられるべき２つの表面を貼り合わせること。
・貼り合わせを安定化させるために、２００℃と６００℃との間に存在する温度でアニーリングすること。
図１からわかるように、レシーバ基板が、プラズマ活性化されなければ、約１５個の欠陥（転写されない領域、ボイド、気泡、および、ブリスター）が、Ｓｍａｒｔ Ｃｕｔ（商標）法の後に転写された層上において検出され得る。それに対して、アルゴンプラズマ活性化の場合には、４個の欠陥が、カウントされ、窒素プラズマ活性化の場合には、欠陥は、カウントされない。
したがって、レシーバ基板が、不活性ガスを含む雰囲気中におけるプラズマ活性化を施される場合、欠陥の数は、相当に減少する。
図２は、類似する結果を示している。レシーバ基板が、プラズマ活性化されなかった場合、１，０００個以上の欠陥が検出される。それに対して、アルゴンを含む雰囲気中におけるプラズマ処理の場合、約３００個の欠陥しかカウントされず、窒素を含む雰囲気中におけるプラズマ処理の場合、約３０個の欠陥しかカウントされない。
図２の場合により大きな数の欠陥が存在するのは、酸化物層は図２の場合よりもきわめて薄い厚さを有するという事実によるものである。しかしながら、レシーバ基板の貼り合わせられるべき表面が、中性雰囲気中におけるプラズマ処理を事前に施された場合には、欠陥の総数は相当に少ない。
図３は、酸化されたドナー基板の表面が酸化プラズマによって活性化された場合、ドナー基板の酸化物層がどのような厚さであれ、貼り合わせエネルギーは、レシーバ基板の貼り合わせられるべき表面が貼り合わせのためにプラズマ活性化（中性ガスによる）によって事前に処理された場合には、その表面がプラズマによって活性化されなかった場合よりも大きいことを示している。しかしながら、このプラズマ活性化の効果は、層の厚さだけでなく使用された中性ガス（アルゴンまたは窒素）にも依存する。
しかしながら、（それどころか）、きわめて薄い酸化物層の場合、貼り合わせエネルギーの低下は、存在しなかった。
図４は、レシーバ基板は、活性化されずに、ドナー基板の酸化された表面を酸化プラズマによって活性化することは、アルゴンプラズマおよび窒素プラズマによる処理と比較した欠陥数の点において、より良好な結果を提供することを示しており、これは、酸化プラズマによるドナー基板の活性化が選択されることを説明している。
ドナー基板の表面における酸化物層は、ここでは、２５０Åの厚さを有する。
実際、ドナー基板の酸化された表面が、酸化プラズマによって活性化された場合には、多くの欠陥がカウントされ、ドナー基板の酸化された表面が、窒素を含む雰囲気中においてプラズマによって活性化された場合には、約１５個程度の欠陥がカウントされ、そして、ドナー基板の酸化された表面が、アルゴンを含む雰囲気中においてプラズマによって活性化された場合には、約２５個程度の欠陥がカウントされた。
さらに、ドナー基板の酸化された表面が酸化プラズマによって活性化された後に得られる結果は、同様に、欠陥数の点において、表面が事前に活性化されなかった場合に得られる結果よりも良好なものである。
本発明において説明された方法の実施形態の実験条件は、限定するものではない例として提供されたものである。
２５０Åの酸化物層を得るためにレシーバ基板に貼り合わせられたドナー基板から層を転写するための剥離の後にカウントされた欠陥の数を比較するグラフを示す図である。貼り合わせは、プラズマ活性化とともになされ、そのプラズマ活性化中に、 ・表面が酸化されたドナー基板は、酸化プラズマによって活性化され、 ・そして、シリコンレシーバ基板は、不活性ガス（窒素またはアルゴン）からなる雰囲気中において２つの種類のプラズマの中の一方によって活性化され、あるいは、このシリコンレシーバ基板は、活性化されなかった。 １２５Åの酸化物層を得るためにレシーバ基板に貼り合わせられたドナー基板から層を転写するための剥離の後にカウントされた欠陥の数を比較するグラフを示す図である。貼り合わせは、プラズマ活性化とともに実行され、そのプラズマ活性化中に、 ・表面が酸化されたドナー基板は、酸化プラズマによって活性化され、 ・そして、シリコンレシーバ基板は、不活性ガス（窒素またはアルゴン）からなる雰囲気中において２つの種類のプラズマの中の一方によって活性化され、あるいは、このシリコンレシーバ基板は、活性化されなかった。 互いに貼り合わせられた２つの基板間の得られた貼り合わせエネルギーを比較する図である。一方の基板は、酸化物層によって被覆され、かつ、貼り合わせの前に、 ・異なる種類の非酸化基板の処理（窒素プラズマまたはアルゴンプラズマによる活性化、および、プラズマ活性化無し）、 ・表面が酸化された基板を被覆する異なる厚さ（１，０００Å、５００Å、２５０Å、および、１２５Å）の酸化物層、 を用いて、酸化プラズマによって活性化された。 ２５０Åの酸化物層を得るためにレシーバ基板に貼り合わせられたドナー基板から１つの層を転写するための剥離の後にカウントされた欠陥の数を比較するグラフを示す図である。貼り合わせは、プラズマ活性化とともに実行され、そのプラズマ活性化中に、 ・ドナー基板の酸化表面は、中性雰囲気（窒素またはアルゴン）中において、２つの種類のプラズマの中の一方によって、または、酸化プラズマによって、活性化され、あるいは、そのドナー基板の酸化表面は、活性化されず、 ・そして、非酸化シリコンの状態であるレシーバ基板は、活性化されなかった。

Claims (17)

  1. ・熱処理によって２つの基板を貼り合わせるステップと、
    ・貼り合わせられるべき表面を前記基板ごとにプラズマ活性化するステップであり、前記２つの基板の中の第１の基板の前記貼り合わせられるべき表面が酸化物層を備える、前記プラズマ活性化するステップと、
    を実行する、半導体材料の中から選択された材料に実施される２つの基板を貼り合わせる方法において、
    前記酸化物層の前記プラズマ活性化が、酸素を含む雰囲気中において実行され、第２の基板の前記貼り合わせられるべき表面の前記プラズマ活性化が、不活性雰囲気中において実行されることを特徴とする、方法。
  2. 表面が酸化物層を備えた前記基板が、レシーバ基板へ層を転写するためのドナー基板であることを特徴とする、請求項１に記載の貼り合わせる方法。
  3. 前記酸化物層が、前記ドナー基板の熱酸化によって得られることを特徴とする、請求項２に記載の方法。
  4. 前記酸化物層が、前記ドナー基板上に堆積されることを特徴とする、請求項２に記載の方法。
  5. 前記転写によって、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）型構造が得られることを特徴とする、請求項２〜４のいずれか一項に記載の方法。
  6. 前記ＳＯＩが、ＵＴＢＯＸ（Ｕｌｔｒａ Ｔｈｉｎ Ｂｕｒｉｅｄ ｏｘｉｄｅ）型薄層を備え、前記薄層の厚さが、５００Å以下であることを特徴とする、請求項１〜５のいずれか一項に記載の方法。
  7. 前記レシーバ基板が、シリコンであることを特徴とする、請求項２〜６のいずれか一項に記載の方法。
  8. 前記中性ガスが、アルゴンであることを特徴とする、請求項１〜７のいずれか一項に記載の方法。
  9. プラズマ活性化中の電力密度が、０．４Ｗ／ｃｍ２であることを特徴とする、請求項１〜８のいずれか一項に記載の方法。
  10. 前記中性ガスが、窒素であることを特徴とする、請求項１〜７のいずれか一項に記載の方法。
  11. プラズマ活性化中の前記電力密度が、０．８Ｗ／ｃｍ２であることを特徴とする、請求項１〜１０のいずれか一項に記載の方法。
  12. 前記レシーバ基板が、前記プラズマ活性化ステップの前に、洗浄ステップを施されることを特徴とする、請求項２と組み合わせた、請求項１〜１１のいずれか一項に記載の方法。
  13. 前記ドナー基板が、前記プラズマ活性化ステップの前に、洗浄ステップを施されることを特徴とする、請求項２と組み合わせた、請求項１〜１２のいずれか一項に記載の方法。
  14. 前記熱貼り合わせ処理が、低い温度において実行されることを特徴とする、請求項１〜１３のいずれか一項に記載の方法。
  15. 前記熱貼り合わせ処理が、２００℃と６００℃との間に存在する温度において実行されることを特徴とする、請求項１〜１４のいずれか一項に記載の方法。
  16. 前記熱貼り合わせ処理が、短い期間にわたって実行されることを特徴とする、請求項１〜１５のいずれか一項に記載の方法。
  17. 前記熱貼り合わせ処理が、約２時間にわたって実行されることを特徴とする、請求項１〜１６のいずれか一項に記載の方法。
JP2007279271A 2006-12-18 2007-10-26 ダブルプラズマｕｔｂｏｘ Pending JP2008177531A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0655608A FR2910177B1 (fr) 2006-12-18 2006-12-18 Couche tres fine enterree

Publications (2)

Publication Number Publication Date
JP2008177531A true JP2008177531A (ja) 2008-07-31
JP2008177531A5 JP2008177531A5 (ja) 2011-11-10

Family

ID=38057349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007279271A Pending JP2008177531A (ja) 2006-12-18 2007-10-26 ダブルプラズマｕｔｂｏｘ

Country Status (10)

Country Link
US (1) US20080145650A1 (ja)
EP (1) EP1936667B1 (ja)
JP (1) JP2008177531A (ja)
KR (1) KR100944235B1 (ja)
CN (1) CN100527357C (ja)
AT (1) ATE458270T1 (ja)
DE (1) DE602007004811D1 (ja)
FR (1) FR2910177B1 (ja)
SG (2) SG144023A1 (ja)
TW (1) TW200847240A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011523784A (ja) * 2008-05-26 2011-08-18 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ 直接接合方法における窒素プラズマ表面処理
JP2015176899A (ja) * 2014-03-13 2015-10-05 信越化学工業株式会社 複合基板の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8481406B2 (en) 2010-07-15 2013-07-09 Soitec Methods of forming bonded semiconductor structures
SG177816A1 (en) * 2010-07-15 2012-02-28 Soitec Silicon On Insulator Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
FR2992772B1 (fr) * 2012-06-28 2014-07-04 Soitec Silicon On Insulator Procede de realisation de structure composite avec collage de type metal/metal

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391227A (ja) * 1989-09-01 1991-04-16 Nippon Soken Inc 半導体基板の接着方法
JPH07249749A (ja) * 1994-03-11 1995-09-26 Canon Inc Ｓｏｉ基板の作製方法
JPH09223781A (ja) * 1995-12-15 1997-08-26 Komatsu Electron Metals Co Ltd 貼り合わせｓｏｉウェーハの製造方法
JPH1145840A (ja) * 1997-03-27 1999-02-16 Canon Inc 複合部材の分離方法、分離された部材、分離装置、半導体基体の作製方法および半導体基体
JPH11186187A (ja) * 1997-12-22 1999-07-09 Mitsubishi Materials Silicon Corp Ｓｏｉ基板の製造方法
JP2002231692A (ja) * 2001-01-30 2002-08-16 Sony Corp 半導体製造装置
JP2006080314A (ja) * 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
JP2006324530A (ja) * 2005-05-19 2006-11-30 Shin Etsu Chem Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU9296098A (en) * 1997-08-29 1999-03-16 Sharon N. Farrens In situ plasma wafer bonding method
US6171982B1 (en) * 1997-12-26 2001-01-09 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
JPH11251207A (ja) * 1998-03-03 1999-09-17 Canon Inc Ｓｏｉ基板及びその製造方法並びにその製造設備
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
US6780759B2 (en) * 2001-05-09 2004-08-24 Silicon Genesis Corporation Method for multi-frequency bonding
FR2874455B1 (fr) * 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
US6995075B1 (en) * 2002-07-12 2006-02-07 Silicon Wafer Technologies Process for forming a fragile layer inside of a single crystalline substrate
AU2003270040A1 (en) * 2002-08-29 2004-03-19 Massachusetts Institute Of Technology Fabrication method for a monocrystalline semiconductor layer on a substrate
US6911375B2 (en) * 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
US6833195B1 (en) * 2003-08-13 2004-12-21 Intel Corporation Low temperature germanium transfer
JPWO2005022610A1 (ja) * 2003-09-01 2007-11-01 株式会社Sumco 貼り合わせウェーハの製造方法
US20050067377A1 (en) * 2003-09-25 2005-03-31 Ryan Lei Germanium-on-insulator fabrication utilizing wafer bonding
WO2005055293A1 (ja) * 2003-12-02 2005-06-16 Bondtech Inc. 接合方法及びこの方法により作成されるデバイス並びに表面活性化装置及びこの装置を備えた接合装置
FR2876220B1 (fr) * 2004-10-06 2007-09-28 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
US7105897B2 (en) * 2004-10-28 2006-09-12 Taiwan Semiconductor Manufacturing Company Semiconductor structure and method for integrating SOI devices and bulk devices
KR100634528B1 (ko) * 2004-12-03 2006-10-16 삼성전자주식회사 단결정 실리콘 필름의 제조방법
KR100601976B1 (ko) * 2004-12-08 2006-07-18 삼성전자주식회사 스트레인 실리콘 온 인슐레이터 구조체 및 그 제조방법
US8138061B2 (en) * 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
JP2009503907A (ja) * 2005-08-03 2009-01-29 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 結晶化度が改善された歪シリコン層を有する歪シリコンオンインシュレータ（ｓｓｏｉ）構造

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391227A (ja) * 1989-09-01 1991-04-16 Nippon Soken Inc 半導体基板の接着方法
JPH07249749A (ja) * 1994-03-11 1995-09-26 Canon Inc Ｓｏｉ基板の作製方法
JPH09223781A (ja) * 1995-12-15 1997-08-26 Komatsu Electron Metals Co Ltd 貼り合わせｓｏｉウェーハの製造方法
JPH1145840A (ja) * 1997-03-27 1999-02-16 Canon Inc 複合部材の分離方法、分離された部材、分離装置、半導体基体の作製方法および半導体基体
JPH11186187A (ja) * 1997-12-22 1999-07-09 Mitsubishi Materials Silicon Corp Ｓｏｉ基板の製造方法
JP2002231692A (ja) * 2001-01-30 2002-08-16 Sony Corp 半導体製造装置
JP2006080314A (ja) * 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
JP2006324530A (ja) * 2005-05-19 2006-11-30 Shin Etsu Chem Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011523784A (ja) * 2008-05-26 2011-08-18 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ 直接接合方法における窒素プラズマ表面処理
JP2015176899A (ja) * 2014-03-13 2015-10-05 信越化学工業株式会社 複合基板の製造方法

Also Published As

Publication number Publication date
SG162813A1 (en) 2010-07-29
FR2910177A1 (fr) 2008-06-20
CN100527357C (zh) 2009-08-12
US20080145650A1 (en) 2008-06-19
TW200847240A (en) 2008-12-01
SG144023A1 (en) 2008-07-29
KR100944235B1 (ko) 2010-02-24
FR2910177B1 (fr) 2009-04-03
CN101207021A (zh) 2008-06-25
DE602007004811D1 (de) 2010-04-01
EP1936667B1 (fr) 2010-02-17
KR20080056630A (ko) 2008-06-23
EP1936667A1 (fr) 2008-06-25
ATE458270T1 (de) 2010-03-15

Similar Documents

Publication Publication Date Title
JP4927080B2 (ja) 厚い絶縁層の粗さを減少させるための方法
KR101057140B1 (ko) 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들
TWI492275B (zh) The method of manufacturing the bonded substrate
JP4722823B2 (ja) 電気特性を向上させた複合基板の作製方法
US6991995B2 (en) Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer
JP4718425B2 (ja) 複合基板の作製方法
JP4407127B2 (ja) Ｓｏｉウエーハの製造方法
JP2012004599A (ja) 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法
US20110189834A1 (en) Surface treatment for molecular bonding
US8461018B2 (en) Treatment for bonding interface stabilization
WO2007094233A1 (ja) Ｓｏｉ基板およびｓｏｉ基板の製造方法
WO2005124865A1 (ja) 貼り合わせウェーハの製造方法
US20110207295A1 (en) Method of detaching semi-conductor layers at low temperature
JP2008177531A (ja) ダブルプラズマｕｔｂｏｘ
JP5681975B2 (ja) 半導体薄膜のスタックを製造する方法
US8367519B2 (en) Method for the preparation of a multi-layered crystalline structure
JP2009253184A (ja) 貼り合わせ基板の製造方法
JP2010278340A (ja) 貼り合わせウェーハの製造方法
JP2007141946A (ja) Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板
JP2016508291A (ja) 多層半導体デバイス作製時の低温層転写方法
JP2015176899A (ja) 複合基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20110921

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120327