JP2007141946A - Soi基板の製造方法及びこの方法により製造されたsoi基板 - Google Patents
Soi基板の製造方法及びこの方法により製造されたsoi基板 Download PDFInfo
- Publication number
- JP2007141946A JP2007141946A JP2005330265A JP2005330265A JP2007141946A JP 2007141946 A JP2007141946 A JP 2007141946A JP 2005330265 A JP2005330265 A JP 2005330265A JP 2005330265 A JP2005330265 A JP 2005330265A JP 2007141946 A JP2007141946 A JP 2007141946A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- soi
- oxide film
- silicon substrate
- cleaning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【解決手段】
SOI基板の製造方法は、SOI層となる第1半導体基板11を酸化膜11aを介して第2半導体基板12に重ね合せて積層体13を形成する。重ね合せる前の第1半導体基板11及び第2半導体基板12の洗浄及び重ね合せを行う場所の雰囲気における相対湿度が25℃換算で46〜60%である。
【選択図】図1
Description
しかし、いずれの貼合せ法においても、第1及び第2半導体基板直径が100mm、200mm、300mmと大きくなるにつれて、貼合せ面が大きくなり、図4及び図5に示される貼合せ欠陥の1種であるボイド4又はブリスタ5の発生率が高くなる。図4に示すように、ボイド4とは、貼合せ接合面に封じ込められた有機物又はパーティクルが高温の結合熱処理等を受けて気化し、その気化ガスを封じ込めていた酸化膜1a及びSOI層1cを弾いてSOI基板の表面に生じたくぼみをいう。図5に示すように、ブリスタ5とは貼合せ接合面に封じ込められた有機物又はパーティクルが高温の結合熱処理等を受けて気化し、その気化ガスが酸化膜1aと第2半導体基板2の間に気泡として封じ込められSOI基板表面に生じた膨れをいう。貼合せ欠陥であるボイド又はブリスタが発生すると、貼合せ歩留まりが低下するため、製造コストが高くなるという不具合が生じる。
このSOI基板の製造方法では、重ね合せを行うクリーンルームに有機物除去フィルタを設置してそのクリーンルーム内の炭素濃度を管理し又は炭素濃度を管理したウェーハケースに洗浄後の第1半導体基板及び第2半導体基板を保管して管理する。これにより、洗浄後時間の経過とともに両基板表面の炭素濃度が増大するのを抑制でき、炭素濃度に影響されるボイド又はブリスタの発生率を抑えることができるとしている。また、剥離熱処理後でもSOI基板の接合強度が高く剥がれが生じないとしている。
その特徴ある点は、第1半導体基板11及び第2半導体基板12の洗浄及び重ね合せを行う場所の雰囲気における相対湿度が25℃換算で46〜60%であることを特徴とするSOI基板の製造方法である。
第1の理由は、第1及び第2半導体基板11,12自体から発生した静電気が空気中の水分を伝って逃げる。これにより、第1及び第2半導体基板11,12の静電気の帯電量が小さくなり、第1及び第2半導体基板11,12表面へのパーティクルの付着を抑制することができる。
第2の理由は、クリーンルーム16(図3)環境にわずかに存在し、炭素数が多いために比較的分極しやすいジブチルヒドロキシトルエン分解物(BHT)、テトラフルオロシラン、カプロラクタム等の高分子有機物の第1及び第2半導体基板11,12表面への付着を静電気の帯電量を小さくすることで抑制することができる。
グラインドバック法により作製されるSOI基板は結合熱処理後に研磨するためSOI基板の上部を構成する第1半導体基板の剛性が強く、接合面に閉じ込められた有機物が少量であれば気化によりガス化してもボイド又はブリスタを形成せずに拡散して消滅する。一方、スマートカット法により作製されるSOI基板10は、剥離熱処理後のSOI層11cの厚さが1μm以下であるためSOI基板10の上部を構成する第1半導体基板11の剛性が弱く、重ね合せ前の第1及び第2半導体基板11,12表面にパーティクル又は有機物が付着することによるボイド又はブリスタの発生率が高い。
このスマートカット法では、剥離熱処理により積層体13をイオン注入領域11bで分離して、第2半導体基板12より薄いSOI層11cが酸化膜11a上に形成されるため、この剥離熱処理時において、接合面に存在する有機物又はパーティクルが膨張しようとする。このため第2半導体基板12より薄くて機械的強度の低い酸化膜11a及びSOI層11cが上記膨張力により変形して、上記第1及び第2半導体基板11,12重ね合せ面に剥離部分が生じ、貼合せ欠陥が発生しやすい。
この請求項3に記載されたSOI基板は、有機物やパーティクルによるボイド又はブリスタの発生が著しく抑制されたものとなる。
図1に示すように、本発明のSOI基板の製造方法は、SOI層11cとなる第1シリコン基板11又はこの基板11に酸化膜11aを形成する酸化膜形成工程(図1(b))と、この第1シリコン基板11にイオンを注入して第1シリコン基板11内部にイオン注入領域11bを形成するイオン注入工程(図1(c))と、第1シリコン基板11及び第2シリコン基板12をそれぞれ洗浄する洗浄工程(図1(c)〜(e))と、第1シリコン基板11を第2シリコン基板12に酸化膜11aを介して重ね合せることにより積層体13を形成する積層体形成工程(図1(e))と、第1シリコン基板11をイオン注入領域11bで分離し第2シリコン基板12上に酸化膜11aを介して薄膜の単結晶からなるSOI層11cを形成するSOI層形成工程(図1(f))と、SOI基板10を所定の条件及び所定の温度に所定の時間保持する結合熱処理工程(図1(g))とを含む。
<酸化膜形成工程>
図1(a)及び(d)に示すように、この工程では、第1シリコン基板11を熱酸化することにより第1シリコン基板11の表面に酸化膜11a(SiO2膜)を形成する。第1シリコン基板11及び第2シリコン基板12はチョクラルスキー法で製造される。図1(b)に示すように、酸化膜の形成は、この単結晶シリコンからなる第1シリコン基板11を900℃以上の高温で熱酸化させることにより行われ、この実施の形態では第1シリコン基板11の全表面に絶縁膜である酸化膜(SiO2膜)11aを形成する。上記酸化膜11aの厚さは50〜300nm、好ましくは100〜200に形成される。ここで、酸化膜11aの厚さを50〜300nmの範囲に限定したのは、50nm未満では高温の貼合せ処理においてボイドが消滅しにくく貼合せ歩留まりが低下するからであり、300nmを越えると酸化膜11aの均一性がデバイス要求より劣化し、また通常のイオン注入機の加速電圧では酸化膜11aを介してのイオン注入の深さが不十分なために必要なSOI層11cの膜厚(20〜100nm)が得られないからである。なお、上記酸化膜11a(SiO2膜)を熱酸化ではなくCVD法により第1シリコン基板11の表面にのみ形成してもよい。なお、上記酸化膜11a(SiO2膜)を熱酸化ではなくCVD法により形成してもよい。また、この実施の形態では、第1シリコン基板11のみに酸化膜11aを形成したが、第1及び第2シリコン基板11,12の双方に酸化膜11aを形成してもよい。
図1(c)に示すように、この工程では、酸化膜11aが形成され、その酸化膜11a上の第1主面11aにイオンを注入して、第1シリコン基板11内部にその酸化膜11aに平行なイオン注入領域11bを形成する。具体的に説明すると、この全面に酸化膜11aが形成された第1シリコン基板11に第1主面11d側から水素ガスイオン(H+)をドーズ量を5.0×1016/cm2以上でイオン注入する(図1(c))。なお、水素分子イオン(H2 +)の場合には、水素ガスイオンの場合の約2分の1の注入量が必要である。また、イオン注入領域11bの厚さは200〜1200nm、好ましくは500〜700nmに設定される。ここで、イオン注入領域11bの厚さを200〜1200nmに限定したのは、200nm未満では、分離熱処理後に欠陥が発生し易くなり、1200nmを越えると通常のイオン注入ではそれ以上の深さで注入できないからである。このイオン注入領域11bは水素分子イオン又は水素ガスイオンの注入により第1シリコン基板11内部に酸化膜11aと平行に形成される、即ち第1主面11dと平行に形成される。
なお、この実施の形態では、水素ガスイオン及び水素分子イオンの注入に代えて、或いは水素ガスイオン又は水素分子イオンとともに、ヘリウムイオン(He+)を注入してもよい。
図示しない図1(c)〜(e)の間におけるこの工程では、上記第1シリコン基板11と上記第2シリコン基板12をそれぞれ相対湿度46〜60%の雰囲気中でRCA法により洗浄する。
この洗浄は図3に示すように、まず第1半導体基板11(図1)と第2半導体基板12(図1)がそれぞれ、クリーンルーム16から洗浄装置17の搬入口18から搬入台22へ搬入することにより開始される。次に洗浄装置17内部に一列に並んだ洗浄槽を両基板11,12がそれぞれSC−1洗浄槽23、リンス槽24、SC−2洗浄槽25、リンス槽26の順で搬送され洗浄される。続いて乾燥装置27に搬送され乾燥が行われ、取出台28まで洗浄装置17内を搬送される。取出口19を作業者20が開扉し第1シリコン基板11と第2シリコン基板12はそれぞれ洗浄装置17内からクリーンルーム16へ搬送される。この開扉時にクリーンルーム16のクリーンエア21が洗浄装置17内へ流れ込む。
図1(e)に示すように、この工程では、上記第1シリコン基板11を第1主面11dの酸化膜11aを介して第2シリコン基板12に相対湿度46〜60%の雰囲気中、室温で重ね合せて積層体13を形成する(図(e))。具体的には、上記洗浄装置17(図3)の取出口19(図3)から第1シリコン基板11及び第2シリコン基板12が、相対湿度が25℃換算で46〜60%の雰囲気に制御されているクリーンルーム16(図3)内に設置されている貼合せ装置へ搬送され、上記雰囲気中、室温で、第1シリコン基板11が第1主面11dの酸化膜11aを介して第2シリコン基板12上へ重ね合わせられる。
図1(f)に示すように、この工程では、積層体13を所定の温度で熱処理して第1シリコン基板11をイオン注入領域11bで分離して第2シリコン基板12上に酸化膜11aを介して薄膜の単結晶からなるSOI層11cを形成する。具体的に説明すると、積層体13を炉に入れて450〜800℃の範囲、好ましくは500〜700℃に昇温し、この温度範囲に1〜60分間、好ましくは10〜30分間保持して剥離熱処理を行う。なお上記熱処理時の炉内雰囲気は窒素ガス、アルゴンガス等の不活性ガス雰囲気である。これにより第1シリコン基板11が水素イオン注入ピーク位置に相当するイオン注入領域11bのところで割れて、酸化膜11aを介してSOI層11cが積層された第2シリコン基板12からなるSOI基板10を得ることができる。
図1(g)に示すように、この工程では、SOI基板10を所定の温度で熱処理して、第2シリコン基板12とその上に積層された酸化膜11a及びSOI層11cの接合を強化する。具体的に説明すると、SOI基板10を不活性ガス雰囲気中で1000〜1300℃、好ましくは1100〜1200℃の温度に、1〜3時間、好ましくは1〜2時間保持する。この結合熱処理の温度を1000〜1300℃の範囲に限定したのは、1000℃未満では貼合せ面の接合が不十分であり、1300℃を越えるとスリップ転移が発生するという不具合が生じるからである。この結合熱処理は高温で行われるため、貼合せ面に有機物又はパーティクルが存在すると、この有機物又はパーティクルが膨張しようとする。しかし高湿度にすることにより接合力が高められているため、基板の接合面に存在するパーティクルが膨張しようとしても、比較的厚く機械的強度の高い第2シリコン基板12とともに、酸化膜11aやSOI層11cが上記膨張力を抑え込むので、上記重ね合せ面に剥離部分を発生させずに第2シリコン基板12に酸化膜11aを介してSOI層11cをほぼ完全に貼合せることができる。この結果、接合面に有機物又はパーティクルが存在しても、この有機物又はパーティクルはボイドやブリスタ等の貼合せ欠陥になりにくい。
なお、上記実施形態では、半導体としてシリコンを挙げたが、SiGe、SiC、Ge等の半導体にも適用できる。
<実施例1>
図1に示すように、先ず直径が300mmであり、抵抗率が1〜10ΩcmであるP型シリコンウェーハからなる第1シリコン基板と第2シリコン基板とをそれぞれ準備した。次いで第1シリコン基板を乾燥した酸素雰囲気中で1050℃に4時間保持する熱処理を行い、第1シリコン基板表面全体に、0.15μm(1500Å)の酸化膜を形成した。その後第1シリコン基板の第1主面に50keVの注入エネルギで水素ガスイオン(H+)6×1016/cm2のドーズ量でイオン注入し、第1シリコン基板の内部にイオン注入領域を形成した。次に洗浄及び重ね合せを行う洗浄装置及び貼合せ装置が設置されているクリーンルームの雰囲気及び洗浄装置内の雰囲気が25℃換算で相対湿度46%に制御した雰囲気中、第1シリコン基板と第2シリコン基板を洗浄した後、第1シリコン基板の第1主面側の酸化膜が第2シリコン基板に密着するように、第1シリコン基板を第2シリコン基板に重ね合せることにより、積層体を形成した。この積層体を熱処理炉に収容し、この炉内を窒素(N2)ガス雰囲気中で500℃に昇温し、30分間保持することにより、積層体をイオン注入領域で分離した。これにより酸化膜を介してSOI層が積層された第2シリコン基板からなるSOI基板を得た。このSOI基板を実施例1とした。
洗浄及び重ね合せを行う洗浄装置及び貼合せ装置が設置されているクリーンルームの雰囲気が25℃換算で相対湿度50%に制御した雰囲気であることを除き、実施例1と同様にしてSOI基板を得た。このSOI基板を実施例2とした。
<実施例3>
洗浄及び重ね合せを行う洗浄装置及び貼合せ装置が設置されているクリーンルームの雰囲気が25℃換算で相対湿度55%に制御した雰囲気であることを除き、実施例1と同様にしてSOI基板を得た。このSOI基板を実施例3とした。
<実施例4>
洗浄及び重ね合せを行う洗浄装置及び貼合せ装置が設置されているクリーンルームの雰囲気が25℃換算で相対湿度60%に制御した雰囲気であることを除き、実施例1と同様にしてSOI基板を得た。このSOI基板を実施例4とした。
洗浄及び重ね合せを行う洗浄装置及び貼合せ装置が設置されているクリーンルームの雰囲気が25℃換算で相対湿度20%に制御した雰囲気であることを除き、実施例1と同様にしてSOI基板を得た。このSOI基板を比較例1とした。
<比較例2>
洗浄及び重ね合せを行う洗浄装置及び貼合せ装置が設置されているクリーンルームの雰囲気が25℃換算で相対湿度25%に制御した雰囲気であることを除き、実施例1と同様にしてSOI基板を得た。このSOI基板を比較例2とした。
<比較例3>
洗浄及び重ね合せを行う洗浄装置及び貼合せ装置が設置されているクリーンルームの雰囲気が25℃換算で相対湿度30%に制御した雰囲気であることを除き、実施例1と同様にしてSOI基板を得た。このSOI基板を比較例3とした。
洗浄及び重ね合せを行う洗浄装置及び貼合せ装置が設置されているクリーンルームの雰囲気が25℃換算で相対湿度35%に制御した雰囲気であることを除き、実施例1と同様にしてSOI基板を得た。このSOI基板を比較例4とした。
<比較例5>
洗浄及び重ね合せを行う洗浄装置及び貼合せ装置が設置されているクリーンルームの雰囲気が25℃換算で相対湿度40%に制御した雰囲気であることを除き、実施例1と同様にしてSOI基板を得た。このSOI基板を比較例5とした。
<比較例6>
洗浄及び重ね合せを行う洗浄装置及び貼合せ装置が設置されているクリーンルームの雰囲気が25℃換算で相対湿度70%に制御した雰囲気であることを除き、実施例1と同様にしてSOI基板を得た。このSOI基板を比較例6とした。
実施例1〜4及び比較例1〜6のSOI基板の表面の外観を目視で観察し、サイズ1mm以上の大きさのボイド又はブリスタ等の貼合せ欠陥の個数を数えた。貼合せ欠陥の一種であるボイド、ブリスタのサイズは1〜20mmと大きく、基板表面は鏡面状態のため特別な装置を用いずとも目視にて確認できる。また、貼合せ歩留まりの定義として、基板の外周端から基板中心に向かって幅5mmの範囲に存在する貼合せ欠陥を除外し、除外した範囲以外の基板表面上に存在する1mm以上の大きさの貼合せ欠陥が1個も発生していない基板の枚数を試験に使用した全基板枚数で割った値とした。この結果を図2に現す。
11 第1シリコン基板(第1半導体基板)
11a 酸化膜
11b イオン注入領域
11c SOI層
12 第2シリコン基板(第2半導体基板)
13 積層体
Claims (3)
- SOI層(11c)となる第1半導体基板(11)に酸化膜(11a)を形成し、この基板(11)に貼合わされ支持基板となる第2半導体基板(12)の前記両基板(11,12)をそれぞれ洗浄し、前記第1半導体基板(11)を酸化膜(11a)を介して前記第2半導体基板(12)に重ね合せて積層体(13)を形成した後に、前記第1半導体基板(11)を薄膜化してSOI層(11c)を形成するSOI基板の製造方法において、
前記第1半導体基板(11)及び前記第2半導体基板(12)の洗浄及び重ね合せを行う場所の雰囲気における相対湿度が25℃換算で46〜60%であることを特徴とするSOI基板の製造方法。 - 第1半導体基板(11)に酸化膜(11a)が形成され、前記酸化膜(11a)の形成された前記第1半導体基板(11)にイオン注入して第1半導体基板(11)内部にイオン注入領域(11b)を形成する工程を更に含み、SOI層(11c)の形成が積層体(13)を熱処理により前記イオン注入領域(11b)で分離することにより行われる請求項1記載のSOI基板の製造方法。
- 請求項1ないし2のいずれか1項に記載の方法で製造されたSOI基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005330265A JP2007141946A (ja) | 2005-11-15 | 2005-11-15 | Soi基板の製造方法及びこの方法により製造されたsoi基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005330265A JP2007141946A (ja) | 2005-11-15 | 2005-11-15 | Soi基板の製造方法及びこの方法により製造されたsoi基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007141946A true JP2007141946A (ja) | 2007-06-07 |
Family
ID=38204503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005330265A Pending JP2007141946A (ja) | 2005-11-15 | 2005-11-15 | Soi基板の製造方法及びこの方法により製造されたsoi基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007141946A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009125844A1 (ja) | 2008-04-10 | 2009-10-15 | 信越化学工業株式会社 | 貼り合わせ基板の製造方法 |
WO2010098007A1 (ja) * | 2009-02-26 | 2010-09-02 | 信越半導体株式会社 | Soiウェーハの製造方法 |
JP2017157814A (ja) * | 2016-03-03 | 2017-09-07 | 上海新昇半導體科技有限公司 | Soi基板及びその製造方法 |
JP2017157811A (ja) * | 2016-03-03 | 2017-09-07 | 上海新昇半導體科技有限公司 | Soi基板及びその製造方法 |
JP2017157815A (ja) * | 2016-03-03 | 2017-09-07 | 上海新昇半導體科技有限公司 | Soi基板及びその製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000030992A (ja) * | 1998-07-10 | 2000-01-28 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
JP2000315634A (ja) * | 1999-04-30 | 2000-11-14 | Mitsubishi Materials Silicon Corp | 張り合わせ用シリコンウェーハおよび張り合わせ基板の製造方法 |
JP2001056140A (ja) * | 1999-08-18 | 2001-02-27 | Takenaka Komuten Co Ltd | クリーンルーム |
JP2002184960A (ja) * | 2000-12-18 | 2002-06-28 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法及びsoiウェーハ |
JP2002313689A (ja) * | 2001-04-18 | 2002-10-25 | Shin Etsu Handotai Co Ltd | 貼り合せ基板の製造方法 |
JP2004266071A (ja) * | 2003-02-28 | 2004-09-24 | Canon Inc | 貼り合わせシステム |
-
2005
- 2005-11-15 JP JP2005330265A patent/JP2007141946A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000030992A (ja) * | 1998-07-10 | 2000-01-28 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
JP2000315634A (ja) * | 1999-04-30 | 2000-11-14 | Mitsubishi Materials Silicon Corp | 張り合わせ用シリコンウェーハおよび張り合わせ基板の製造方法 |
JP2001056140A (ja) * | 1999-08-18 | 2001-02-27 | Takenaka Komuten Co Ltd | クリーンルーム |
JP2002184960A (ja) * | 2000-12-18 | 2002-06-28 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法及びsoiウェーハ |
JP2002313689A (ja) * | 2001-04-18 | 2002-10-25 | Shin Etsu Handotai Co Ltd | 貼り合せ基板の製造方法 |
JP2004266071A (ja) * | 2003-02-28 | 2004-09-24 | Canon Inc | 貼り合わせシステム |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009125844A1 (ja) | 2008-04-10 | 2009-10-15 | 信越化学工業株式会社 | 貼り合わせ基板の製造方法 |
JP2009272619A (ja) * | 2008-04-10 | 2009-11-19 | Shin Etsu Chem Co Ltd | 貼り合わせ基板の製造方法 |
US8314006B2 (en) | 2008-04-10 | 2012-11-20 | Shin-Etsu Chemical Co., Ltd. | Method for manufacturing bonded wafer |
WO2010098007A1 (ja) * | 2009-02-26 | 2010-09-02 | 信越半導体株式会社 | Soiウェーハの製造方法 |
JP2010199353A (ja) * | 2009-02-26 | 2010-09-09 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法 |
CN102326227A (zh) * | 2009-02-26 | 2012-01-18 | 信越半导体股份有限公司 | Soi晶片的制造方法 |
JP2017157814A (ja) * | 2016-03-03 | 2017-09-07 | 上海新昇半導體科技有限公司 | Soi基板及びその製造方法 |
JP2017157811A (ja) * | 2016-03-03 | 2017-09-07 | 上海新昇半導體科技有限公司 | Soi基板及びその製造方法 |
JP2017157815A (ja) * | 2016-03-03 | 2017-09-07 | 上海新昇半導體科技有限公司 | Soi基板及びその製造方法 |
US10014210B2 (en) | 2016-03-03 | 2018-07-03 | Zing Semiconductor Corporation | SOI substrate and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7598153B2 (en) | Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species | |
US8202785B2 (en) | Surface treatment for molecular bonding | |
JP5292642B2 (ja) | 層の貼り合わせおよび転写プロセス | |
JP2008021971A (ja) | 電子工学、光学または光電子工学に使用される2つの基板を直接接合する方法 | |
TWI492275B (zh) | The method of manufacturing the bonded substrate | |
TW200416813A (en) | Method of producing SOI wafer and SOI wafer | |
JP2007059704A (ja) | 貼合せ基板の製造方法及び貼合せ基板 | |
US20110275226A1 (en) | Process to dissolve the oxide layer in the peripheral ring of a structure of semiconductor-on-insulator type | |
KR20110052456A (ko) | 웨이퍼 접합 방법 | |
JPH06244389A (ja) | 半導体基板の作製方法及び該方法により作製された半導体基板 | |
JP2007141946A (ja) | Soi基板の製造方法及びこの方法により製造されたsoi基板 | |
JP2002184960A (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
JP3456521B2 (ja) | Soi基板の製造方法 | |
JP5518205B2 (ja) | 結晶シリコンの少なくとも一つの極薄層を含む多層膜を製造する方法 | |
JP2008177531A (ja) | ダブルプラズマutbox | |
Li et al. | Room temperature wafer bonding by surface activated ALD-Al2O3 | |
JP6643873B2 (ja) | 2枚の基板を積層する方法 | |
JP2006216662A (ja) | 貼合せsoiウェーハの製造方法及びsoiウェーハ | |
CN116613058A (zh) | 一种复合基底、复合薄膜及其制备方法 | |
TWI345286B (en) | Method of producing simox wafer | |
RU2382437C1 (ru) | Способ изготовления структуры кремний-на-изоляторе | |
JP2010080938A (ja) | 半導体層の作製方法 | |
US8013417B2 (en) | Low cost substrates and method of forming such substrates | |
US9064863B2 (en) | Method for directly adhering two plates together, including a step of forming a temporary protective nitrogen | |
JP2003151987A (ja) | 半導体基板、及び、半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080716 |
|
A977 | Report on retrieval |
Effective date: 20111121 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20111129 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20120125 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120703 |