JP2009272619A - 貼り合わせ基板の製造方法 - Google Patents

貼り合わせ基板の製造方法 Download PDF

Info

Publication number
JP2009272619A
JP2009272619A JP2009095765A JP2009095765A JP2009272619A JP 2009272619 A JP2009272619 A JP 2009272619A JP 2009095765 A JP2009095765 A JP 2009095765A JP 2009095765 A JP2009095765 A JP 2009095765A JP 2009272619 A JP2009272619 A JP 2009272619A
Authority
JP
Japan
Prior art keywords
substrate
bonded
bonding
manufacturing
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009095765A
Other languages
English (en)
Other versions
JP5415129B2 (ja
Inventor
Yuuji Tobisaka
優二 飛坂
Yoshihiro Kubota
芳宏 久保田
Atsuo Ito
厚雄 伊藤
Koichi Tanaka
好一 田中
Makoto Kawai
信 川合
Shoji Akiyama
昌次 秋山
Hiroshi Tamura
博 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2009095765A priority Critical patent/JP5415129B2/ja
Publication of JP2009272619A publication Critical patent/JP2009272619A/ja
Application granted granted Critical
Publication of JP5415129B2 publication Critical patent/JP5415129B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

【課題】 基板全面、特に、貼り合わせ終端部近傍においても良好な薄膜を有する貼り合わせ基板を製造する方法を提供する。
【解決手段】 少なくとも、半導体基板である第1の基板の表面から水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層を形成する工程と、前記第1の基板のイオン注入した面と第2の基板の貼り合わせる面の少なくとも一方の面に表面活性化処理を施す工程と、前記第1の基板のイオン注入した面と前記第2の基板の貼り合わせる面とを、湿度が30%以下、及び/又は、水分量が6g/m以下の雰囲気下において貼り合わせる貼り合わせ工程と、前記第1の基板を前記イオン注入層にて離間させ、前記第1の基板を薄膜化する剥離工程とにより、前記第2の基板の上に薄膜を有する貼り合わせ基板を製造する貼り合わせ基板の製造方法。
【選択図】 図1

Description

本発明は、貼り合わせ基板の製造方法に関する。
半導体デバイスの更なる高性能化を図るために、Silicon on insulator(SOI)基板が近年注目を浴びている。また、支持基板(ハンドル基板)がシリコンではない、Silicon on quartz(SOQ)基板やSilicon on sapphire(SOS)基板なども、それぞれTFT−LCDや高周波(RF)デバイスなどの分野で用いられている。
これら貼り合わせ基板の作製方法にはいくつかあるが、代表的なものとしてSmartcut法(登録商標)が挙げられる。これは酸化膜を形成した単結晶シリコン基板(ドナー基板(本明細書中では第1の基板と呼ぶ))に水素イオンを注入し、支持基板(ハンドル基板(本明細書中では第2の基板と呼ぶ))に貼り合わせた後に、500℃近傍まで加熱し、水素イオン注入界面に沿ってシリコン基板を剥離し、単結晶シリコン薄膜をハンドル基板に転写する。このとき水素注入界面にはマイクロキャビティと呼ばれる水素の微小な空洞ができることにより、界面での剥離を可能としている。その後に単結晶シリコン薄膜とハンドル基板との結合強度を高めるために、1000℃以上の高温で熱処理をした後に、最終表面処理(CMP、熱処理等)を行うという方法である(例えば、特許文献1、2や非特許文献1参照)。
一方、SiGen法は、貼り合わせ面側に水素イオン等を注入したシリコン基板とシリコン基板あるいは他の材料の基板とを貼り合わせる前に、これらの基板の貼り合わせ面の双方もしくは一方の表面をプラズマ処理し、表面が活性化された状態で両基板を貼り合わせ、例えば350℃のような低温で熱処理を施して貼り合わせ強度(接合強度)を高めた後に、常温で機械的に剥離して貼り合わせSOI基板を得る方法である(例えば、特許文献3〜5参照)。
これら2つの方法の相違点は、主としてシリコン薄膜の剥離プロセスにあり、Smartcut法はシリコン薄膜の剥離のために高温での処理を必要とするが、SiGen法は常温での剥離が可能である。
特に、シリコン基板のような半導体基板と他の材料基板とを貼り合わせて貼り合わせ基板を作製する場合には、異種材料間で熱膨張率や固有の耐熱温度の相違などが生じ、これにより基板の割れや局所的なクラックなどが生じ易くなることから、可能な限り低温で剥離処理までの工程を実行することが望ましい。このため、低温剥離が可能なSiGen法は異種材料基板の貼り合わせによる貼り合わせ基板の製造方法として好ましいものと考えられる。
ところで、これらのような、貼り合わせ法による貼り合わせ基板の製造方法では、貼り合わせ界面に入り込んだ異物やガスにより、ボイドと呼ばれるような、半導体層が欠落した欠陥を生じることがある。このようなボイド等の欠陥はデバイス作製時に障害となるものであり、できるだけ少なくすることが求められている。このボイドは、異物等により貼り合わせ面が密着できず、剥離時にその部分の半導体層が転写されず起こるものである。このようなボイドの発生を防止するためには、貼り合わせ前の基板の清浄度と、貼り合わせ環境の清浄度が重要であり、貼り合わせ直前に洗浄したり、貼り合わせを行う雰囲気の清浄度を高レベルに維持するようにされている。
しかしながら、貼り合わせ前の基板の清浄度と、貼り合わせ環境の清浄度を高く保っていても、特に基板の貼り合わせ終端部にボイドが発生しやすいという問題があった。また、この貼り合わせ終端部におけるボイドを防止するためには、さらなる清浄化が必要となるが、そのためには莫大なコストや労力が必要となるという問題があった。
特許第3048201号公報 特開平11−145438号公報 米国特許第6263941号明細書 米国特許第6513564号明細書 米国特許第6582999号明細書
A. J. Auberton−Herve et al., "SMART CUT TECHNOLOGY: INDUSTRIAL STATUS of SOI WAFER PRODUCTION and NEW MATERIAL DEVELOPMENTS" (Electrochemical Society Proceedings Volume 99−3 (1999) p.93−106).
本発明は、このような問題点を解決するためになされたもので、基板全面、特に、貼り合わせ終端部近傍においても良好な薄膜を有する貼り合わせ基板を製造する方法を提供することを目的とする。
本発明は、上記課題を解決するためになされたもので、第1の基板と第2の基板を貼り合わせ、前記第1の基板を薄膜化し、前記第2の基板の上に薄膜を有する貼り合わせ基板を製造する方法であって、少なくとも、半導体基板である前記第1の基板の表面から水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層を形成する工程と、前記第1の基板のイオン注入した面と前記第2の基板の貼り合わせる面の少なくとも一方の面に表面活性化処理を施す工程と、前記第1の基板のイオン注入した面と前記第2の基板の貼り合わせる面とを、湿度が30%以下、及び/又は、水分量が6g/m以下の雰囲気下において貼り合わせる貼り合わせ工程と、前記第1の基板を前記イオン注入層にて離間させ、前記第1の基板を薄膜化する剥離工程とにより、前記第2の基板の上に薄膜を有する貼り合わせ基板を製造することを特徴とする貼り合わせ基板の製造方法を提供する。
以上説明したように、本発明の貼り合わせ基板の製造方法によれば、貼り合わせ時の雰囲気の湿度を低くする(水分量を少なくする)ことにより、貼り合わせ時の密着部の伝搬速度を遅くすることができる。そのため、貼り合わせ界面に存在するガスや微小の異物を効率的に排出することができる。これにより、貼り合わせ終端部において付着物が濃縮され、閉じこめられることを防止することができるので、貼り合わせ終端部でのボイドの発生を防止して貼り合わせ基板の製造を行うことができる。
このような工程を含み、第1の基板と第2の基板の貼り合わせを、湿度が30%以下、及び/又は、水分量が6g/m以下の雰囲気下において貼り合わせる貼り合わせ基板の製造方法であれば、貼り合わせ時の雰囲気の湿度を低くする(水分量を少なくする)ことにより、貼り合わせ時の密着部の伝搬速度を遅くすることができる。そのため、貼り合わせ界面に存在するガスや微小の異物を効率的に排出することができる。これにより、貼り合わせ終端部において付着物が濃縮され、閉じこめられることを防止することができるので、貼り合わせ終端部でのボイドの発生を防止して貼り合わせ基板の製造を行うことができる。
貼り合わせ終端部での密着部の伝搬の様子を模式的に示す説明図であり、(a)は本発明に係る低湿度の場合、(b)は従来の高湿度の場合を示すものである。 貼り合わせ開始部での密着部の伝搬の様子を模式的に示す説明図である。 雰囲気中の水分量及び相対湿度と、貼り合わせ速度との関係を示すグラフである。 本発明の貼り合わせ基板の製造方法が適用できる貼り合わせ基板の製造方法の一例を示すフローチャートである。
以下、本発明についてより詳細に説明する。
前述のように、従来の貼り合わせ基板の製造方法では、貼り合わせ前の基板の清浄度と、貼り合わせ環境の清浄度を高く保っていても、特に基板の貼り合わせ終端部にボイドが発生しやすいという問題があった。また、この貼り合わせ終端部におけるボイドを防止するためには、さらなる清浄化が必要となるが、そのためには莫大なコストや労力が必要となってしまうなどの問題があった。
本発明者らは、このように特に貼り合わせ終端部にボイドが発生しやすい原因について、以下のように検討を行った。
貼り合わせは、2枚の基板を重ね合わせた状態で一部を密着させて行う。貼り合わせは、基板上の不特定な一点を1箇所貼り合わせ開始点として定め、そこを押圧して、そこを中心として円運動をさせて回転させながら、空気が入らないようにスライドさせることにより行うことができる。密着された部分の周囲は、基板同士の間隔が狭いことにより、自発的に密着し、その範囲は貼り合わせ開始部から他方へ向かい伝搬(伝播)していく。この貼り合わせ開始部周辺における密着部の伝搬の様子を図2に模式的に示す。密着部の伝搬の先端では、貼り合わせ界面に存在したガスや微小な異物が押し出され、それらを掃き出していく。大きな異物は貼り合わせ時に移動できずにその場に残る。
貼り合わせ前に基板の洗浄を行った場合でも、洗浄後の雰囲気や基板収納部の雰囲気、貼り合わせ雰囲気に存在するガスや微小な異物が基板表面にわずかだが付着する。貼り合わせ前に基板表面を活性化すると、さらにそれらを吸着しやすくなる。このわずかに付着した物質は、貼り合わせ時に密着部の拡大とともに貼り合わせ界面を移動し、濃縮される。この濃縮された付着物は、貼り合わせ終端に無数のボイドとなって現れる。
この貼り合わせ終端部のボイドの発生を軽減するために、本発明者らは、さらに検討及び実験を行った。その結果、貼り合わせ時の雰囲気中の水分量を少なくする(すなわち、湿度を低くする)ことにより、貼り合わせ終端部のボイドの発生を軽減できることを見出した。
このことは、貼り合わせ時の雰囲気ガスの水分量を少なくすることで密着部の伝搬速度を遅くし、濃縮された付着物を貼り合わせ界面から効率よく外へ排出すると説明することができる。
本発明者らは、貼り合わせ時の雰囲気ガス中の水分量(湿度)と貼り合わせに要する時間の関係を測定した。温度20℃で測定したものについて、その結果を図3に示す。貼り合わせが完了したことは、目視により表面状態から判断した。
図3からわかるように、雰囲気中の水分量が多い(湿度が高い)ほど貼り合わせ時間が短い。すなわち、貼り合わせ速度が速く、密着部の伝搬も速い。
従来は、基板表面への付着物軽減等を目的として、静電気防止のために、湿度を45〜65%程度にコントロールする。また、例えば特開2007−141946号公報では、洗浄装置及びクリーンルームの雰囲気について、湿度を25℃換算で46〜60%としている。
貼り合わせ時の雰囲気中の水分量(湿度)により、貼り合わせ終端部付近の密着部の伝搬の様子が異なってくる。
貼り合わせ終端部付近の密着部の伝搬の様子を図1に模式的に示す。図1(a)には、水分量が少ない、すなわち、湿度が低い場合(本発明の場合)、図1(b)には水分量が多い、すなわち、湿度が高い場合(従来の場合)を示している。図1(b)に示したように、従来のように高湿度の場合、密着部の伝搬の速度が速く、外周部にも密着部が伝搬するので、貼り合わせ終端部では外周部からの密着部の伝搬もあり、付着物の掃き出し部分が狭くなり、付着部の閉じ込めが発生する。一方、図1(a)に示したように、低湿度の場合は、密着部の伝搬速度が遅く、外周部からの密着部の伝搬の影響がなく、付着物の掃き出し部分が確保でき、濃縮された付着物を効率的に除去できることになる。
本発明者等は、さらに検討を進め、十分に効率的に上記貼り合わせ終端部のボイドを低減するためには、水分量(湿度)の具体的な数値を、湿度が30%以下、及び/又は、水分量が6g/m以下とすればよいことを見出し、本発明を完成させた。
以下、図面を参照して本発明の実施形態を説明するが、本発明はこれらに限定されるものではない。
図4は、本発明を適用することができる貼り合わせ基板の製造方法である。
まず、図4(a)に示すように、半導体基板である第1の基板10と、第2の基板20を準備する(工程a)。
このとき、第1の基板10を、単結晶シリコン基板とすることができ、特には、表面に酸化膜を形成した単結晶シリコン基板とすることもできる。第1の基板としてこれらの材料を選択すれば、シリコン薄膜を有する貼り合わせ基板を製造することができる。表面に酸化膜を形成した単結晶シリコン基板を用いれば、SOI基板を作製するのに都合が良い。また、シリコン薄膜ではなく、GaNなどの化合物半導体薄膜を有する貼り合わせ基板を製造するために、第1の基板10を、GaNなどの化合物半導体基板とすることもできる。
本発明によれば、近年特に求められている良好なシリコン薄膜を有する高品質の貼り合わせ基板、例えばSOI基板をボイドが入った不良品の発生率を押さえつつより確実に製造することができる。
また、本発明によれば、シリコン薄膜だけではなく、GaNなどの化合物半導体からなる良好な薄膜を有する貼り合わせ基板をも、ボイドが入った不良品の発生率を押さえつつより確実に製造することができる。
また、第2の基板20を、石英基板、サファイア(アルミナ)基板、SiC基板、ホウ珪酸ガラス基板、結晶化ガラス基板、窒化アルミニウム基板のいずれかの絶縁性基板とすることもできるし、あるいは、単結晶シリコン基板、表面に酸化膜を形成した単結晶シリコン基板、SiGe基板のいずれかとすることもできる。第2の基板20は、作製する半導体デバイスの目的に応じて、これらの中から適宜選択するようにすれば良い。もちろん、これ以外の材料を用いてもよい。
次に、図4(b)に示すように、第1の基板10の表面(イオン注入面)12から水素イオンを注入してイオン注入層11を形成する(工程b)。
このイオン注入層11の形成には、水素イオンだけではなく、希ガスイオンあるいは水素イオンと希ガスイオンの両方をイオン注入するようにしても良い。注入エネルギー、注入線量、注入温度等その他のイオン注入条件も、所定の厚さの薄膜を得ることができるように適宜選択すれば良い。具体例としては、注入時の基板の温度を250〜400℃とし、イオン注入深さを0.5μmとし、注入エネルギーを20〜100keVとし、注入線量を1×1016〜1×1017/cmとすることが挙げられるが、これらに限定されない。
なお、表面に酸化膜を形成した単結晶シリコン基板を用いて、酸化膜を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られ、イオンの注入深さのバラツキをより抑えることができる。これにより、より膜厚均一性の高い薄膜を形成することができる。
次に、図4(c)に示すように、第1の基板10のイオン注入した面12と、第2の基板20の貼り合わせる面22に表面活性化処理を施す(工程c)。なお、第2の基板20の貼り合わせる面22とは、次の工程dの貼り合わせ工程で第1の基板と貼り合わせる面のことである。
もちろん、第1の基板10のイオン注入した面12と第2の基板20の貼り合わせる面22のいずれか一方の面にのみ表面活性化処理を施すようにしても良い。
この時、表面活性化処理を、プラズマ処理とすることができる。このように、表面活性化処理を、プラズマ処理で行えば、基板の表面活性化処理を施した面は、OH基が増加するなどして活性化する。従って、この状態で、第1の基板のイオン注入した面12と第2の基板の貼り合わせる面22とを密着させれば、水素結合等により、基板をより強固に貼り合わせることができる。また、表面活性化処理はそのほかにオゾン処理等でも行うことができ、複数種の処理を組み合わせてもよい。
また、本発明の貼り合わせ基板の製造方法では、このように、表面活性化処理としてプラズマ処理を行っても、貼り合わせ終端部でのボイドを抑制することができる。
プラズマで処理をする場合は、真空チャンバ中にRCA洗浄等の洗浄をした基板を載置し、プラズマ用ガスを導入した後、100W程度の高周波プラズマに5〜30秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、例えば、表面に酸化膜を形成した単結晶シリコン基板を処理する場合には、酸素ガスのプラズマ、表面に酸化膜を形成しない単結晶シリコン基板を処理する場合には、水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。また、不活性ガスの窒素ガスを用いても良い。
オゾンで処理をする場合は、大気を導入したチャンバ中にRCA洗浄等の洗浄をした基板を載置し、窒素ガス、アルゴンガス等のプラズマ用ガスを導入した後、高周波プラズマを発生させ、大気中の酸素をオゾンに変換することで、表面をオゾン処理する。
次に、図4(d)に示すように、第1の基板のイオン注入した面12と第2の基板の貼り合わせる面22とを密着させ、貼り合わせる(工程d)。
このように、表面活性化処理をした表面を貼り合わせ面として、例えば減圧又は常圧下、室温で基板を密着させれば、高温処理を施さなくても、両基板を後の機械的剥離に耐え得るほど十分に強固に貼り合わせることができる。
そして、本発明では、この貼り合わせ工程を行うときの雰囲気を、湿度が30%以下、及び/又は、水分量が6g/m以下とする。なお、ここでの「湿度」とは相対湿度、すなわち、その温度での飽和水分量に対する水分量の比のことを指す。相対湿度が100℃であることを示す。
貼り合わせ温度としては、特に限定されないが、各温度において、上記湿度、及び/又は、水分量の範囲を充足していることが好ましい。
また、このように湿度が低いので、基板表面に静電気が発生しやすく、異物を吸着しやすくなるので、イオナイザーを用いる等により静電気の発生を抑制することが望ましい。
なお、この第1の基板と第2の基板を貼り合わせる工程の後、該貼り合わせた基板を、100〜400℃で熱処理する熱処理工程を行うことができる。
このように、第1の基板と第2の基板を貼り合わせた後、該貼り合わせた基板を、100〜400℃で熱処理することで、第1の基板と第2の基板の貼り合わせの強度を高めることができる。特に、熱処理温度が、100〜300℃であれば、異種材料の基板の貼り合わせでも、熱膨張係数の差異による熱歪、ひび割れ、剥離等が発生する恐れをより低減できる。貼り合わせ強度を高めれば、剥離工程での不良の発生を減少させることができる。
一方、第1の基板及び第2の基板ともにシリコン基板とする場合のように、同種材料を貼り合わせる場合は、400℃までの温度で熱処理することができ、貼り合わせ強度をより高めることができる。
次に、図4(e)に示すように、第1の基板10をイオン注入層11にて離間させ、第1の基板10を薄膜化する剥離工程を行う(工程e)。
この第1の基板の離間(剥離、薄膜化)は、例えば、機械的な外力を加えることによって行うことができる。特に、第1の基板の一端部から外部衝撃を付与し、該外部衝撃を付与した一端部から他端部に向かって進む劈開によって行えば、劈開が一方向に向かって生じるので、劈開の制御が比較的容易であり、膜厚均一性の高い薄膜を得ることができるので好ましい。なお、この場合、外部衝撃を付与する一端部と、工程dの貼り合わせの際の貼り合わせ開始部とは特に関連性はなく、製造工程の都合等によりそれらの位置を決定することができる。
そして、以上の工程(図4(a)〜(e))を経ることによって、図4(f)に示すような、第2の基板20の上に薄膜31を有する貼り合わせ基板30を製造する。
本発明では、上記のように、工程dの貼り合わせ工程を行う際に、湿度が30%以下、及び/又は、水分量が6g/m以下とするので、密着部の伝搬速度を遅くし、貼り合わせ終端部において付着物を効率的に除去し、付着物の閉じ込めを防止することができる。そのため、その後の剥離工程(工程e)等を行い、貼り合わせ終端部にボイドが発生することを防止して製造することができる。なお、本発明では、できるだけ湿度が低い(水分量が少ない)方が、貼り合わせ終端部におけるボイドの発生を抑制する効果が高いが、その際は、イオナイザー等による静電気対策をさらに強化することが望ましい。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
以下のように、図4に示したような、貼り合わせ法による貼り合わせ基板の製造方法に従って、貼り合わせ基板を製造した。
まず、第1の基板10として、鏡面研磨された直径150mmの単結晶シリコン基板を準備した。そして、第1の基板には、その表面に熱酸化によりシリコン酸化膜層を100nm形成した。また、第2の基板20として、直径150mmの合成石英基板を準備した(工程a)。
次に、第1の基板10に、形成してあるシリコン酸化膜層を通して水素イオンを注入し、イオンの平均進行深さにおいて表面に平行な微小気泡層(イオン注入層)11を形成した(工程b)。イオン注入条件は、注入エネルギーが35keV、注入線量が9×1016/cm、注入深さは0.3μmである。
次に、プラズマ処理装置中にイオン注入した第1の基板10を載置し、プラズマ用ガスとして窒素を導入した後、2Torr(270Pa)の減圧条件下で13.56MHzの高周波を直径300mmの平行平板電極間に高周波パワー50Wの条件で印加することで、高周波プラズマ処理をイオン注入した面に10秒行った。このようにして、第1の基板10のイオン注入面12に表面活性化処理を施した。
一方、第2の基板20については、プラズマ処理装置中に載置し、狭い電極間にプラズマ用ガスとして窒素ガスを導入した後、電極間に高周波を印加することでプラズマを発生させ、高周波プラズマ処理を10秒行った。このようにして、第2の基板20の、次の貼り合わせ工程において貼り合わせる面22にも表面活性化処理を施した(工程c)。
以上のようにして表面活性化処理を行った第1の基板10と第2の基板20を、表面活性化処理を行った面を貼り合わせ面として基板のある一点を貼り合わせ開始部として押圧して室温で密着させた後、両基板の裏面を厚さ方向に強く押圧した(工程d)。
なお、この貼り合わせ時の雰囲気を、除湿器を設置して、温度20℃、水分量6g/mに管理した。すなわち、相対湿度は33%となる。
なお、このとき密着部の伝搬の様子を、第2の基板(透明な合成石英基板)側から観察した。貼り合わせ終端部付近では、図1(a)に示したような伝搬の様子となっていた。
次に、貼り合わせ強度を高めるために、第1の基板10と第2の基板20とを貼り合わせた基板を、300℃で6時間熱処理した。
次に、劈開の起点を形成するために、紙切りバサミの刃により、第1の基板のイオン注入層11にその一端部から外部衝撃を付与した。その後、第1の基板10と第2の基板とを、相対的に離していくことにより、第1の基板10と第2の基板20を外部衝撃を付与した一端部から他端部に向かってイオン注入層11にて順次離間させた(工程e)。
このようにして、第2の基板20上に薄膜31を有する貼り合わせ基板30を製造した。この貼り合わせ基板30を第2の基板(透明な合成石英基板)側から観察したところ、基板面内にボイドはほとんど見られず、また、貼り合わせ終端部にボイドは2個ほど観察された。
(実施例2)
実施例1と同様に、ただし、貼り合わせ工程(工程d)の貼り合わせ時の雰囲気を、温度20℃、水分量5g/m、すなわち、相対湿度27%として、貼り合わせ基板の製造を行った。
このようにして製造した貼り合わせ基板のボイドの発生状況を実施例1の場合と同様に観察したところ、基板面内にボイドはほとんど見られず、また、貼り合わせ終端部にボイドは見られなかった。
(実施例3)
実施例1と同様に、ただし、貼り合わせ工程(工程d)の貼り合わせ時の雰囲気を、温度25℃、水分量6g/m、すなわち、相対湿度24%として、貼り合わせ基板の製造を行った。
このようにして製造した貼り合わせ基板のボイドの発生状況を実施例1の場合と同様に観察したところ、基板面内にボイドはほとんど見られず、また、貼り合わせ終端部にボイドは見られなかった。
(比較例)
実施例1と同様に、ただし、貼り合わせ工程(工程d)の貼り合わせ時の雰囲気を、温度20℃、水分量10g/m、すなわち、相対湿度55%として、貼り合わせ基板の製造を行った。
密着部の伝搬の様子を実施例1の場合と同様に観察したところ、貼り合わせ終端部付近では、図1(b)に示したような伝搬の様子となっていた。
このようにして製造した貼り合わせ基板のボイドの発生状況を実施例1の場合と同様に観察したところ、貼り合わせ終端部に多数のボイドが見られた。
以上の結果より、貼り合わせ時の雰囲気を湿度が30%以下、及び/又は、水分量が6g/m以下とすることにより、貼り合わせ終端部のボイドの発生を防止することができるという本発明の効果が明らかとなった。
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
10…第1の基板、 11…イオン注入層、 12…イオン注入面、
20…第2の基板、 22…貼り合わせる面、
30…貼り合わせ基板、 31…薄膜。

Claims (6)

  1. 第1の基板と第2の基板を貼り合わせ、前記第1の基板を薄膜化し、前記第2の基板の上に薄膜を有する貼り合わせ基板を製造する方法であって、少なくとも、
    半導体基板である前記第1の基板の表面から水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層を形成する工程と、
    前記第1の基板のイオン注入した面と前記第2の基板の貼り合わせる面の少なくとも一方の面に表面活性化処理を施す工程と、
    前記第1の基板のイオン注入した面と前記第2の基板の貼り合わせる面とを、湿度が30%以下、及び/又は、水分量が6g/m以下の雰囲気下において貼り合わせる貼り合わせ工程と、
    前記第1の基板を前記イオン注入層にて離間させ、前記第1の基板を薄膜化する剥離工程と
    により、前記第2の基板の上に薄膜を有する貼り合わせ基板を製造することを特徴とする貼り合わせ基板の製造方法。
  2. 前記第1の基板を、単結晶シリコン基板、表面に酸化膜を形成した単結晶シリコン基板、化合物半導体基板のいずれかとすることを特徴とする請求項1に記載の貼り合わせ基板の製造方法。
  3. 前記第2の基板を、石英基板、サファイア(アルミナ)基板、SiC基板、ホウ珪酸ガラス基板、結晶化ガラス基板、窒化アルミニウム基板、単結晶シリコン基板、表面に酸化膜を形成した単結晶シリコン基板、SiGe基板のいずれかとすることを特徴とする請求項1又は請求項2に記載の貼り合わせ基板の製造方法。
  4. 前記貼り合わせ工程の後、該貼り合わされた基板を、100〜400℃で熱処理する熱処理工程を行い、その後、前記剥離工程を行うことを特徴とする請求項1乃至請求項3のいずれか一項に記載の貼り合わせ基板の製造方法。
  5. 前記表面活性化処理を、プラズマ処理によって行うことを特徴とする請求項1乃至請求項4のいずれか一項に記載の貼り合わせ基板の製造方法。
  6. 前記剥離工程における前記第1の基板の前記イオン注入層における離間を、前記第1の基板の一端部から外部衝撃を付与し、該外部衝撃を付与した一端部から他端部に向かって進む劈開によって行うことを特徴とする請求項1乃至請求項5のいずれか一項に記載の貼り合わせ基板の製造方法。
JP2009095765A 2008-04-10 2009-04-10 貼り合わせ基板の製造方法 Active JP5415129B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009095765A JP5415129B2 (ja) 2008-04-10 2009-04-10 貼り合わせ基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008102148 2008-04-10
JP2008102148 2008-04-10
JP2009095765A JP5415129B2 (ja) 2008-04-10 2009-04-10 貼り合わせ基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009272619A true JP2009272619A (ja) 2009-11-19
JP5415129B2 JP5415129B2 (ja) 2014-02-12

Family

ID=41161975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009095765A Active JP5415129B2 (ja) 2008-04-10 2009-04-10 貼り合わせ基板の製造方法

Country Status (6)

Country Link
US (1) US8314006B2 (ja)
EP (1) EP2270839B1 (ja)
JP (1) JP5415129B2 (ja)
CN (1) CN101990697B (ja)
TW (1) TWI492275B (ja)
WO (1) WO2009125844A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011092893A1 (ja) * 2010-01-26 2011-08-04 住友電気工業株式会社 炭化珪素基板の製造方法
JP2011249643A (ja) * 2010-05-28 2011-12-08 Bondtech Inc 接合方法および接合システム
JP2011249781A (ja) * 2010-04-26 2011-12-08 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2014107393A (ja) * 2012-11-27 2014-06-09 Mitsubishi Heavy Ind Ltd 常温接合デバイス、常温接合デバイスを有するウェハおよび常温接合方法
JP2014220508A (ja) * 2014-06-23 2014-11-20 信越化学工業株式会社 貼り合わせ基板の製造方法
JP2015515151A (ja) * 2012-04-27 2015-05-21 コミッサリア タ レネルジー アトミク エ オ エネルジー オルタネイティヴ 負のジュールトムソン係数を有するガス雰囲気で接合するプロセス
JP2018101663A (ja) * 2016-12-19 2018-06-28 信越半導体株式会社 Soiウェーハの製造方法
KR20200045540A (ko) * 2018-06-21 2020-05-04 지난 징젱 일렉트로닉스 씨오., 엘티디. 복합 단결정 필름
JP2021100013A (ja) * 2019-12-19 2021-07-01 株式会社Sumco 多層soiウェーハ及びその製造方法並びにx線検出センサ

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2973567A1 (fr) * 2011-03-29 2012-10-05 Soitec Silicon On Insulator Procédé de fabrication d'une structure bsos
US8796054B2 (en) * 2012-05-31 2014-08-05 Corning Incorporated Gallium nitride to silicon direct wafer bonding
CN108439814B (zh) * 2018-04-25 2021-04-20 哈尔滨工业大学 一种利用水蒸气预处理表面的等离子体活化直接键合方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190406A (ja) * 1992-01-10 1993-07-30 Nippon Steel Corp 半導体基板貼付装置
JPH05217973A (ja) * 1992-02-06 1993-08-27 Nippon Steel Corp 半導体基板貼付装置
JP2006210898A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ
JP2007141946A (ja) * 2005-11-15 2007-06-07 Sumco Corp Soi基板の製造方法及びこの方法により製造されたsoi基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6582999B2 (en) 1997-05-12 2003-06-24 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
JPH11145438A (ja) 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
JP4628580B2 (ja) * 2001-04-18 2011-02-09 信越半導体株式会社 貼り合せ基板の製造方法
FR2851846A1 (fr) * 2003-02-28 2004-09-03 Canon Kk Systeme de liaison et procede de fabrication d'un substrat semi-conducteur
JP2004266071A (ja) 2003-02-28 2004-09-24 Canon Inc 貼り合わせシステム
US7446016B2 (en) * 2003-09-08 2008-11-04 Sumco Corporation Method for producing bonded wafer
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
JP2005347302A (ja) * 2004-05-31 2005-12-15 Canon Inc 基板の製造方法
JP2006080314A (ja) * 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
JP2007173354A (ja) 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Soi基板およびsoi基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190406A (ja) * 1992-01-10 1993-07-30 Nippon Steel Corp 半導体基板貼付装置
JPH05217973A (ja) * 1992-02-06 1993-08-27 Nippon Steel Corp 半導体基板貼付装置
JP2006210898A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ
JP2007141946A (ja) * 2005-11-15 2007-06-07 Sumco Corp Soi基板の製造方法及びこの方法により製造されたsoi基板

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011092893A1 (ja) * 2010-01-26 2011-08-04 住友電気工業株式会社 炭化珪素基板の製造方法
JP2011249781A (ja) * 2010-04-26 2011-12-08 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2011249643A (ja) * 2010-05-28 2011-12-08 Bondtech Inc 接合方法および接合システム
JP2015515151A (ja) * 2012-04-27 2015-05-21 コミッサリア タ レネルジー アトミク エ オ エネルジー オルタネイティヴ 負のジュールトムソン係数を有するガス雰囲気で接合するプロセス
JP2014107393A (ja) * 2012-11-27 2014-06-09 Mitsubishi Heavy Ind Ltd 常温接合デバイス、常温接合デバイスを有するウェハおよび常温接合方法
JP2014220508A (ja) * 2014-06-23 2014-11-20 信越化学工業株式会社 貼り合わせ基板の製造方法
JP2018101663A (ja) * 2016-12-19 2018-06-28 信越半導体株式会社 Soiウェーハの製造方法
WO2018116746A1 (ja) * 2016-12-19 2018-06-28 信越半導体株式会社 Soiウェーハの製造方法
US10763157B2 (en) 2016-12-19 2020-09-01 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
KR20200045540A (ko) * 2018-06-21 2020-05-04 지난 징젱 일렉트로닉스 씨오., 엘티디. 복합 단결정 필름
JP2021508088A (ja) * 2018-06-21 2021-02-25 ジーナン ジンジョン エレクトロニクス カンパニー リミテッド 複合単結晶薄膜
JP7124088B2 (ja) 2018-06-21 2022-08-23 ジーナン ジンジョン エレクトロニクス カンパニー リミテッド 複合単結晶薄膜
KR102449216B1 (ko) * 2018-06-21 2022-09-29 지난 징젱 일렉트로닉스 씨오., 엘티디. 복합 단결정 필름
JP2021100013A (ja) * 2019-12-19 2021-07-01 株式会社Sumco 多層soiウェーハ及びその製造方法並びにx線検出センサ
JP7380179B2 (ja) 2019-12-19 2023-11-15 株式会社Sumco 多層soiウェーハ及びその製造方法並びにx線検出センサ

Also Published As

Publication number Publication date
TW200952050A (en) 2009-12-16
JP5415129B2 (ja) 2014-02-12
CN101990697B (zh) 2012-11-21
US8314006B2 (en) 2012-11-20
EP2270839A1 (en) 2011-01-05
US20110104871A1 (en) 2011-05-05
EP2270839A4 (en) 2011-06-29
WO2009125844A1 (ja) 2009-10-15
EP2270839B1 (en) 2020-01-22
TWI492275B (zh) 2015-07-11
CN101990697A (zh) 2011-03-23

Similar Documents

Publication Publication Date Title
JP5415129B2 (ja) 貼り合わせ基板の製造方法
JP5274859B2 (ja) 貼り合わせ基板の製造方法
JP5065748B2 (ja) 貼り合わせウエーハの製造方法
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
KR101541940B1 (ko) Soi 기판의 제조 방법
JP2007227415A (ja) 貼り合わせ基板の製造方法および貼り合わせ基板
JP2009111381A (ja) 微細な埋め込み絶縁層を有するsoi基板
KR101952982B1 (ko) 복합 웨이퍼의 제조 방법
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
WO2007074550A1 (ja) Soiウェーハの製造方法及びsoiウェーハ
JP2006210898A (ja) Soiウエーハの製造方法及びsoiウェーハ
JPWO2014017369A1 (ja) ハイブリッド基板の製造方法及びハイブリッド基板
JP2013229516A (ja) 貼り合わせウェーハの製造方法
JP2009253184A (ja) 貼り合わせ基板の製造方法
WO2010137682A1 (ja) 貼り合わせウェーハの製造方法
KR20090042139A (ko) 반도체 기판의 제조 방법
TWI603387B (zh) 用於製備多層半導體裝置令低溫層轉移之方法
TWI836169B (zh) 用於接合兩個半導體底材的方法
WO2010137683A1 (ja) Soi基板の製造方法
JP2009295667A (ja) 貼り合わせウェーハの製造方法
JP2007194345A (ja) はり合わせ基板の製造方法、及びはり合わせ基板の製造装置
KR20090107919A (ko) 접합 기판의 제조 방법
KR102568640B1 (ko) 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용
JP5364345B2 (ja) Soi基板の作製方法
JP6117134B2 (ja) 複合基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131113

R150 Certificate of patent or registration of utility model

Ref document number: 5415129

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150