FR2973567A1 - Procédé de fabrication d'une structure bsos - Google Patents
Procédé de fabrication d'une structure bsos Download PDFInfo
- Publication number
- FR2973567A1 FR2973567A1 FR1152592A FR1152592A FR2973567A1 FR 2973567 A1 FR2973567 A1 FR 2973567A1 FR 1152592 A FR1152592 A FR 1152592A FR 1152592 A FR1152592 A FR 1152592A FR 2973567 A1 FR2973567 A1 FR 2973567A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- plasma treatment
- silicon
- bonding
- sapphire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 229910052594 sapphire Inorganic materials 0.000 title claims description 21
- 239000010980 sapphire Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 230000003287 optical effect Effects 0.000 title 1
- 238000009832 plasma treatment Methods 0.000 claims abstract description 19
- 238000001020 plasma etching Methods 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 230000006641 stabilisation Effects 0.000 claims description 9
- 238000011105 stabilization Methods 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000012777 electrically insulating material Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000004026 adhesive bonding Methods 0.000 claims description 2
- 239000012212 insulator Substances 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 210000002381 plasma Anatomy 0.000 description 7
- 239000002245 particle Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000001994 activation Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005686 electrostatic field Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000010070 molecular adhesion Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000000678 plasma activation Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 239000003570 air Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000012080 ambient air Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- -1 helium ions Chemical class 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
La présente invention concerne un procédé de fabrication d'une structure semiconductrice (1) dans laquelle une surface (20) d'un substrat support (2) en un matériau électriquement isolant est collée à une surface (30) d'un substrat source (3) comprenant une couche semiconductrice (32), la surface (20) du substrat support (2) et/ou la surface (30) du substrat source (3) ayant été préalablement préparée(s) pour le collage par traitement plasma, caractérisé en ce qu'un traitement antistatique est mis en œuvre sur la ou les surface(s) (20, 30) ayant subi le traitement plasma avant collage en vue de neutraliser des charges électriques résiduelles présentes sur cette ou ces surface(s) (20, 30).
Description
DOMAINE TECHNIQUE GENERAL
Le domaine de l'invention est celui des substrats semi-conducteurs utilisés dans l'industrie électronique, optique et optoélectronique, et plus particulièrement des structures BSOS. L'invention se rapporte plus précisément à un procédé de fabrication d'une structure semi-conductrice lors duquel un traitement plasma est mis en oeuvre.
ETAT DE L'ART
Les structures SOI (Silicon-On-Insulator, Silicium sur Isolant en terminologie anglo-saxonne) sont des structures constituées d'un empilement d'une très fine couche de silicium sur une couche d'isolant, elle- même généralement sur un substrat support. Ces structures sont de plus en plus utilisées dans l'industrie électronique du fait de leurs performances. Parmi toutes les structures de la famille SOI, on trouve des structures dites SOS (« Silicon-On-Sapphire », Silicium sur Saphir en terminologie anglo-saxonne) dans lequel le substrat support est en saphir (oxyde d'aluminium AI2O3) et non en silicium. Le saphir présente en effet de bonnes propriétés diélectriques qui en font un bon substrat pour les circuits hautes fréquences. Cependant, leur fabrication se heurte à une difficulté : le saphir et le silicium présentent des propriétés thermo-mécaniques différentes. Le saphir présente en effet une conductivité thermique et surtout un coefficient d'expansion thermique (CTE) bien supérieurs à celui du silicium. La différence de CTE fait qu'exposé à la chaleur le saphir va plus se dilater que le silicium. Les techniques actuelles visent plutôt à la fabrication de structures de type par exemple BSOS (le B signifiant « bonded », c'est-à-dire collé). Ces techniques impliquent le collage par adhésion moléculaire et le transfert de la ou des couche(s) supérieure(s) depuis un substrat source sur un substrat 1 saphir, pour constituer la structure désirée. Un exemple d'une telle technique est donné par le brevet américain US 6911375. Il est connu qu'un collage de bonne qualité nécessite généralement un recuit postérieur (dit de stabilisation) qui renforce l'adhésion moléculaire.
Or un tel recuit de stabilisation est dans certains cas problématique - notamment celui du collage d'un matériau tel que le silicium sur un substrat comprenant du saphir, en vue de fabriquer une structure BSOS. En effet dans un tel cas si la structure est soumise à une trop forte température, des défauts voire la rupture complète de la couche supérieure de silicium peuvent apparaître suite aux contraintes appliquées par la couche de saphir. Le document US 6911375 tente de contourner cette difficulté en proposant d'une part de traiter les surfaces à coller avant contact afin de favoriser l'adhésion (traitement d'activation chimique et/ou plasma), et d'autre part de procéder à un recuit de stabilisation qui peut être réalisé à basse température (inférieure à 400°C). La demanderesse a toutefois constaté que le procédé de collage selon US 6911375 n'apportait pas entière satisfaction. L'interface de collage n'est pas suffisamment renforcée, et la densité de zones non transférées reste significative, ce qui compromet la qualité de la structure BSOS obtenue. L'invention vise à pallier ces inconvénients. La présente invention vise notamment à permettre la fabrication de structures BSOS présentant un collage de bonne qualité sans nécessiter de 25 forte montée en température. Un but annexe de la présente invention est d'améliorer de façon générale les procédés de fabrication de structures semi-conductrices nécessitant une étape de collage moléculaire. 30 PRESENTATION DE L'INVENTION Afin d'atteindre les objectifs exposés plus haut cet effet, la présente invention se rapporte à un procédé de fabrication d'une structure semiconductrice dans laquelle une surface d'un substrat support en un matériau électriquement isolant est collée à une surface d'un substrat source comprenant une couche semiconductrice, la surface du substrat support et/ou la surface du substrat source ayant été préalablement préparée(s) pour le collage par traitement plasma, caractérisé en ce qu'un traitement antistatique est mis en oeuvre sur la ou les surface(s) ayant subi le traitement plasma avant collage en vue de neutraliser des charges électriques résiduelles présentes sur cette ou ces surface(s).
Selon d'autres caractéristiques avantageuses et non limitatives : - le traitement plasma est de type Gravure Ionique Réactive (RIE) ; - lesdites charges résiduelles présentes sur la ou les surface(s) sont dues au traitement plasma RIE ; - ledit traitement antistatique est mis en oeuvre au moyen d'au moins une barre ionisante créant un champ oscillant ; - le procédé comprend en outre suite au collage une étape de gravure de 20 type etchback ; - le procédé comprend en outre suite au collage un recuit de stabilisation à une température inférieure à 200°C ; - le substrat support est en saphir ; - la couche semiconductrice est en silicium ; 25 - la structure semiconductrice est une structure BSOS ; - le substrat source comprend une couche supérieure en un matériau isolant, la surface du substrat support étant la surface de la couche supérieure ; - le substrat source comprend successivement un substrat base, une 30 couche isolante, la couche semiconductrice, et la couche supérieure ; - le substrat source est un substrat SOI ayant subi une étape d'oxydation ; - la couche supérieure est en oxyde de silicium. PRESENTATION DES FIGURES D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description qui va suivre d'un mode de réalisation préférentiel. Cette description sera donnée en référence aux dessins annexés dans lesquels : - la figure 1 est un schéma représentant une structure BSOS ; - la figure 2 est un graphique représentant le champ électrostatique mesuré à la surface d'une pluralité de substrats tests ; - les figures 3a et 3b sont des cartographies de mesures de particules sur substrat saphir respectivement avant et après activation plasma.
DESCRIPTION DETAILLEE
Principe de l'invention Comme expliqué précédemment, il est connu « d'activer » les surfaces des substrats avant mise en contact. Cette activation, qui consiste plus précisément en l'application d'un plasma chimiquement réactif sur l'une et/ou l'autre des surfaces à coller, permet d'éliminer tout contaminant organique de la surface, tout en facilitant la terminaison de la surface par des groupes -OH, qui permettent une forte adhésion moléculaire (forces de Van der Waals). Le traitement par plasma chimiquement réactif est appelé « Réactive-Ion Etching » (RIE), Gravure Ionique Réactive en terminologie anglo-saxonne. Les ions d'un tel plasma sont des espèces qui ont un impact chimique sur la matière, contrairement à ceux des autres gravures plasma qui sont dites « physiques ».
On peut citer à titre d'exemple de RIE les plasmas « H2O », « NH3 », ou « 02 » dans lesquels on soumet le composé chimique choisi (par exemple le dioxygène gazeux) à l'effet d'un puissant champ magnétique en radio-fréquence. Des radicaux libres sont créés, en particulier l'anion superoxyde 02- hautement réactif dans le cas du plasma 02, et ces derniers sont responsables de l'action chimique de ces plasmas.
La demanderesse a constaté lors de recherches sur la qualité de collage que lorsque le substrat est électriquement isolant (ce qui est le cas du saphir), les ions d'un plasma se fixant sur le substrat ont tendance à générer des charges électriques résiduelles statiques qui ne peuvent s'évacuer avant le collage. La figure 2 met en évidence la présence de telles charges résiduelles : après traitement par plasma 02, on observe expérimentalement des champs électrostatiques négatifs allant jusqu'à 6kV/inch en valeur absolue à la surface d'un substrat saphir, alors que ces mêmes champs n'excèdent pas 0.5kV/inch à la surface d'un substrat de silicium (oxyde de silicium en surface). Ces charges négatives sont dues aux ions 02-. Ces charges sont alors des pièges à certaines contaminations, notamment particulaire. La poussière est en effet attirée par les charges résiduelles statiques. Et si des particules subsistent au niveau de l'interface de collage, elles risquent d'engendrer des zones non transférées de silicium. Cela est confirmé par les figures 3a 3b, qui sont des cartographies de mesures de particules sur substrat saphir respectivement avant et après activation plasma. On constate une multiplication par 85 de la densité de particules.
Procédé de fabrication anticontamination L'invention vise à améliorer le collage en supprimant les charges résiduelles avant qu'elles attirent des particules contaminantes.30 Elle concerne par conséquent un procédé de fabrication d'une structure semiconductrice 1 lors duquel un traitement antistatique est mis en oeuvre avant collage en vue de neutraliser les charges électriques résiduelles présentes.
Comme l'on voit en particulier sur la figure 1, dans cette structure 1 une surface 20 d'un substrat support 2 en un matériau électriquement isolant est collée à une surface 30 d'un substrat source 3 comprenant une couche semiconductrice 32. Comme expliqué précédemment, la surface 20 du substrat support 2 et/ou la surface 30 du substrat source 3, avantageusement les deux, sont préalablement préparées pour le collage par traitement plasma, en particulier un traitement de type Gravure Ionique Réactive (RIE), et de façon particulièrement préférée un traitement plasma 02, d'où la présence accentuée de charges résiduelles sur la ou les surfaces 20, 30.
L'invention n'est limitée à aucun traitement plasma en particulier, et l'homme de l'art saura l'adapter à tout traitement favorisant l'adhésion.
Traitement antistatique Le traitement antistatique est avantageusement mis en oeuvre immédiatement après le traitement plasma afin de ne pas laisser le temps aux particules contaminantes de se déposer. La ou les surfaces 20, 30 étant le plus souvent en un matériau isolant, il ne suffit pas de relier les substrats 2, 3 à la masse pour drainer les charges résiduelles.
De plus, la planarité parfaite des surfaces 20, 30 à mettre en contact étant fondamentale pour avoir un collage de qualité, il est souhaitable d'éviter le moindre contact avec ces surfaces 20, 30 avec un objet et donc de mettre en oeuvre le traitement antistatique à distance. Pour cela ledit traitement antistatique est de façon particulièrement préféré mis en oeuvre au moyen d'au moins une barre ionisante créant un champ oscillant. Il s'agit d'un système communément utilisé dans l'industrie. La barre comprend par exemple des électrodes reliées à un générateur à courant continu Haute Tension (au moins 5kV). Un fil de terre fixé à la barre crée une voie de décharge à partir de points émetteurs des électrodes. La décharge à chaque point d'émission provoque l'ionisation des molécules d'air ambiant, positivement comme négativement. Il alors suffit de balayer la surface 20, 30 à traiter avec la barre. Celle-ci est généralement placée environ à 50 mm de la surface 20, 30, mais certaines barres du commerce acceptent des distances allant jusqu'à 200 mm. Les charges résiduelles positives/négatives de la surface 20, 30 attirent respectivement les ions négatifs/positifs engendrés par la barre d'où un rétablissement de l'équilibre électrostatique au niveau local : le défaut de charges résiduelles est transmis à la barre et drainé à la masse. Les barres antistatiques ionisantes ont fait leurs preuves et sont particulièrement adaptées au balayage de la surface des wafers. L'invention n'est toutefois pas limitée à cette technologie en particulier, et l'homme de l'art saura utiliser tout autre moyen antistatique connu comme les pistolets à air ionisé, les ventilateurs antistatiques, les éliminateurs inductifs, etc.
Structure BSOS Avantageusement, le substrat support 2 est en saphir, la couche semiconductrice 32 est en silicium, et la structure semiconductrice 1 est une structure BSOS. Comme expliqué précédemment, le traitement plasma d'activation a en effet un intérêt tout particulier dans le cas de fabrication de structures BSOS : il permet de favoriser suffisamment l'adhésion pour permettre de ne procéder qu'à un recuit de stabilisation à basse température avant amincissement, voire de se passer complètement de recuit de stabilisation. Et le recuit de stabilisation est à éviter au maximum à cause des différences de CTE entre le silicium et le saphir.
Avantageusement, le procédé selon l'invention comprend en outre suite au collage un recuit de stabilisation à une température inférieure à 400°C, voire inférieure à 200°C, de façon à renforcer au maximum le collage de surfaces 20, 30 préactivées grâce au traitement plasma, mais tout en restant dans des gammes de températures dans lesquelles il n'y a pas de risque d'endommagement de la structure 1.
Dans le mode de réalisation particulièrement préféré du procédé selon l'invention représenté sur la figure 1, le substrat source 3 comprend une couche supérieure 31 en un matériau isolant, la surface 30 du substrat support 3 étant la surface de la couche supérieure 31. Comme expliqué précédemment le collage du silicium directement sur du saphir est peu satisfaisant, et il est préféré d'intercaler une couche supérieure 31 d'isolant, en particulier un oxyde, car l'adhésion oxyde-oxyde est de très bonne qualité (le saphir est un oxyde d'aluminium). De façon particulièrement avantageuse, le substrat source 3 comprend alors successivement un substrat base 34, une couche isolante 33, la couche semiconductrice 32, et la couche supérieure 31. Il est en effet souhaitable que la couche semi-conductrice d'une structure BSOS soit la plus fine possible. C'est pourquoi le substrat source 3 est avantageusement simplement un substrat SOI ayant subi une étape d'oxydation superficielle, comme l'on voit sur la figure 1, si la couche semiconductrice 32 est en silicium, la couche supérieure 31 est alors en oxyde de silicium, très avantageux pour le collage comme expliqué précédemment. Il est alternativement possible de déposer ou de faire croitre la couche supérieure 31 par tout moyen connu.
Une fois le collage effectué, on termine la réalisation de la structure semiconductrice 1 en éliminant le substrat base 34. On procède avantageusement à une étape de gravure de type etchback, ou rétrogravure en français. Il s'agit d'éliminer le substrat base 34 par ponçage et/ou attaque chimique. Celui-ci se retrouve en effet en position supérieure après collage, et son élimination met directement à jour la couche isolante intermédiaire 33 qui protège la couche semi-conductrice 32.
Il est possible d'éliminer également partiellement ou en totalité la couche isolante 33. Alternativement, le transfert de la couche semi-conductrice 32 sur le substrat support 2 est réalisé suivant la technologie Smart CutTM. Dans ce cas, un substrat source 3 en silicium est implanté à l'aide d'ions légers, tels que des ions d'hydrogène et/ou d'hélium, afin de former dans le substrat source 3 un plan de fragilisation. Après collage, le substrat source 3 est fracturé au niveau du plan de fragilisation à l'aide d'un apport d'énergie thermique ou mécanique.
Structure BSOS préférée
Dans un mode de réalisation particulièrement préféré, la structure BSOS est obtenue à partir d'un substrat 3 SOI classique présentant par 15 exemple successivement les couches suivantes : - un substrat base 34 de silicium d'une épaisseur d'environ 600 µm, - une couche isolante 33 de SiO2 d'une épaisseur d'environ 2000Â, - une couche semiconductrice 32 de silicium d'une épaisseur d'environ 750Â.
20 On obtient alors une structure BSOS 1 présentant par exemple successivement les couches suivantes : un substrat support 3 de saphir d'une épaisseur d'environ 600 µm, - une couche supérieure 31 de SiO2 d'une épaisseur d'environ 25 500Â, - la couche semiconductrice 32 de silicium d'une épaisseur d'environ 750Â, - une partie de la couche isolante 33 en SiO2 d'une épaisseur de 1000Â.
30 Ces épaisseurs et matériaux sont toutefois donnés à titre indicatif, l'homme de l'art saura adapter l'invention à la fabrication de la structure semiconductrice de son choix.
Claims (13)
- REVENDICATIONS1. Procédé de fabrication d'une structure semiconductrice (1) dans laquelle une surface (20) d'un substrat support (2) en un matériau électriquement isolant est collée à une surface (30) d'un substrat source (3) comprenant une couche semiconductrice (32), la surface (20) du substrat support (2) et/ou la surface (30) du substrat source (3) ayant été préalablement préparée(s) pour le collage par traitement plasma, caractérisé en ce qu'un traitement antistatique est mis en oeuvre sur la ou les surface(s) (20, 30) ayant subi le traitement plasma avant collage en vue de neutraliser des charges électriques résiduelles présentes sur cette ou ces surface(s) (20, 30).
- 2. Procédé selon la revendication 1, dans lequel le traitement plasma est de type Gravure Ionique Réactive (RIE).
- 3. Procédé selon la revendication 2, dans lequel lesdites charges résiduelles présentes sur la ou les surface(s) (20, 30) sont dues au traitement plasma RIE.
- 4. Procédé selon l'une des revendications précédentes, dans lequel ledit traitement antistatique est mis en oeuvre au moyen d'au moins une barre ionisante créant un champ oscillant.
- 5. Procédé selon l'une des revendications précédentes, comprenant en outre suite au collage une étape de gravure de type etchback. 30
- 6. Procédé selon l'une des revendications précédentes, comprenant en outre suite au collage un recuit de stabilisation à une température inférieure à 200°C. 1025
- 7. Procédé selon l'une des revendications précédentes, dans lequel le substrat support (2) est en saphir.
- 8. Procédé selon l'une des revendications précédentes, dans lequel la couche semiconductrice (32) est en silicium.
- 9. Procédé selon les revendications 7 et 8 en combinaison, dans lequel la structure semiconductrice (1) est une structure 10 BSOS.
- 10. Procédé selon l'une des revendications précédentes, dans lequel le substrat source (3) comprend une couche supérieure (31) en un matériau isolant, la surface (30) du substrat support (3) étant la surface 15 de la couche supérieure (31).
- 11. Procédé selon la revendication précédente, dans lequel le substrat source (3) comprend successivement un substrat base (34), une couche isolante (33), la couche semiconductrice (32), et la couche 20 supérieure (31).
- 12. Procédé selon la revendication précédente, dans lequel le substrat source (3) est un substrat SOI ayant subi une étape d'oxydation. 25
- 13. Procédé selon l'une des revendications 10 à 12, dans lequel la couche supérieure (31) est en oxyde de silicium.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1152592A FR2973567A1 (fr) | 2011-03-29 | 2011-03-29 | Procédé de fabrication d'une structure bsos |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1152592A FR2973567A1 (fr) | 2011-03-29 | 2011-03-29 | Procédé de fabrication d'une structure bsos |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2973567A1 true FR2973567A1 (fr) | 2012-10-05 |
Family
ID=44123422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1152592A Withdrawn FR2973567A1 (fr) | 2011-03-29 | 2011-03-29 | Procédé de fabrication d'une structure bsos |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2973567A1 (fr) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040241958A1 (en) * | 2003-06-02 | 2004-12-02 | International Business Machines Corporation | Method of fabricating silicon devices on sapphire with wafer bonding at low temperature |
| US20070048971A1 (en) * | 2005-08-25 | 2007-03-01 | Akihiko Endo | Laminated Substrate Manufacturing Method and Laminated Substrate Manufactured by the Method |
| EP2270839A1 (fr) * | 2008-04-10 | 2011-01-05 | Shin-Etsu Chemical Co., Ltd. | Procédé de fabrication d'un substrat collé |
-
2011
- 2011-03-29 FR FR1152592A patent/FR2973567A1/fr not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040241958A1 (en) * | 2003-06-02 | 2004-12-02 | International Business Machines Corporation | Method of fabricating silicon devices on sapphire with wafer bonding at low temperature |
| US20070048971A1 (en) * | 2005-08-25 | 2007-03-01 | Akihiko Endo | Laminated Substrate Manufacturing Method and Laminated Substrate Manufactured by the Method |
| EP2270839A1 (fr) * | 2008-04-10 | 2011-01-05 | Shin-Etsu Chemical Co., Ltd. | Procédé de fabrication d'un substrat collé |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8859393B2 (en) | Methods for in-situ passivation of silicon-on-insulator wafers | |
| JP6373354B2 (ja) | ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法 | |
| CN112385031B (zh) | 具有优越性能、稳定性及可制造性的绝缘体结构上的射频硅 | |
| FR2903808A1 (fr) | Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique | |
| EP2304787A1 (fr) | Traitement de surface par plasma d'azote dans un procédé de collage direct | |
| CN101981654B (zh) | Soi基板的制造方法 | |
| FR2899594A1 (fr) | Procede d'assemblage de substrats avec traitements thermiques a basses temperatures | |
| KR101855812B1 (ko) | 접합웨이퍼의 제조방법 | |
| JP2009532872A (ja) | 酸素種の除去のため熱処理を用いた接合基板構造体製造のための方法及び構造 | |
| US10049916B2 (en) | Method of manufacturing a germanium-on-insulator substrate | |
| FR2938975A1 (fr) | Procede de realisation d'une heterostructure de type silicium sur saphir | |
| US20140295642A1 (en) | Double layer transfer method | |
| KR102138949B1 (ko) | Sos 기판의 제조 방법 및 sos 기판 | |
| US20060051893A1 (en) | Thin substrate support | |
| FR3102771A1 (fr) | Procédé de collage de deux surfaces hydrophiles | |
| FR3063176A1 (fr) | Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique | |
| JP6163504B2 (ja) | セミコンダクタ・オン・インシュレータ構造物の検査方法、およびその検査方法のその構造物の製造への応用 | |
| FR3029352A1 (fr) | Procede d'assemblage de deux substrats | |
| EP2750166A1 (fr) | Traitement de surface par plasma chloré dans un procédé de collage | |
| FR2973567A1 (fr) | Procédé de fabrication d'une structure bsos | |
| EP3503174B1 (fr) | Procede de transfert d'une couche utile | |
| FR2943459A1 (fr) | Procede de finition pour la fabrication de substrats dans le domaine de l'electronique | |
| US20130217207A1 (en) | Method for directly adhering two plates together, including a step of forming a temporary protective nitrogen layer | |
| WO2023143818A1 (fr) | Procede de transfert d'une couche mince sur un substrat support | |
| EP3651185B1 (fr) | Procédé de collage avec désorption stimulée électroniquement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name |
Owner name: SOITEC, FR Effective date: 20130109 |
|
| ST | Notification of lapse |
Effective date: 20131129 |