KR102138949B1 - Sos 기판의 제조 방법 및 sos 기판 - Google Patents

Sos 기판의 제조 방법 및 sos 기판 Download PDF

Info

Publication number
KR102138949B1
KR102138949B1 KR1020157002053A KR20157002053A KR102138949B1 KR 102138949 B1 KR102138949 B1 KR 102138949B1 KR 1020157002053 A KR1020157002053 A KR 1020157002053A KR 20157002053 A KR20157002053 A KR 20157002053A KR 102138949 B1 KR102138949 B1 KR 102138949B1
Authority
KR
South Korea
Prior art keywords
substrate
sos
silicon
sapphire substrate
sapphire
Prior art date
Application number
KR1020157002053A
Other languages
English (en)
Other versions
KR20150037896A (ko
Inventor
시게루 고니시
요시히로 구보타
마코토 가와이
쇼지 아키야마
가즈토시 나가타
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20150037896A publication Critical patent/KR20150037896A/ko
Application granted granted Critical
Publication of KR102138949B1 publication Critical patent/KR102138949B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H01L29/78657—SOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11809—Microarchitecture
    • H01L2027/11851—Technology used, i.e. design rules
    • H01L2027/11857—SOS, SOI technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

결함수가 적고, 또한 그 불균일이 없는 SOS 기판을 재현성 좋게 제작할 수 있고, 또한 반도체 제조 라인에 투입 가능한 SOS 기판의 제조 방법, 즉 실리콘 기판(1)의 표면으로부터 이온을 주입하여 이온 주입 영역(3)을 형성하고, 상기 실리콘 기판(1)의 이온 주입한 표면과 사파이어 기판(4)의 표면을 직접 또는 절연막(2)을 개재하여 첩합한 후, 상기 이온 주입 영역(3)에서 실리콘 기판(1)을 박리시켜 사파이어 기판(4) 상에 실리콘층(6)을 가지는 SOS 기판(8)을 얻는 SOS 기판의 제조 방법으로서, 상기 사파이어 기판(4)의 면방위가 오프각 1° 이하의 C면인 것을 특징으로 한다.

Description

SOS 기판의 제조 방법 및 SOS 기판{METHOD FOR PRODUCING SOS SUBSTRATES, AND SOS SUBSTRATE}
본 발명은 사파이어 기판 상에 단결정 실리콘층을 첩합(貼合)법에 의해 형성하는 SOS 기판의 제조 방법 및 당해 제조 방법으로 제조되는 염가이고, 금속 오염이 없고, 또한 단결정 실리콘층의 결함이 적은 SOS 기판에 관한 것이다.
종래, 고절연성으로 열전도율도 높고, 또한 고주파 영역에서의 손실이 작은 특성을 가지는 사파이어를 지지 기판으로 하여, Silicon－On－Sapphire(SOS) 기판의 하이브리드(hybrid) 기판이 고주파 영역의 디바이스로서 이용되고 있다.
SOS의 제법으로서 사파이어 기판에 실리콘을 헤테로에피택셜 성장(heteroepitaxial growth)시키는 것이 잘 알려져 있지만, 이 방법은 사파이어와 실리콘의 격자 정수차에 기인한 결함이 다수 발생하는 결점을 가지고 있다(예를 들면 비특허문헌 1).
상기 문제를 감안하여, 수소 이온을 주입한 실리콘 기판을 사파이어 기판과 첩합하고, 수소 이온 주입층을 취화(脆化)하여 박리함으로써, 단결정 실리콘 박막을 사파이어 기판 상에 전사하는 방법이 제안되어 있다(예를 들면 일본국 특허공개 2010－278337호 공보(특허문헌 1)).
SOS 기판에서는 사파이어 기판과 실리콘층의 격자 정수가 가까운 것에 의해, 사파이어 기판으로서는 기판의 면방위로서 R면의 것이, 실리콘 기판으로서는 기판의 면방위로서 (100)면의 것이 잘 사용되고 있지만, R면의 사파이어 기판에서는 이방성이 있기 때문에, 열팽창계수나 열전도계수에 이방성이 나타나고, MOS－FET 제작 후의 역치전압(threshold voltage)에 면내에서 불균일이 생기는 등의 문제점이 지적되어 있다(국제공개 제2011/077608호(특허문헌 2)).
그 때문에 특허문헌 2에서는 C면의 사파이어 기판이 이방성이 적고, 디바이스의 면내 균일성을 향상시킬 수 있다는 것이 기술되어 있다. 또한, C면 사파이어 기판은 LED 등 광학 디바이스로 많이 이용되고 있기 때문에, R면 사파이어 기판에 비해 염가로 입수할 수가 있고, SOS 기판 및 그것을 이용한 디바이스의 저비용화가 가능하다는 등의 이점이 기술되어 있다.
일본국 특허공개 2010－278337호 공보 국제공개 제2011/077608호 일본국 특허공개 1999－74562호 공보 일본국 특허공개 2004－111848호 공보
Yoshii et al., Japanese Journal of Applied Physics Vol. 21 Supplement 21－1, pp. 175－179(1982)
그렇지만, C면 사파이어 기판을 이용하여 특허문헌 1에 기재되어 있는 첩합에 의해 SOS 기판을 제작해도, 사용한 웨이퍼에 의해 단결정 실리콘막의 결함, 예를 들면 보이드(void)나 OSF(Oxidation induced Stacking Fault； 산화야기 적층결함)상의 결함의 수에 불균일이 있어, 재현성 좋게 결함이 적은 SOS 기판을 제작하는 것이 곤란하였다.
또, 사파이어 기판 자신의 금속 농도, 특히 기판 표면에 있어서의 Fe의 농도가 높다고 하는 문제가 있었다. 전형적인 사파이어 기판에 있어서의 Fe의 농도는 1×1011~1×1012atoms/cm2이지만, 실리콘 디바이스 등에서 요구되는 값 1×1010atoms/cm2에 비해 1~2자릿수 높은 값으로 되어 있다. 그 때문에 상기 금속 농도를 가지는 SOS는 반도체 제조 라인을 오염시키기 때문에 당해 반도체 제조 라인에 투입할 수 없다는 문제가 있었다. 또, 금속 농도를 낮추기 위해, 예를 들면 실리콘 웨이퍼의 세정에서 이용되고 있는 SC－2(HCl＋H2O2＋H2O) 세정을 행하는 것이 생각되지만, 이 세정을 해도 사파이어 기판에 있어서의 금속 농도는 좀처럼 감소하지 않고, 1×1010atoms/cm2 이하로 하려면 세정을 반복하지 않으면 안되어, 세정에 요하는 비용이나 시간이 증대하는 문제점이 있었다. 또, 사파이어 기판에 따라서는 세정을 반복해도 Fe의 농도가 낮아지지 않는다는 문제점이 있었다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 결함수가 적고, 또한 그 불균일이 없는 SOS 기판을 재현성 좋게 제작할 수 있고, 또한 반도체 제조 라인에 투입 가능한 SOS 기판의 제조 방법 및 당해 제조 방법으로 제조된 SOS 기판을 제공하는 것을 목적으로 한다.
본 발명자들은 상기 과제를 해결하기 위해 예의 검토한 결과, C면 사파이어 기판의 오프각(off-angle)의 크기에 의해 단결정 실리콘막의 결함수에 차이가 있다는 것과, 그 불균일의 주된 요인은 면방위이고, 이것을 일정한 범위 이하로 유지하는 것이 매우 중요하다는 것을 알아냈다. 또, 오프각의 크기가 1°를 초과하면, 단결정 실리콘막의 결함수가 많아지고, 사용하는 C면 사파이어 기판의 오프각을 1° 이하로 함으로써, 결함수가 적고 또한 그 불균일이 없는 SOS 기판을 재현성 좋게 제작할 수 있다는 것을 알아냈다. 또, 사파이어 기판에 있어서의 금속 불순물, 특히 Fe의 농도에 대해서는 사파이어 기판을 환원성 분위기, 특히 수소를 포함하는 분위기하에서 열처리를 함으로써, 사파이어 기판 표면에 있어서의 금속 불순물 농도를 큰 폭으로 저감할 수 있다는 것을 알아냈다. 또한, 상기 열처리를 한 사파이어 기판을 이용하여 첩합법에 의해 SOS를 제작하면, 프로세스 라인의 오염이 매우 적고, 또한 실리콘 박막 전사 후의 실리콘 박막 상의 결함수가 열처리를 하고 있지 않은 기판을 사용했을 때에 비해 현저하게 적어지는 것도 알아내어 본 발명에 이르렀다.
또한, C면 사파이어 기판에 오프각을 설치하는 것에 대해서는 예를 들면, 일본국 특허공개 1999－74562호 공보(특허문헌 3)에 기재되어 있듯이, 질화물 반도체층 등을 헤테로에피택셜 성장시켜 형성하는 경우에, 결정성을 좋게 할 목적으로 의도적으로 형성되어 있지만, 본 발명에 있어서와 같이 첩합법으로 단결정의 막을 전사하는 경우에는 오프각의 효과는 결코 자명하지 않다.
또, 사파이어 기판을 수소를 포함하는 분위기에서 열처리하는 수법은, 예를 들면 사파이어 기판 상에 직접 질화물 반도체층을 에피택셜 성장(epitaxial growth)시키기 전에 처리하는 것이 알려져 있고, 예를 들면 일본국 특허공개 2004－111848호 공보(특허문헌 4)에 기재되어 있다. 그렇지만, 이것은 에피 성장한 막의 결정성을 향상시키는 것을 목적으로 한 것이고, 본 발명과 같이 결정성이 좋은 단결정 기판끼리의 첩합으로 단결정의 막을 전사하여 형성하는 것과는 막의 형성 방법이 다르다. 또, 환원 분위기에서 열처리하는 것이 금속 불순물 농도의 감소에 효과가 있다는 것에 대해서는 언급되어 있지 않다. 또한, 상기 열처리를 한 사파이어 기판을 이용하여 SOS 기판을 제조하는 것에 대해서는 기재되어 있지 않고, 이때에 사파이어 지지 기판 상에 형성한 실리콘층의 결함수 저감에 효과가 있다는 것에 대해서도 자명하지 않다. 즉, 첩합을 행하기 전에 사파이어 기판을 수소를 포함하는 분위기에서 첩합 전에 열처리하는 것이 중요하고, 이에 의해 비로소 금속 불순물을 제거할 수 있고, 부대 효과로서 유기물 등의 이물질도 제거되는 것이다. 그 결과 첩합 후의 결함수를 저감할 수가 있는 것이다.
이들의 효과는 본 발명자들에 의해 비로소 알아내진 것이다.
따라서, 본 발명은 상기 목적을 달성하기 위해, 하기의 SOS 기판의 제조 방법 및 SOS 기판을 제공한다.
〔1〕 실리콘 기판의 표면으로부터 이온을 주입하여 이온 주입 영역을 형성하고, 상기 실리콘 기판의 이온 주입한 표면과 사파이어 기판의 표면을 직접 또는 절연막을 개재하여 첩합한 후, 상기 이온 주입 영역에서 실리콘 기판을 박리시켜 사파이어 기판 상에 실리콘층을 가지는 SOS 기판을 얻는 SOS 기판의 제조 방법으로서, 상기 사파이어 기판의 면방위가 오프각 1° 이하의 C면인 것을 특징으로 하는 SOS 기판의 제조 방법.
〔2〕 상기 사파이어 기판을 미리 환원성 분위기 중에서 열처리한 후에 상기 실리콘 기판과 첩합하는 것을 특징으로 하는〔1〕에 기재된 SOS 기판의 제조 방법.
〔3〕 상기 환원성 분위기 중에서의 열처리 온도가 700~1000℃인 것을 특징으로 하는〔2〕에 기재된 SOS 기판의 제조 방법.
〔4〕 상기 환원성 분위기는 수소 또는 수소를 포함하는 불활성 가스 분위기인 것을 특징으로 하는〔2〕또는〔3〕에 기재된 SOS 기판의 제조 방법.
〔5〕 상기 절연막의 두께가 300nm 이하인 것을 특징으로 하는〔1〕~〔4〕의 어느 하나에 기재된 SOS 기판의 제조 방법.
〔6〕 상기 절연막은 SiOxNy(식 중 x=0~2, y=0~1.5이고, x＋y＞0이다)인 것을 특징으로 하는〔1〕~〔5〕의 어느 하나에 기재된 SOS 기판의 제조 방법.
〔7〕 〔1〕~〔6〕의 어느 하나에 기재된 SOS 기판의 제조 방법에 의해 얻어진 SOS 기판.
본 발명에 의하면, 기판의 면방위가 오프각 1° 이하의 C면인 C면 사파이어 기판을 실리콘 기판과 첩합하므로, 실리콘층에 있어서의 결함수가 적고, 또한 그 불균일이 적은 SOS 기판을 제조할 수가 있다. 또, 사파이어 기판을 미리 환원성 분위기 중에서 열처리한 후에 실리콘 기판과 첩합하면, 실리콘층에 있어서의 결함수를 보다 저감할 수 있고, 세정하지 않고 사파이어 기판의 금속 불순물이 제거되어 반도체 제조 라인에 투입 가능한 레벨로 할 수도 있다.
도 1은 본 발명에 관한 SOS 기판의 제조 방법에 있어서의 제조 공정의 일례를 나타내는 개략도이고, (a)는 이온 주입된 실리콘 기판의 단면도, (b)는 사파이어 기판의 단면도, (c)는 수소 분위기하에서의 열처리 후의 사파이어 기판의 단면도, (d)는 실리콘 기판과 사파이어 기판을 첩합한 상태를 나타내는 단면도, (e)는 이온 주입 영역에서 실리콘 기판을 박리시킨 상태를 나타내는 단면도, (f)는 SOS 기판의 단면도이다.
이하, 본 발명에 관한 SOS 기판의 제조 방법을 도 1에 기초하여 설명하지만, 본 발명은 이것에 한정되는 것은 아니다.
본 발명에 관한 SOS 기판의 제조 방법은 도 1에 나타내듯이, 실리콘 기판에의 수소 이온(희가스 이온) 주입 공정(공정 1), 사파이어 기판의 수소 분위기하의 열처리 공정(공정 2), 실리콘 기판 및/또는 사파이어 기판의 표면 활성화 처리 공정(공정 3), 실리콘 기판과 사파이어 기판의 첩합 공정(공정 4), 가시광 조사, 박리 처리 공정(공정 5), 실리콘층 박화 공정(공정 6)의 순으로 처리를 행하는 것이다.
(공정 1： 실리콘 기판에의 수소 이온(희가스 이온) 주입 공정)
먼저, 단결정 실리콘 기판(도너(donor) 기판)(1)의 표면으로부터 수소 이온 또는 희가스(즉, 헬륨, 네온, 아르곤, 크립톤, 제논, 라돈) 이온을 주입하여, 기판 중에 층상의 이온 주입 영역(이온 주입층이라고도 한다)(3)을 형성한다(도 1 (a)).
여기서, 반도체 기판인 단결정 실리콘 기판(이하 실리콘 기판이라고도 한다)(1)으로서는 특히 한정되지 않지만, 예를 들면 초크랄스키(CZ)법에 의해 육성된 단결정을 슬라이스(slice)하여 얻어진 것으로, 예를 들면 직경이 100~300mm, 도전형이 P형 또는 N형, 저항률이 10Ω·cm 정도인 것을 들 수 있다.
또, 실리콘 기판(1)의 표면은 미리 얇은 절연막(2)을 형성해 두어도 좋다. 절연막(2)을 통해 이온 주입을 행하면, 주입 이온의 채널링(channeling)을 억제하는 효과가 얻어지기 때문이다. 절연막(2)으로서는 예를 들면 SiOxNy(식 중 x=0~2, y=0~1.5이고, x＋y＞0이다)로 표시되는 산화물, 산질화물, 질화물 등을 이용할 수가 있다.
절연막(2)의 두께는 바람직하게는 300nm 이하, 보다 바람직하게는 50nm 이하, 더 바람직하게는 20nm 이하이다. 절연막(2)의 두께가 300nm를 초과하면, 당해 절연막(2)은 사파이어나 실리콘에 비해 열팽창계수의 차 때문에, SOS 기판을 고온으로 처리하면 막의 갈라짐이나 벗겨짐이 생기기 쉬워진다. 또, 절연막(2)으로서 SiO2를 이용한 경우에는 그 열전도율이 낮기 때문에, 고파워의 디바이스를 제작한 경우에는 방열성이 나빠 문제로 된다. 그 경우에는 SiO2보다도 열전도성이 양호한 산질화물이나 질화물, 예를 들면 Si3N4 등을 절연막(2)으로서 이용해도 좋다. 또한, 절연막(2)의 두께의 하한치는 특히 규정되지 않지만, SOS 기판 제조시에 발생하는 보이드 발생을 억제할 목적으로 20nm 이상인 것이 바람직하다.
이온 주입 영역(3)의 형성 방법은 특히 한정되지 않고, 예를 들면 실리콘 기판(1)의 표면으로부터 소망의 깊이에 이온 주입 영역(3)을 형성할 수 있는 것 같은 주입 에너지로, 소정의 선량의 수소 이온 또는 희가스 이온을 주입한다. 이때의 조건으로서 예를 들면 주입 에너지는 50~100keV, 주입 선량은 2×1016~1×1017/cm2로 할 수 있다. 주입되는 수소 이온으로서는 2×1016~1×1017(atoms/cm2)의 도스(dose)량의 수소 이온(H+), 또는 1×1016~5×1016(atoms/cm2)의 도스량의 수소 분자 이온(H2 +)이 바람직하다. 특히 바람직하게는 8.0×1016(atoms/cm2)의 도스량의 수소 이온(H+), 또는 4.0×1016(atoms/cm2)의 도스량의 수소 분자 이온(H2 +)이다.
이온 주입된 기판 표면으로부터 이온 주입 영역(3)까지의 깊이(즉, 이온 박기 깊이)는 지지 기판인 사파이어 기판 상에 설치하는 실리콘 박막의 소망의 두께에 대응하는 것이지만, 바람직하게는 300~500nm, 더 바람직하게는 400nm 정도이다. 또, 이온 주입 영역(3)의 두께(즉, 이온 분포 두께)는 기계 충격 등에 의해 용이하게 박리할 수 있는 두께가 좋고, 바람직하게는 200~400nm, 더 바람직하게는 300nm 정도이다.
(공정 2： 사파이어 기판의 수소 분위기하의 열처리 공정)
다음에, 사파이어 기판(4)을 미리 환원성 분위기 중에서 열처리한다(도 1 (b), (c)).
여기서, 사파이어 기판(4)은 SOS 기판의 지지 기판(핸들 기판)으로 되는 절연성의 투명 기판이고, 기판의 면방위가 오프각 1° 이하의 C면인 C면 사파이어 기판이다(도 1 (b)). 즉, 사파이어 기판(4)을 구성하는 단결정 사파이어는 그 결정면 (0001)면(C면)이 기판의 주면(主面)에 평행하고, 또한 결정축의 c축의 기판의 주면에 대한 기울기인 오프각이 1° 이하, 바람직하게는 0.6° 이하이다. 오프각이 1°보다 커지면, 후술하는 SOS 기판에 있어서의 단결정 실리콘층의 결함수가 증가하거나, 혹은 그 불균일이 커지고, 또한 막의 벗겨짐이 생기기 쉬워진다. 또, 사파이어 기판(4)은 가시광 영역(파장 400~700nm)의 광이 첩합한 실리콘 기판(1)의 이온 주입 영역(3)에 도달하기까지 에너지 손실이 적은 것인 것이 바람직하고, 상기 가시광 영역의 투과율이 70% 이상인 것이 바람직하다.
환원성 분위기로서는 예를 들면 일산화탄소, 황화수소, 이산화유황, 수소, 폼알데히드로부터 선택되는 가스종 또는 그들의 조합으로 이루어지는 환원성 가스, 혹은 당해 환원성 가스와 불활성 가스의 혼합 가스로 이루어지는 분위기를 들 수 있고, 그들 중에서 바람직하게는 적어도 수소를 포함하는 분위기, 즉 수소만 또는 수소를 포함하는 불활성 가스로 이루어지는 분위기, 보다 바람직하게는 수소만으로 이루어지는 분위기이다.
열처리 온도의 하한은 바람직하게는 600℃ 이상이고, 보다 바람직하게는 700℃ 이상이다. 열처리 온도가 600℃ 미만에서는 사파이어 기판(4) 표면의 금속 제거의 효과 및 실리콘 박막 표면의 결함수 저감 효과가 불충분하게 되는 경우가 있다.
열처리 온도의 상한은 바람직하게는 1100℃ 이하이고, 보다 바람직하게는 1000℃ 이하이고, 더 바람직하게는 900℃ 이하이다. 열처리 온도가 1100℃ 초과에서는 SOS 기판의 실리콘 박막 표면의 결함수가 역으로 증가하여 SOS 기판으로서 부적당하게 될 우려가 있다.
열처리 시간은 바람직하게는 10초~12시간, 보다 바람직하게는 1분~1시간이다. 열처리 시간이 10초보다도 짧으면 사파이어 기판(4) 표면의 금속 제거가 불충분하게 되거나 SOS 기판의 실리콘 박막 표면의 결함수의 저감이 불충분하게 될 우려가 있고, 12시간보다도 길면 열처리 비용의 증가로 되는 경우가 있다.
본 열처리를 행하는 노(furnace)로서는 환원성 분위기로 하기 위해 수소를 도입할 수 있는 노이면, 튜브로나 에피 성장로, RTA(Rapid Thermal Annealing)로 등을 사용할 수가 있고, 특히 한정은 되지 않는다.
이상의 열처리를 함으로써 사파이어 기판(4) 표면의 금속 농도를 당초보다 저감시킬 수가 있고, 예를 들면 1×1010atoms/cm2 이하로 할 수가 있다(도 1 (c)). 또, 상기 범위의 열처리로 사파이어 기판(4)의 표면 조도(surface roughness)를 악화시키지 않고, 실리콘 기판(1)과의 첩합이 곤란하게 되지 않는다.
또, 오프각 1° 이하의 C면 사파이어 기판을 이용하고, 열처리 온도가 700~1000℃인 경우에, 후술하는 SOS 기판의 실리콘 박막에 있어서의 결함수를 종래보다도 저감할 수가 있다. 본 열처리에 의해 사파이어 기판(4) 표면의 미시적인 형상 변화나 화학적 변화가 생기고, 또한 파티클(particle)이나 그 외의 부착물이 제거되었기 때문에, 첩합의 밀착력의 증가 및/또는 균일화가 도모된다고 추측되지만, 그 원인은 잘 알고 있지 않다.
(공정 3： 실리콘 기판 및/또는 사파이어 기판의 표면 활성화 처리 공정)
열처리 후 첩합 전에, 실리콘 기판(1)의 이온 주입된 표면과 열처리 후의 사파이어 기판(4) 표면의 쌍방 혹은 일방에 표면 활성화 처리를 한다.
표면 활성화 처리는 기판 표면에 반응성이 높은 미결합수(手)(dangling bond)를 노출시키거나, 또는 그 미결합수에 OH기가 부여됨으로써 활성화를 도모하는 것이고, 예를 들면 플라즈마 처리 또는 이온빔 조사에 의한 처리에 의해 행해진다.
플라즈마로 처리를 하는 경우, 예를 들면 진공 챔버 중에 실리콘 기판(1) 및/또는 사파이어 기판(4)을 놓고, 플라즈마용 가스를 도입한 후, 100W 정도의 고주파 플라즈마에 5~10초 정도 노출시켜 표면을 플라즈마 처리한다. 플라즈마용 가스로서는 실리콘 기판(1)을 처리하는 경우, 표면을 산화하는 경우에는 산소 가스의 플라즈마, 산화하지 않는 경우에는 수소 가스, 아르곤 가스, 또는 이들의 혼합 가스 혹은 수소 가스와 헬륨 가스의 혼합 가스 등을 들 수가 있다. 사파이어 기판(4)을 처리하는 경우는 수소 가스, 아르곤 가스, 또는 이들의 혼합 가스 혹은 수소 가스와 헬륨 가스의 혼합 가스 등을 이용한다. 이 처리에 의해 실리콘 기판(1) 및/또는 사파이어 기판(4) 표면의 유기물이 산화하여 제거되고, 또한 표면의 OH기가 증가하여 활성화한다.
또, 이온빔 조사에 의한 처리는 플라즈마 처리에서 사용하는 가스를 이용한 이온빔을 실리콘 기판(1) 및/또는 사파이어 기판(4)에 조사하여 표면을 스퍼터(sputter)하는 처리이고, 표면의 미결합수를 노출시켜 결합력을 증가시키는 것이 가능하다.
(공정 4： 실리콘 기판과 사파이어 기판의 첩합 공정)
다음에, 실리콘 기판(1)의 이온 주입된 표면과 열처리 후의 사파이어 기판(4)의 표면을 첩합한다(도 1 (d)). 이때 150~200℃ 정도로 가열하면서 첩합하면 좋다. 이하, 이 접합체를 첩합 기판(5)이라고 한다. 실리콘 기판(1)의 이온 주입면과 사파이어 기판 표면의 적어도 일방이 활성화 처리되어 있으면, 보다 강하게 접합할 수 있다. 또한, 실리콘 기판(1)의 절연막(2)을 사파이어 기판(4)과 첩합하기 전에 에칭이나 연마 등에 의해 얇게 하거나 혹은 제거해도 좋다.
첩합 후에 첩합 기판(5)에 열을 가하여 열처리(제2의 열처리)를 행한다. 이 열처리에 의해 실리콘 기판(1)과 사파이어 기판(4)의 결합이 강화된다. 이때의 열처리는 첩합 기판(5)이 실리콘 기판(1)과 사파이어 기판(4)의 열팽창률의 차의 영향(열응력)으로 파손되지 않는 온도를 선택한다. 그 열처리 온도는 바람직하게는 300℃ 이하, 보다 바람직하게는 150~250℃, 더 바람직하게는 150~200℃이다. 또, 열처리의 시간은 예를 들면 1~24시간이다.
(공정 5： 가시광 조사, 박리 처리 공정)
다음에, 첩합 기판(5)에 있어서의 실리콘 기판(1)의 이온 주입 영역(3)을 향해 가시광을 조사하여 어닐(anneal)을 한다. 이때 투명한 사파이어 기판(4)측으로부터 조사하면 좋다. 또, 가시광은 400~700nm의 범위에 극대 파장을 가지는 광이고, 코히어런트(coherent), 인코히어런트(incoherent)의 어느 광이라도 좋고, 파장 영역이 바람직하게는 400~700nm, 보다 바람직하게는 500~600nm의 레이저광이 좋다.
가시광으로서 레이저광을 조사한 경우, 레이저광은 사파이어 기판(4)을 투과하여 거의 흡수되지 않으므로, 사파이어 기판(4)을 가열하지 않고 실리콘 기판(1)에 도달한다. 도달한 레이저광은 실리콘 기판(1)의 사파이어 기판(4)과의 첩합 계면의 근방만, 특히 예를 들면 수소 이온 주입에 의해 아모퍼스(amorphous)화한 부분인 이온 주입 영역(3)을 선택적으로 가열하여 이온 주입 영역(3)의 취화를 ?S진한다.
다음에, 가시광 조사 후 첩합 기판(5)의 이온 주입 영역(3)에 외부로부터 기계적 충격 등의 충격을 부여하여 취화한 이온 주입 영역(3)을 따라 박리하고, 실리콘 기판(1)의 일부를 반도체층으로 되는 실리콘 박막(6)(절연막(2)이 설치되고 제거되어 있지 않은 경우는 절연막(2)을 가진다)으로서 사파이어 기판(4)에 전사하여 웨이퍼(7)로 한다. 즉, 사파이어 기판(4)에 결합한 실리콘 박막(6)을 실리콘 기판(1)으로부터 박리시켜 SOI층(실리콘층)으로 한다. 또한, 박리는 이온 주입 영역(3)을 따라 첩합 기판(5)의 일단으로부터 타단을 향하는 벽개(cleavage)에 의하는 것이 바람직하다.
여기서, 실리콘 박막의 박리를 위한 외부로부터의 충격 부여의 수법으로서는 여러 가지의 것이 있고, 예를 들면 열충격에 의해 박리를 행하는 방법, 기계적 충격에 의해 박리를 행하는 방법, 진동 충격에 의해 박리를 행하는 방법 등을 들 수 있지만, 본 방법에 의해 실리콘 박막(6)과 사파이어 기판(4) 계면에서 벗겨짐이 생기지 않을 것, 본 방법의 프로세스 온도가 SOS 기판에 과잉의 온도로 되지 않을 것이 필요조건이다.
또한, 열충격에 의해 박리를 행하는 방법으로서는 첩합 기판(5)의 어느 일방의 면, 예를 들면 실리콘 기판(1)측의 면을 가열하여 사파이어 기판(4)과의 사이에 온도차를 생기게 함으로써, 실리콘 기판(1)측의 급격한 팽창에 의해 양 기판 사이에서 큰 응력을 발생시켜, 이 응력에 의해 이온 주입 영역(3)에 있어서의 박리를 일으키게 하는 방법을 들 수 있다.
또, 기계적 충격에 의해 박리를 행하는 방법으로서는 제트(jet)상으로 분출시킨 가스나 액체 등의 유체를 실리콘 기판(1)의 측면으로부터 뿜어냄으로써 충격을 주는 방법이나, 블레이드(blade)의 선단부를 이온 주입 영역(3)의 근방 영역에 바짝 대는 등 하여 충격을 부여하는 방법 등을 들 수 있다.
또한, 박리 처리시 첩합 기판(5)의 실리콘 기판(1)측에 보강재를 배치하여 기계적 충격을 가하는 것이 바람직하다. 상기 보강재로서는 바람직하게는 보호 테이프, 정전 척(chuck) 및 진공 척으로 이루어지는 군에서 선택된다. 실리콘 기판(1)측에 갈라짐 방지를 위해 보호 테이프를 실리콘 기판(1)측에 첩부하여 박리를 행하는 방법이나, 또는 정전 척 또는 진공 척에 실리콘 기판(1)측을 밀착시켜 박리를 행하는 것으로 보다 확실히 박리를 행할 수가 있다. 보호 테이프는 특히 재질, 두께 등에 한정되지 않고, 반도체 제조 공정에서 이용되는 다이싱(dicing) 테이프나 BG 테이프 등을 사용할 수 있다. 정전 척은 특히 한정되지 않고, 탄화규소나 질화알루미늄 등의 세라믹스 정전 척 등을 들 수 있다. 진공 척은 특히 한정되지 않고, 다공질 폴리에틸렌, 알루미나 등의 진공 척을 들 수 있다.
또, 진동 충격에 의해 박리를 행하는 방법으로서는 초음파 발진기의 진동판으로부터 발진되는 초음파로 진동 충격을 부여하여 이온 주입 영역(3)에 있어서의 박리를 일으키게 하는 방법을 들 수 있다.
(공정 6： 실리콘층 박화(이온 주입 손상층 제거) 공정)
다음에, 웨이퍼(7)의 사파이어 기판(4) 상의 실리콘 박막(6) 표층에 있어서, 상기 이온 주입에 의해 손상을 받아 결정 결함을 일으키고 있는 층을 제거한다.
여기서, 이온 주입 손상층의 제거는 웨트(wet) 에칭 또는 드라이 에칭에 의해 행하는 것이 바람직하다. 웨트 에칭으로서는 예를 들면 KOH 용액, NH4OH 용액, NaOH 용액, CsOH 용액, 암모니아수(28질량%), 과산화수소수(30~35질량%), 물(잔부)로 이루어지는 SC－1 용액, EDP(에틸렌디아민피로카테콜) 용액, TMAH(4메틸수산화암모늄) 용액, 히드라진 용액 중 적어도 하나의 에칭 용액을 이용하여 행하면 좋다. 또, 드라이 에칭으로서는 예를 들면 불소계 가스 중에 사파이어 기판(4) 상의 실리콘 박막(6)을 노출시켜 에칭하는 반응성 가스 에칭이나 플라즈마에 의해 불소계 가스를 이온화, 라디칼화하여 실리콘 박막(6)을 에칭하는 반응성 이온 에칭 등을 들 수 있다.
또, 본 공정에 있어서 제거 대상으로 되는 영역은 적어도 결정 결함에 구애되는 실리콘 박막(6)의 이온 주입 손상층 모두이고, 실리콘 박막(6) 표층의 바람직하게는 120nm 이상의 두께분, 보다 바람직하게는 150nm 이상의 두께분이다. 사파이어 기판(4) 상의 실리콘 박막(6)의 두께는 100~400nm로 된다.
마지막으로, 사파이어 기판(4) 상의 실리콘 박막(6) 표면을 경면 마무리한다. 구체적으로는 실리콘 박막(6)에 화학 기계 연마(CMP 연마)를 하여 경면으로 마무리한다. 여기서는 실리콘 웨이퍼의 평탄화 등에 이용되는 종래 공지의 CMP 연마이면 좋다. 또한, 이 CMP 연마로 상기 이온 주입 손상층의 제거를 겸해도 좋다.
이상의 공정을 거쳐 사파이어 기판(4)(지지 기판)의 금속 불순물이 제거되어 반도체 제조 라인에 투입 가능한 SOS 기판(8)을 제조할 수가 있다. 또, 실리콘 박막(6) 표면의 결함수를 저감할 수 있다.
실시예
이하에, 본 발명의 시험예를 들어 더 구체적으로 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
［시험예 1］
도 1에 나타내는 제조 공정을 따라 SOS 기판을 제작하였다. 또한, 실리콘 기판(1)과 열처리를 한 사파이어 기판(4)의 첩합 및 실리콘 박막(6) 전사(실리콘 박막 형성)는 일본국 특허공개 2010－278337호 공보(특허문헌 1) 기재의 방법에 따랐다. 구체적으로는 다음과 같다.
(공정 1) 미리 절연막(2)으로서 실리콘 산화막을 두께 100nm 성장시킨 외경 150mmφ, 두께 625㎛의 실리콘 기판(1)에 57keV, 도스량 6.0×1016atoms/cm2로 수소 이온을 주입하였다.
(공정 2) 지지 기판으로서 외경 150mmφ, 두께 0.6mm의 오프각 0.3°의 C면 사파이어 기판(4)을 이용하였다. 이 사파이어 기판(4)을 확산로 내에 배치하고, 수소와 Ar의 혼합 가스(수소：Ar=5：95) 분위기로 한 후, 900℃에서 5분 보지(保持)함으로써 열처리를 행하였다. 열처리 후의 사파이어 기판(4) 표면의 금속 농도는 TRXF(Total Reflection X－ray Fluorescence)법으로 검출되는 대표적인 금속 원소 Fe에 대해 측정하였다(그 검출 하한 농도는 0.6×1010atoms/cm2이다). 그 결과, 대상 원소 Fe는 검출 한계(0.6×1010atoms/cm2) 이하(DL(Detection Limit))였다.
(공정 3) 상기 실리콘 기판(1) 및 열처리를 한 사파이어 기판(4)에 대해, 각각의 첩합면에 이온빔 활성화 처리를 행하였다.
(공정 4) 다음에, 상기 실리콘 기판(1)의 이온 주입측의 면과 사파이어 기판(4)을 150℃에서 가열하여 첩합함으로써 접합체인 첩합 기판(5)을 얻었다. 다음에, 첩합 기판(5)을 225℃에서 24시간 열처리를 행하였다.
(공정 5) 다음에, 첩합 기판(5)을 200℃로 가열하면서 사파이어 기판(4)측으로부터 파장 532nm의 녹색 레이저광을 조사하였다. 첩합 기판(5) 전면에 당해 레이저광을 조사한 후, 첩합 계면 근방의 이온 주입 영역(3)에 기계적 충격을 가하여 박리함으로써, 실리콘 박막(6)을 사파이어 기판(4)에 전사한 웨이퍼(7)를 제작하였다.
(공정 6) 마지막으로, 웨이퍼(7) 상의 실리콘 박막(6)을 CMP 연마로 두께 200nm까지 박화함으로써 SOS 기판인 SOS 기판(8)을 얻었다. 얻어진 SOS 기판(8)을 50질량% 불화수소에 10분간 침지하고, 순수로 린스(rinse)한 후에, 실리콘 박막(6) 표면의 결함수를 결함 검사 장치(KURABO사제)에 의해 카운트(count)한 바, 1웨이퍼에서 38개였다.
［시험예 2］
시험예 1에 있어서, 시험예 1에서 이용한 사파이어 기판을 대신하여, 오프각 0.5°의 C면 사파이어 기판(4)을 이용하고, 그 외에는 시험예 1과 마찬가지로 하여 SOS 기판을 제작하였다. 또한, 수소를 포함하는 분위기에서의 열처리 후의 사파이어 기판(4) 표면의 금속(Fe) 농도를 TRXF법으로 측정한 바, 검출 한계(0.6×1010atoms/cm2) 이하(DL)였다. 또, 얻어진 SOS 기판에 있어서의 실리콘 박막(6) 표면의 결함수를 상기 결함 검사 장치에 의해 카운트한 바, 1웨이퍼에서 61개이고, 시험예 1보다도 결함수가 증가하고 있고, 오프각이 커지면 결함수도 증가하는 경향을 나타냈다.
［시험예 3］
시험예 1에 있어서, 시험예 1에서 이용한 사파이어 기판을 대신하여, 오프각 1.0°의 C면 사파이어 기판(4)을 이용하고, 그 외에는 시험예 1과 마찬가지로 하여 SOS 기판을 제작하였다. 또한, 수소를 포함하는 분위기에서의 열처리 후의 사파이어 기판(4) 표면의 금속(Fe) 농도를 TRXF법으로 측정한 바, 검출 한계(0.6×1010atoms/cm2) 이하(DL)였다. 또, 얻어진 SOS 기판에 있어서의 실리콘 박막(6) 표면의 결함수를 상기 결함 검사 장치에 의해 카운트한 바, 1웨이퍼에서 217개이고, 시험예 2에 비해 더 결함수는 많아지는 경향을 나타냈지만, 후술하는 오프각 1.5°의 시험예 4에 비하면 오더(order)가 1자릿수 작은 수치였다.
［시험예 4］
시험예 1에 있어서, 시험예 1에서 이용한 사파이어 기판을 대신하여, 오프각 1.5°의 C면 사파이어 기판(4)을 이용하고, 그 외에는 시험예 1과 마찬가지로 하여 SOS 기판을 제작하였다. 또한, 수소를 포함하는 분위기에서의 열처리 후의 사파이어 기판(4) 표면의 금속(Fe) 농도를 TRXF법으로 측정한 바, 검출 한계(0.6×1010atoms/cm2) 이하(DL)였다. 또, 얻어진 SOS 기판에 있어서의 실리콘 박막(6) 표면의 결함수를 상기 결함 검사 장치에 의해 카운트한 바, 1웨이퍼에서 2000개이고, 열처리를 행하지 않은 시험예 9(후술)보다도 결함수가 많았다.
［시험예 5］
시험예 1에 있어서, 공정 2의 열처리 온도를 600℃로 하고, 그 외에는 시험예 1과 마찬가지로 하여 SOS 기판(8)을 제작하였다. 또한, 수소를 포함하는 분위기에서의 열처리 후의 사파이어 기판(4) 표면의 금속(Fe) 농도를 TRXF법으로 측정한 바, Fe 농도는 20×1010atoms/cm2이고, 열처리 온도를 700℃(시험예 6(후술))보다 더 낮추면, 표면의 Fe 농도는 높아져 금속 불순물 제거 효과가 더 작아지는 것을 알 수 있었다. 또, 얻어진 SOS 기판에 있어서의 실리콘 박막(6) 표면의 결함수를 상기 결함 검사 장치에 의해 카운트한 바, 1웨이퍼에서 500개로 열처리 없는 시험예 9(후술)보다도 결함수가 약간 감소한 정도이고, 열처리 온도가 낮으면 사파이어 기판 표면의 구조가 열처리 전의 경우와 거의 변함없기 때문이라고 추측된다.
［시험예 6］
시험예 1에 있어서, 공정 2의 열처리 온도를 700℃로 하고, 그 외에는 시험예 1과 마찬가지로 하여 SOS 기판(8)을 제작하였다. 또한, 수소를 포함하는 분위기에서의 열처리 후의 사파이어 기판(4) 표면의 금속(Fe) 농도를 TRXF법으로 측정한 바, Fe 농도는 1.9×1010atoms/cm2이고, 처리 온도가 낮아지면 Fe의 제거 효과가 작아지는 경향을 나타냈다. 또, 얻어진 SOS 기판에 있어서의 실리콘 박막(6) 표면의 결함수를 상기 결함 검사 장치에 의해 카운트한 바, 1웨이퍼에서 302개이고, 시험예 1과 동일한 오프각의 C면 사파이어 기판을 이용하고 있지만, 시험예 1보다도 결함수는 많았다. 다만, 오프각 1.5°의 시험예 4에 비해 결함수는 오더가 1자릿수 작은 수치였다.
［시험예 7］
시험예 1에 있어서, 공정 2의 열처리 온도를 1000℃로 하고, 그 외에는 시험예 1과 마찬가지로 하여 SOS 기판(8)을 제작하였다. 또한, 수소를 포함하는 분위기에서의 열처리 후의 사파이어 기판(4) 표면의 금속(Fe) 농도를 TRXF법으로 측정한 바, 검출 한계(0.6×1010atoms/cm2) 이하(DL)이고, 처리 온도가 높은 듯한 것에 의한 Fe의 제거 효과가 인지되었다. 또, 얻어진 SOS 기판에 있어서의 실리콘 박막(6) 표면의 결함수를 상기 결함 검사 장치에 의해 카운트한 바, 1웨이퍼에서 279개이고, 시험예 1과 동일한 오프각의 C면 사파이어 기판을 이용하고 있지만, 시험예 1보다도 결함수는 많았다. 다만, 오프각 1.5°의 시험예 4에 비해 결함수는 오더가 1자릿수 작은 수치였다.
［시험예 8］
시험예 1에 있어서, 공정 2의 열처리 온도를 1100℃로 하고, 그 외에는 시험예 1과 마찬가지로 하여 SOS 기판(8)을 제작하였다. 또한, 수소를 포함하는 분위기에서의 열처리 후의 사파이어 기판(4) 표면의 금속(Fe) 농도를 TRXF법으로 측정한 바, 검출 한계(0.6×1010atoms/cm2) 이하(DL)이고, 처리 온도가 높은 듯한 것에 의한 Fe의 제거 효과가 인지되었다. 또, 얻어진 SOS 기판에 있어서의 실리콘 박막(6) 표면의 결함수를 상기 결함 검사 장치에 의해 카운트한 바, 1웨이퍼에서 4200개이고, 시험예 1과 동일한 오프각의 C면 사파이어 기판을 이용하고 있지만, 시험예 1보다도 결함수는 현저하게 많았다. 원인은 확실하지 않지만, 처리 온도가 너무 높으면 사파이어 기판 표면이 역으로 거칠어지고, 또 표면에 피트(pit)가 생기는 등 하여, 그들이 원인으로 되어 결함수가 증가하고 있는 것이라고 생각된다.
［시험예 9］
시험예 1에 있어서, 공정 2의 수소를 포함하는 분위기에서의 열처리를 행하지 않고, 그 외에는 시험예 1과 마찬가지로 하여 SOS 기판을 제작하였다. 또한, 열처리 없는(즉, 열처리 전의) 사파이어 기판(4) 표면의 금속(Fe) 농도를 TRXF법으로 측정한 바, Fe 농도는 430×1010atoms/cm2로 높은 농도를 나타내고 있었다. 이것을 시험예 1과 같이 수소 함유 분위기에서 열처리하면 검출 한계 이하의 농도로 되어, 어닐에 의한 금속 불순물 농도 저감의 효과가 확인되었다. 또, 얻어진 SOS 기판에 있어서의 실리콘 박막(6) 표면의 결함수를 상기 결함 검사 장치에 의해 카운트한 바, 1웨이퍼에서 523개이고, 오프각 1.5°의 시험예 4보다도 결함수는 적었다. 또한, 시험예 9의 결함수는 수소 함유 분위기에서 열처리한 것(시험예 1, 6, 7)보다도 많지만, 이것은 사파이어 기판(4) 표면의 이물질의 영향이라고 생각되고, 시험예 1, 6, 7에서는 열처리에 의해 그 이물질이 제거되었다고 생각된다.
이상의 결과를 표 1에 나타낸다.
Figure 112015007953026-pct00001
이상으로부터, C면 사파이어 기판을 이용한 첩합 SOS 기판에 대해, C면 사파이어 기판의 오프각에 의해 실리콘층의 결함수에 차이가 생기는 것을 알 수 있었다. 또, 결함수를 작게 유지하려면 오프각 1° 이하로 할 필요가 있다는 것이 판명되었다. 또 첩합 전에 환원성 분위기에서 사파이어 기판만을 열처리하는 것은 사파이어 기판 표면의 금속 불순물이나 이물질의 제거 효과가 있다는 것을 알 수 있었다. 또 이유는 잘 모르지만, 이때의 열처리 온도를 적절한 범위로 함으로써 SOS화 후의 결함수를 저감한다는 것을 알 수 있었다.
또한, 지금까지 본 발명을 도면에 나타낸 실시형태를 가지고 설명해 왔지만, 본 발명은 도면에 나타낸 실시형태에 한정되는 것은 아니고, 다른 실시형태, 추가, 변경, 삭제 등 당업자가 생각해낼 수가 있는 범위내에서 변경할 수가 있고, 어느 태양에 있어서도 본 발명의 작용 효과를 가져오는 한 본 발명의 범위에 포함되는 것이다.
1 실리콘 기판 2 절연막(실리콘 산화막)
3 이온 주입 영역 4 사파이어 기판
5 첩합 기판(접합체) 6 실리콘 박막
7 웨이퍼 8 SOS 기판

Claims (7)

  1. 실리콘 기판의 표면으로부터 이온을 주입하여 이온 주입 영역을 형성하고, 상기 실리콘 기판의 이온 주입한 표면과 사파이어 기판의 표면을 절연막을 개재하여 첩합한 후, 상기 이온 주입 영역에서 실리콘 기판을 박리시켜 사파이어 기판 상에 실리콘층을 가지는 SOS 기판을 얻는 SOS 기판의 제조 방법으로서,
    상기 사파이어 기판의 면방위가 오프각 1° 이하의 C면이고, 당해 사파이어 기판을 미리 환원성 분위기 중 700~1000℃의 열처리 온도에서 열처리한 후에 상기 실리콘 기판과 첩합하는 것을 특징으로 하는 SOS 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 사파이어 기판의 열처리 시간은 10초 이상 12시간 이하인 것을 특징으로 하는 SOS 기판의 제조 방법.
  3. 제1항에 있어서,
    상기 열처리 후의 사파이어 기판 표면의 전반사 형광 X선 분석법으로 검출되는 Fe의 농도가 1.9×1010atoms/cm2 이하인 것을 특징으로 하는 SOS 기판의 제조 방법.
  4. 제1항에 있어서,
    상기 환원성 분위기는 수소 또는 수소를 포함하는 불활성 가스 분위기인 것을 특징으로 하는 SOS 기판의 제조 방법.
  5. 제1항에 있어서,
    상기 절연막의 두께가 300nm 이하인 것을 특징으로 하는 SOS 기판의 제조 방법.
  6. 제1항에 있어서,
    상기 절연막은 SiOxNy(식 중 x=0~2, y=0~1.5이고, x＋y＞0이다)인 것을 특징으로 하는 SOS 기판의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 기재된 SOS 기판의 제조 방법에 의해 얻어진, 기판의 면방위가 오프각 1°이하의 C면이고, 기판 표면의 전반사 형광 X선 분석법으로 검출되는 Fe의 농도가 1.9×1010atoms/cm2 이하인 사파이어 기판 상에 두께 20~300nm의 실리콘 산화막인 절연막을 개재하여 실리콘 기판의 이온 주입 박리막인 실리콘층을 가지고 있고, 불화수소 용액에 침지한 후에 검출되는 실리콘층의 표면 결함수가, SOS 기판의 외경이 150mmφ인 경우에 302개 이하인 SOS 기판.
KR1020157002053A 2012-07-25 2013-07-18 Sos 기판의 제조 방법 및 sos 기판 KR102138949B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012164673 2012-07-25
JPJP-P-2012-164673 2012-07-25
PCT/JP2013/069480 WO2014017368A1 (ja) 2012-07-25 2013-07-18 Ｓｏｓ基板の製造方法及びｓｏｓ基板

Publications (2)

Publication Number Publication Date
KR20150037896A KR20150037896A (ko) 2015-04-08
KR102138949B1 true KR102138949B1 (ko) 2020-07-28

Family

ID=49997182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157002053A KR102138949B1 (ko) 2012-07-25 2013-07-18 Sos 기판의 제조 방법 및 sos 기판

Country Status (7)

Country Link
US (1) US9646873B2 (ko)
EP (1) EP2879177B1 (ko)
JP (1) JP6160616B2 (ko)
KR (1) KR102138949B1 (ko)
CN (1) CN104488081B (ko)
TW (1) TWI609434B (ko)
WO (1) WO2014017368A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741603B2 (en) * 2013-05-01 2017-08-22 Shin-Etsu Chemical Co., Ltd. Method for producing hybrid substrate, and hybrid substrate
FR3034252B1 (fr) * 2015-03-24 2018-01-19 Soitec Procede de reduction de la contamination metallique sur la surface d'un substrat
US10014271B2 (en) * 2015-11-20 2018-07-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
FR3063176A1 (fr) * 2017-02-17 2018-08-24 Soitec Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique
KR20210039438A (ko) * 2018-08-09 2021-04-09 신에쓰 가가꾸 고교 가부시끼가이샤 GaN 적층 기판의 제조 방법
JP7421292B2 (ja) * 2019-09-11 2024-01-24 キオクシア株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416043A (en) 1993-07-12 1995-05-16 Peregrine Semiconductor Corporation Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer
JP2005019872A (ja) * 2003-06-27 2005-01-20 Hitachi Cable Ltd 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP2011138818A (ja) * 2009-12-25 2011-07-14 Panasonic Corp 半導体装置、高周波集積回路、高周波無線通信システムおよび半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174562A (ja) 1997-06-30 1999-03-16 Nichia Chem Ind Ltd 窒化物半導体素子
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3609661B2 (ja) * 1999-08-19 2005-01-12 株式会社東芝 半導体発光素子
JP2004111848A (ja) * 2002-09-20 2004-04-08 Kyocera Corp サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP3774782B2 (ja) 2003-05-14 2006-05-17 富士通メディアデバイス株式会社 弾性表面波素子の製造方法
EP1667218B9 (en) 2003-09-08 2019-11-20 SUMCO Corporation Soi wafer and its manufacturing method
SG166060A1 (en) * 2009-04-22 2010-11-29 Semiconductor Energy Lab Method of manufacturing soi substrate
JP2010278337A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないｓｏｓ基板
JP5304448B2 (ja) * 2009-06-01 2013-10-02 コニカミノルタ株式会社 有機光電変換素子
WO2011004211A1 (en) 2009-07-08 2011-01-13 S.O.I.Tec Silicon On Insulator Technologies Composite substrate with crystalline seed layer and carrier layer with a coincident cleavage plane
JP5643509B2 (ja) 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
JP5370279B2 (ja) * 2010-06-11 2013-12-18 豊田合成株式会社 ｎ型ＩＩＩ族窒化物半導体の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416043A (en) 1993-07-12 1995-05-16 Peregrine Semiconductor Corporation Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer
JP2005019872A (ja) * 2003-06-27 2005-01-20 Hitachi Cable Ltd 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP2011138818A (ja) * 2009-12-25 2011-07-14 Panasonic Corp 半導体装置、高周波集積回路、高周波無線通信システムおよび半導体装置の製造方法

Also Published As

Publication number Publication date
CN104488081A (zh) 2015-04-01
TW201413832A (zh) 2014-04-01
KR20150037896A (ko) 2015-04-08
TWI609434B (zh) 2017-12-21
EP2879177A1 (en) 2015-06-03
CN104488081B (zh) 2017-09-19
JP6160616B2 (ja) 2017-07-12
EP2879177B1 (en) 2020-08-19
US20150179506A1 (en) 2015-06-25
EP2879177A4 (en) 2016-03-23
WO2014017368A1 (ja) 2014-01-30
JPWO2014017368A1 (ja) 2016-07-11
US9646873B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
KR102104147B1 (ko) 하이브리드 기판의 제조 방법 및 하이브리드 기판
EP2343729B1 (en) Method for manufacturing silicon thin film transfer insulating wafer
KR102138949B1 (ko) Sos 기판의 제조 방법 및 sos 기판
KR100972213B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
US20130089968A1 (en) Method for finishing silicon on insulator substrates
US20140235032A1 (en) Method for producing transparent soi wafer
KR101541940B1 (ko) Ｓｏｉ 기판의 제조 방법
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
KR20180131542A (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
JP2006202989A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
KR102562239B1 (ko) 반도체 도너 기판으로부터의 층 전이를 용이하게 하는 광 지원형 소판 형성
JP5364345B2 (ja) Ｓｏｉ基板の作製方法
JP6117134B2 (ja) 複合基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant