TWI603387B - 用於製備多層半導體裝置令低溫層轉移之方法 - Google Patents

用於製備多層半導體裝置令低溫層轉移之方法 Download PDF

Info

Publication number
TWI603387B
TWI603387B TW102148841A TW102148841A TWI603387B TW I603387 B TWI603387 B TW I603387B TW 102148841 A TW102148841 A TW 102148841A TW 102148841 A TW102148841 A TW 102148841A TW I603387 B TWI603387 B TW I603387B
Authority
TW
Taiwan
Prior art keywords
substrate
wafer
single crystal
ions
donor
Prior art date
Application number
TW102148841A
Other languages
English (en)
Other versions
TW201435991A (zh
Inventor
傑菲瑞 路易斯 利伯特
麥可Ｊ 瑞斯
Original Assignee
Ｍｅｍｃ電子材料公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｍｅｍｃ電子材料公司 filed Critical Ｍｅｍｃ電子材料公司
Publication of TW201435991A publication Critical patent/TW201435991A/zh
Application granted granted Critical
Publication of TWI603387B publication Critical patent/TWI603387B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Description

用於製備多層半導體裝置令低溫層轉移之方法
本發明大體上係關於一種製備多層半導體裝置之方法。更特定言之，本發明係關於一種在結合至載體基板之前製備供體基板之方法。
半導體晶圓一般而言係由經修整及研磨以具有一或多個用於後續程序中適當定向晶圓之平邊(flat)或凹痕(notch)之單晶錠(例如矽錠)所製備。然後，將錠切片為個別晶圓。雖然本文中將參考由矽構造之半導體晶圓，但仍可使用其他材料以製備半導體晶圓，諸如，鍺、碳化矽、矽鍺、或砷化鎵。
半導體晶圓(例如矽晶圓)可用於製備複合層結構中。複合層結構(例如，SOI結構)一般包括載體晶圓或層、裝置層、及在載體層與裝置層之間之絕緣(亦即，介電)膜(通常係氧化層)。一般而言，裝置層之厚度介於0.05與20微米之間。一般而言，諸如絕緣體上覆矽(SOI)、藍寶石上覆矽(SOS)、及石英上覆矽之複合層結構係藉由將兩個晶圓呈緊密接觸放置，接著熱處理以增強結合而製得。
於熱退火之後，結合結構會經歷進一步處理以移除一大部分之供體晶圓來達成層轉移。例如，可使用的晶圓減薄技術(例如，蝕刻 或研磨)通常稱為回蝕刻SOI(即，BESOI)，其中使矽晶圓結合至載體晶圓且接著緩慢蝕刻除去直到載體晶圓上僅殘留薄矽層。(參見例如美國專利案第5,189,500號，該案係以引用的方式以其全文併入本文中。)此方法耗時且成本高，會廢棄基板中之一者且一般不具有對於薄於幾微米之層適宜之厚度均勻性。
達成層轉移之另一種常用方法利用氫植入，接著熱引發之層分裂。將粒子(例如，氫原子或氫及氦原子之組合)植入於供體晶圓之前表面下的特定深度處。植入之粒子在供體晶圓中於其所植入之特定深度處形成劈裂面(cleave plane)。清潔供體晶圓之表面以移除在植入製程期間沉積於晶圓上之有機化合物。
接著藉由親水性結合製程將供體晶圓之前表面結合至載體晶圓以形成結合晶圓。供體晶圓及/或載體晶圓係藉由將該等晶圓之表面暴露至包含例如氧或氮之電漿而活化。暴露至電漿之暴露係在通常稱為表面活化之製程中改質該等表面之結構，該活化製程使得供體晶圓及載體晶圓中之一者或兩者之表面具親水性。接著將該等晶圓壓在一起及在其間形成結合。此結合相當地弱，且必須在進一步處理可發生之前得以增強。
於一些製程中，供體晶圓與載體晶圓之間之親水性結合(即，結合晶圓)係藉由在介於約300℃與500℃之間之溫度下加熱或退火該結合晶圓對得以增強。提高之溫度導致在供體晶圓與載體晶圓之鄰接表面之間形成共價結合，因而固化供體晶圓與載體晶圓之間之結合。與結合晶圓之加熱或退火同時地，較早植入供體晶圓中之粒子使得劈裂面減弱。
接著順著劈裂面自結合晶圓分離(亦即，劈裂)供體晶圓之一部分以形成SOI晶圓。劈裂可藉由將結合晶圓置於固定架中來進行，其中垂直於結合晶圓之相對側施加機械力以自結合晶圓拉離供體晶圓之一 部分。根據一些方法，使用吸杯以施加機械力。藉由在劈裂面之結合晶圓邊緣處施加機械楔入引發供體晶圓之該部分之分離，以引發裂紋順著劈裂面傳播。由吸杯施加的機械力接著將供體晶圓之該部分拉離結合晶圓，因而形成SOI晶圓。
根據其他方法，結合對可改用在提高之溫度經歷一段使得供體晶圓之一部分與結合晶圓分離之時間。暴露至提高之溫度導致裂紋順著劈裂面引發及傳播，因而分離供體晶圓之一部分。此方法使得轉移層之均一性更佳及容許再循環供體晶圓，但通常需要加熱所植入及結合對達到接近500℃之溫度。就異質材料(藍寶石上覆矽或石英上覆矽)而言，該溫度對於基板而言可能太高而不能經受因熱膨脹係數失配所引起的應力。文獻中已論述可減低引發分裂所需溫度之若干種方法，其中有增加氫劑量及共植入氫離子及硼離子。較高劑量之H需要較長之植入時間，導致成本增加。當在共植入硼及氫時，可需要增加的步驟以移除轉移層中過量的硼，此乃因該共植入會導致頂層電阻率非所欲地改變。
於本發明之態樣當中會提及一種製備單晶供體基板之方法，該單晶供體基板包括其中一者為供體基板之前表面及另一者為供體基板之背表面之兩個大致平行的主表面、接合該前及背表面之圓周邊緣、及在該前與背表面之間之中心平面。該方法包括(a)植入氦離子穿過該單晶供體基板之前表面達到自該前表面朝向中心平面測得之平均深度D1；(b)植入氫離子穿過該單晶供體基板之前表面達到自該前表面朝向中心平面測得之平均深度D2；及(c)使單晶供體基板於足以在該單晶供體基板中形成劈裂面之溫度下退火。該平均深度D1及該平均深度D2係於約1000埃內。
本發明再進一步係關於一種製備單晶矽基板之方法，該單晶矽 基板包括其中一者為該矽基板之前表面及另一者為該矽基板之背表面之兩個大致平行的主表面、接合該前及背表面之圓周邊緣、及在該前與背表面之間之中心平面。該方法包括隨後之依序步驟：(a)植入氦離子穿過該單晶矽基板之前表面達到自該前表面朝向中心平面測得之平均深度D1；(b)植入氫離子穿過該單晶矽基板之前表面達到自該前表面朝向中心平面測得之平均深度D2；及(c)使該單晶矽基板於足以在該單晶矽基板中形成劈裂面之溫度下退火，該劈裂面具有等於D1、D2、或介於D1與D2之間之值之平均深度；及(d)將其中具有劈裂面之該單晶矽基板之前表面結合至載體基板之表面以藉此形成結合結構，其中該載體基板為包括選自由隨後組成之群之材料之半導體晶圓：矽、藍寶石、石英、砷化鎵、碳化矽、矽鍺、及鍺。
本發明係關於一種製備複合層結構之方法。本發明之方法有利地在供體基板與載體基板之結合之後但在層分離之前達成低溫退火。較低溫度之退火減低諸如彼等由包括結合異質供體與載體基板之結構之差別性熱膨脹所產生者之應力，該應力會導致該等基板之一者或兩者破裂。
根據本發明之方法，氦離子及氫離子之植入在供體基板中形成損傷層，該損傷層接著藉由高溫退火進行熱活化。於一些實施例中，本發明之方法採用植入氦離子接著植入氫離子以在供體基板中形成損傷層，該損傷層接著再進行相對高溫度之退火以形成劈裂面。於一些實施例中，本發明之方法採用同時共植入氫離子及氦離子以在供體基板中形成損傷層，該損傷層接著再進行相對高溫度之退火以形成劈裂面。於一些實施例中，本發明之方法採用植入氫離子接著植入氦離子 以在供體基板中形成損傷層，該損傷層接著再進行相對高溫度之退火以形成劈裂面。於較佳實施例中，高溫退火係在供體基板中植入氦及氫離子之後但在晶圓結合之前發生。由於供體基板並非係結合至另一個基板(例如，載體基板)，故退火可在比退火係針對諸如(例如)矽及藍寶石之異質材料之結合對進行情況下可容許之溫度更高的溫度下發生。在不受任何特定理論約束下，劈裂面之演變似乎係熱活化製程。因此，於較高溫度下在結合之前開始形成劈裂面之能力可大大地縮短及減低達成於結合退火期間順著劈裂面破裂所需的時間及應力。
用於本發明之基板包括單晶供體基板及載體基板。一般而言，單晶供體基板包括其中一者為基板之前表面及另一者為基板之背表面之兩個大致平行的主表面、接合前及背表面之圓周邊緣、及在前與背表面之間之中心平面。在如本文中所述之任何操作之前，基板之前表面及背表面可實質上相同。僅出於方便性而將表面稱為「前表面」或「背表面」且一般用於區分其上進行本發明方法之操作之表面。如本說明書全文中所述，例如離子植入、氧氣電漿活化等等之操作經陳述發生於基板之前表面上。此命名協議不排除在供體基板之背表面上進行該等相同操作、或不同操作。
於一些實施例中，單晶供體基板包括半導體晶圓。於較佳實施例中，半導體晶圓包括選自由隨後組成之群之材料：矽、砷化鎵、氮化鎵、氮化鋁鎵、磷化銦、碳化矽、矽鍺、鍺、及其組合。於尤佳實施例中，半導體晶圓包括自單晶矽晶圓切片所得之晶圓，該單晶矽晶圓係自依照習知丘克拉斯基(Czochralski)晶體生長方法生長之單晶錠切片所得。該等方法、以及標準矽切片、研磨、蝕刻、及拋光技術揭示於例如F.Shimura，Semiconductor Silicon Crystal Technology，Academic Press，1989年、及Silicon Chemical Etching，(J.Grabmaier編輯)Springer-Verlag，紐約，1982年(以引用的方式併入本文中)中。
於一些實施例中，在本發明方法之操作之前，供體晶圓之主表面可係未經處理。換言之，供體晶圓可經切片及拋光，但不經進一步處理以具有氧化層或氮化層。於一些實施例中，供體晶圓包括不多於一層原生氧化矽層。於一些實施例中，供體晶圓之主表面中之一或多者可於離子植入之前進行氧化。於較佳實施例中，前表面層(即，植入氦及氫離子穿過的層)係在離子植入之前進行氧化。期望在頂部矽/BOX界面處具有熱界面以維持低界面密度。供體晶圓不應於植入之後在提高之溫度下進行氧化，此會導致晶圓發泡(wafer blister)。於一些實施例中，供體晶圓之主表面中之一或多者可在離子植入之前進行氮化。於較佳實施例中，前表面層(即，植入氦及氫離子穿過的層)係在離子植入之前進行氮化。
供體晶圓可在諸如ASM A400之爐中進行熱氧化。在氧化環境中，溫度可自750℃至1100℃。氧化環境氣氛可為諸如Ar或N2之惰性氣體及O2之混合物。氧氣含量可自1%至10%或更高。於一些實施例中，氧化環境氣氛可為高至100%(「乾式氧化」)。於一些實施例中，環境氣氛可包括諸如Ar或N2之惰性氣體、及諸如O2及水蒸氣之氧化氣體之混合物(「濕式氧化」)。於一個例示性實施例中，可將供體晶圓加載至諸如A400之立式爐中。使溫度斜升至利用N2及O2之混合物之氧化溫度。於所欲溫度下，將水蒸氣引入至氣體流中。在已獲得所欲氧化物厚度之後，關閉水蒸氣及O2及減低爐溫度且自該爐卸載晶圓。
於氧化之後，晶圓清潔可視需要進行。若需要，則可(例如)在標準SC1/SC2溶液中清潔晶圓。
根據本發明之方法，使已經過蝕刻及拋光及視情況經氧化之供體基板(諸如半導體晶圓)經歷離子植入以在供體基板中形成損傷層。離子植入可在諸如Applied Materials Quantum II之市售儀器中進行。 於一些實施例中，該方法包括植入氦離子(例如，He+離子)穿過單晶供體基板之前表面達到自前表面朝向中心平面測得之平均深度D1。植入氦離子之平均深度D1可自約0.02微米至約1微米，此取決於轉移層之所欲厚度。可將氦離子植入之所欲深度視為相對於氫植入之峰值，此乃因氫植入層在設定最終轉移層深度中起主要作用。較佳地，He植入峰值濃度應於氫植入峰值之約+/- 1000埃內、更佳於氫植入峰值之約+/- 500埃內、及又更佳於氫植入峰值之約+/- 100埃內。於一些實施例中，總氦離子植入劑量可自約0.5×1016個氦離子/cm2至約2×1016個氦離子/cm2(較佳約1×1016個氦離子/cm2)。氦植入一般係於足以達成所欲He植入深度之植入能量(諸如介於約10keV與約50keV之間，諸如，約20keV至約40keV，諸如約27keV或約36keV)下發生。
於一些實施例中，該方法包括植入氫離子(例如，H+離子)穿過單晶供體基板之前表面達到自前表面朝向中心平面測得之平均深度D2。植入氫離子之平均深度D2可自約0.02微米至約1微米。於一些實施例中，總氫離子植入劑量可自約0.5×1016個氫離子/cm2至約3×1016個氫離子/cm2(較佳約1×1016個氫離子/cm2)。氫植入一般係在足以達成所欲氫離子植入深度之植入能量(諸如介於約20keV與約60keV之間，諸如，介於約30keV及約50keV之間，諸如約37keV或約48keV)下發生。
氦植入可在氫植入之前、同時、或之後發生。於較佳實施例中，氦植入係在氫植入之前發生。
於一些實施例中，可希望使晶圓於植入之後經歷清潔。於一些較佳實施例中，清潔可包括皮藍哈清潔(Piranha clean)、隨後之DI水沖洗及SC1/SC2清潔。
於本發明之一些實施例中，其中具有由氦離子及氫離子植入所形成之損傷層之單晶供體基板係於足以在該單晶供體基板中形成經熱 活化劈裂面之溫度下進行退火。適宜工具之一個實例可為諸如Blue M型號之簡單箱式爐(Box furnace)。於一些較佳實施例中，經植入供體結構係在自約200℃至約350℃、自約225℃至約325℃，較佳約300℃之溫度下進行退火。熱退火可發生持續自約2小時至約10小時之時間，較佳係持續約8小時。於該等溫度範圍內之熱退火係足以形成與由共植入氫及氦所形成之損傷層對應之經熱活化劈裂面。於一些實施例中，劈裂面具有實質上等於D1及D2之平均深度，於較佳實施例中，該等平均深度實質上係距晶圓前表面相等距離。
於熱退火以活化劈裂面之後，較佳地將單晶供體基板表面清潔。
於本發明之一些較佳實施例中，使其中具有經熱活化劈裂面之經清潔單晶供體基板經歷氧氣電漿表面活化。於一些實施例中，氧氣電漿表面活化工具為市售工具，諸如彼等自EV Group獲得者，諸如EVG®810LT低溫電漿活化系統。將具有經熱活化劈裂面之供體晶圓加載至腔室中。將該腔室抽真空且回充填O2達到小於大氣壓之壓力以藉此建立電漿。將該晶圓暴露至該電漿持續可自約1秒至約120秒之所欲時間。
進行氧氣電漿表面氧化以使單晶供體基板之前表面具親水性且可負責結合至載體基板。像供體基板，載體基板一般包括其中一者為基板之前表面及另一者為基板之背表面之兩個大致平行的主表面、接合前及背表面之圓周邊緣、及在前及背表面之間之中心平面。於一些實施例中，載體基板包括半導體晶圓。於較佳實施例中，半導體晶圓包括選自由隨後組成之群之材料：矽、砷化鎵、碳化矽、矽鍺、鍺、鈮酸鋰(LiNbO3)、鈦酸鋇(BaTiO3)、及其組合。於尤佳實施例中，半導體晶圓包括自單晶矽晶圓切片所得之晶圓，該單晶矽晶圓已自依照習知丘克拉斯基結晶生長方法生長之單晶錠切片所得。於一些較佳實 施例中，載體基板包括其一表面上具有氧化層之矽晶圓。於一些較佳實施例中，供體基板之前表面及載體基板之前表面具有實質上相同尺寸。載體基板亦可為具有實質上不同於矽之熱膨脹係數之材料。例如，載體基板可為藍寶石晶圓或石英晶圓。例如矽、藍寶石、或石英之載體晶圓可經歷氧化製程及氧氣電漿活化。換言之，供體晶圓及載體晶圓之前表面均可經歷類似預處理且均可包含活化氧化前表面。
接著使供體基板之親水性前表面層及載體基板之親水性表面(例如，前表面)緊密接觸以藉此形成結合結構。由於機械結合相當地弱，故進一步使該結合結構退火以固化供體晶圓與載體晶圓之間之結合。有利地，本發明之方法採用在結合供體基板與載體基板之前進行熱退火以形成劈裂面，該劈裂面可實現在結合結構之熱退火期間之實質上較溫和條件。尤其在結合具有實質上失配熱膨脹係數之供體結構及載體結構(諸如，結合矽晶圓與藍寶石或石英載體)時，溫度及持續時間之該等較溫和條件可形成具有實質上較少之破裂及其他缺陷之結合結構。結合結構可在介於約150℃與約350℃，諸如介於約150℃與約300℃之間之溫度，較佳於約225℃之溫度下進行退火。熱退火可持續介於約30分鐘與約5小時之間的時間，較佳係持續約1小時。
於熱退火之後，供體基板及載體基板之間之結合強到足以可藉由在劈裂面處劈裂結合結構來引發層轉移。劈裂可依照相關技藝中已知之技術發生。於一些實施例中，可將結合晶圓置於一側附接至固定吸杯及另一側藉由其他吸杯附接至鉸鏈式臂之習知劈裂臺中。於接近吸杯附接之處引發裂紋及可移動臂繞絞鍵軸轉而將晶圓劈裂開來。
所揭示技術可用於其中要求實現低溫下之層轉移之一系列層轉移應用中。該等應用包括矽層至諸如藍寶石、晶體或玻璃石英或其他絕緣性及半導體基板之異質基板之層轉移。該技術亦可用於假如半導體可經離子分裂，容許其他半導體頂層至基板之層轉移。一些實例可 為GaAs、SiC、SiGe、或Ge。當前尚不知曉用於該等應用可適用的熱處理溫度及時間及劑量範圍。
在詳細地論述本發明後，當明瞭可在不脫離隨附申請專利範圍中界定之本發明範疇下進行修改及變化。
提供下述非限制性實例以進一步說明本發明。
實例
起始供體及載體晶圓為經硼摻雜達成在9至18ohm-cm之間之電阻率之200mm直徑P-晶圓。利用濕式氧化製程，於供體晶圓上生長600埃厚的氧化層。
利用約27KeV之能量，對經氧化之矽供體晶圓植入氦離子達成約1.3×1016個原子/cm2之總劑量。計算He深度分佈之峰值為距經氧化之供體表面約2560埃。
接著，對經He植入之矽晶圓植入氫離子達成約1.3×1016個原子/cm2之總劑量及約37keV之能量。計算H分佈之峰值為距經氧化之供體表面約2560埃。
於300℃下使包含氦及氫植入層之供體晶圓退火約8小時。
在食人魚清潔中清潔其中具有劈裂面之供體晶圓，接著再進行SC1/SC2清潔，沖洗然後乾燥。
接著在EV Group電漿活化系統中，藉由氧氣電漿表面活化來活化經清潔之供體晶圓以準備好與第二基板結合。
接著將經活化之供體晶圓結合至第二Si基板且於225℃下退火約1小時。
於此之後，接著機械劈裂結合對及達成層轉移。
由上可見，達成本發明之若干目標。因可在不脫離本發明之範疇下對上述製程進行各種改變，故希望將包含於以上說明中之所有情況理解為例示性而非具限制性。此外，當在介紹本發明之元件或本發 明之較佳實施例時，冠詞「一(a)」、「一個(an)」、及「該(the/said)」欲指存在一或多個該等元件。術語「包含」、「包括」及「具有」意圖係包含性及意指可存在除所列元件之外之額外元件。
本書面論述使用實例來揭示本發明及亦使得任何熟習此項技藝者可實施本發明，包括製造及使用任何裝置或系統及進行任何併入方法。本發明之專利範疇係由申請專利範圍所界定，及可包括由熟習此項技藝者提出的其他實例。假如該等其他實例具有與申請專利範圍之文字語言無差別之結構元件，或假如該等其他實例包括具有與申請專利範圍之文字語言無實質性差別之等效結構元件，則該等其他實例意欲屬於申請專利範圍之範疇。

Claims (13)

  1. 一種製備結合結構之方法，其依序包含以下步驟：(a)植入氦離子穿過單晶矽基板之前表面，其中該單晶矽基板包括其中一者為該矽基板之前表面及另一者為該矽基板之背表面之兩個大致平行的主表面、接合該前及背表面之圓周邊緣、及在該前與背表面之間之中心平面，且進一步其中植入之氦離子達到自該前表面朝向中心平面測得之平均深度D1，其係介於約0.02微米與約1微米之間；(b)植入氫離子穿過該單晶矽基板之前表面達到自該前表面朝向中心平面測得之平均深度D2，其係介於約0.02微米與約1微米之間，且進一步其中該平均深度D1及該平均深度D2係於約1000埃內；(c)使該單晶矽基板在介於約200℃與約350℃之間之溫度下退火約2小時與約10小時之間，藉此在該單晶矽基板中形成一劈裂面，該劈裂面具有等於D1、D2、或介於D1與D2之間之值之平均深度；(d)將其中具有劈裂面之該單晶矽基板之前表面結合至載體基板之表面以藉此形成結合結構，其中該載體基板為包括選自由以下組成之群之材料之半導體晶圓：矽、藍寶石、石英、砷化鎵、碳化矽、矽鍺、及鍺；及(e)將該結合結構在介於約150℃與約350℃之間之溫度下進行退火約1小時與約5小時之間。
  2. 如請求項1之方法，其中步驟(a)及(b)係以該順序且在步驟(c)之前進行。
  3. 如請求項1之方法，其中步驟(a)及(b)係同時且在步驟(c)之前進 行。
  4. 如請求項1之方法，其中該單晶矽基板係由單晶矽晶圓所組成，該晶圓係自藉由丘克拉斯基(Czochralski)法生長之單晶矽錠切片所得。
  5. 如請求項1之方法，其中該載體基板為矽晶圓。
  6. 如請求項5之方法，其中該矽晶圓包括SiO2表面層。
  7. 如請求項1之方法，其中該載體基板為藍寶石晶圓。
  8. 如請求項1之方法，其中該載體基板為石英晶圓。
  9. 如請求項1之方法，其中於進行步驟(a)及(b)之前，該前表面層包括氧化層。
  10. 如請求項9之方法，其中該前表面層包括氧化層，且該氧化層與該載體基板之表面結合。
  11. 如請求項1之方法，其進一步包括經由氧氣電漿表面活化來活化其中具有劈裂面之該單晶矽基板，該活化係在結合之前發生。
  12. 如請求項1之方法，其進一步包括順著劈裂面劈裂該結合結構以藉此形成多層結構。
  13. 如請求項1之方法其中：在步驟(a)中，該氦離子穿過該單晶矽基板之前表面之總氦離子植入劑量為約0.5×1016個氦離子/cm2至約2×1016個氦離子/cm2；且在步驟(b)中，該氫離子穿過該單晶矽基板之前表面之總氫離子植入劑量為約0.5×1016個氫離子/cm2至約3×1016個氫離子/cm2。
TW102148841A 2012-12-28 2013-12-27 用於製備多層半導體裝置令低溫層轉移之方法 TWI603387B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261746822P 2012-12-28 2012-12-28

Publications (2)

Publication Number Publication Date
TW201435991A TW201435991A (zh) 2014-09-16
TWI603387B true TWI603387B (zh) 2017-10-21

Family

ID=50031514

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102148841A TWI603387B (zh) 2012-12-28 2013-12-27 用於製備多層半導體裝置令低溫層轉移之方法

Country Status (6)

Country Link
US (1) US9281233B2 (zh)
JP (2) JP2016508291A (zh)
KR (1) KR102026506B1 (zh)
DE (1) DE112013006244B4 (zh)
TW (1) TWI603387B (zh)
WO (1) WO2014105828A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015210384A1 (de) * 2015-06-05 2016-12-08 Soitec Verfahren zur mechanischen Trennung für eine Doppelschichtübertragung
JP6632462B2 (ja) * 2016-04-28 2020-01-22 信越化学工業株式会社 複合ウェーハの製造方法
KR102463727B1 (ko) 2018-06-08 2022-11-07 글로벌웨이퍼스 씨오., 엘티디. 얇은 실리콘 층의 전사 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040029358A1 (en) * 2002-08-10 2004-02-12 Park Jea-Gun Method of fabricating nano SOI wafer and nano SOI wafer fabricated by the same
US20080014714A1 (en) * 2006-07-11 2008-01-17 Konstantin Bourdelle Method of fabricating a hybrid substrate
JP2009033123A (ja) * 2007-06-27 2009-02-12 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法および半導体装置の作製方法
TW201006974A (en) * 2008-08-11 2010-02-16 Sumitomo Electric Industries Method of manufacturing group III nitride semiconductor layer bonded substrate

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2617798B2 (ja) * 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2774511B1 (fr) * 1998-01-30 2002-10-11 Commissariat Energie Atomique Substrat compliant en particulier pour un depot par hetero-epitaxie
JP3456521B2 (ja) * 1998-05-12 2003-10-14 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
FR2797347B1 (fr) * 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US20060240275A1 (en) * 2005-04-25 2006-10-26 Gadkaree Kishor P Flexible display substrates
FR2898431B1 (fr) 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
FR2914110B1 (fr) * 2007-03-20 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat hybride
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
US9257328B2 (en) 2008-11-26 2016-02-09 Corning Incorporated Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
JP2010278342A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd Ｓｏｉ基板の製造方法
US8367519B2 (en) * 2009-12-30 2013-02-05 Memc Electronic Materials, Inc. Method for the preparation of a multi-layered crystalline structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040029358A1 (en) * 2002-08-10 2004-02-12 Park Jea-Gun Method of fabricating nano SOI wafer and nano SOI wafer fabricated by the same
US20080014714A1 (en) * 2006-07-11 2008-01-17 Konstantin Bourdelle Method of fabricating a hybrid substrate
JP2009033123A (ja) * 2007-06-27 2009-02-12 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法および半導体装置の作製方法
TW201006974A (en) * 2008-08-11 2010-02-16 Sumitomo Electric Industries Method of manufacturing group III nitride semiconductor layer bonded substrate

Also Published As

Publication number Publication date
TW201435991A (zh) 2014-09-16
DE112013006244B4 (de) 2020-03-05
JP2016508291A (ja) 2016-03-17
KR102026506B1 (ko) 2019-09-27
WO2014105828A1 (en) 2014-07-03
US20140187020A1 (en) 2014-07-03
DE112013006244T5 (de) 2015-10-08
US9281233B2 (en) 2016-03-08
KR20150099847A (ko) 2015-09-01
JP2018085536A (ja) 2018-05-31

Similar Documents

Publication Publication Date Title
JP6487454B2 (ja) 層状半導体構造体の製造方法
TWI492275B (zh) The method of manufacturing the bonded substrate
US9209069B2 (en) Method of manufacturing high resistivity SOI substrate with reduced interface conductivity
US20170358484A1 (en) HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
US20220375784A1 (en) Method for transfer of a thin layer of silicon
TWI603387B (zh) 用於製備多層半導體裝置令低溫層轉移之方法
JP7160943B2 (ja) 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成