KR20150099847A - 다층 반도체 디바이스들의 제조에서의 저온 층 전이를 위한 방법 - Google Patents
다층 반도체 디바이스들의 제조에서의 저온 층 전이를 위한 방법 Download PDFInfo
- Publication number
- KR20150099847A KR20150099847A KR1020157020111A KR20157020111A KR20150099847A KR 20150099847 A KR20150099847 A KR 20150099847A KR 1020157020111 A KR1020157020111 A KR 1020157020111A KR 20157020111 A KR20157020111 A KR 20157020111A KR 20150099847 A KR20150099847 A KR 20150099847A
- Authority
- KR
- South Korea
- Prior art keywords
- front surface
- substrate
- donor substrate
- silicon
- wafer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000012546 transfer Methods 0.000 title description 8
- 238000002360 preparation method Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 111
- -1 helium ions Chemical class 0.000 claims abstract description 32
- 239000001307 helium Substances 0.000 claims abstract description 27
- 229910052734 helium Inorganic materials 0.000 claims abstract description 27
- 238000000137 annealing Methods 0.000 claims abstract description 20
- 239000013078 crystal Substances 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 45
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 31
- 239000001257 hydrogen Substances 0.000 claims description 29
- 229910052739 hydrogen Inorganic materials 0.000 claims description 29
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 11
- 229910052594 sapphire Inorganic materials 0.000 claims description 10
- 239000010980 sapphire Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 239000010453 quartz Substances 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 239000002344 surface layer Substances 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 abstract description 6
- 235000012431 wafers Nutrition 0.000 description 99
- 238000002513 implantation Methods 0.000 description 17
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 15
- 238000005468 ion implantation Methods 0.000 description 12
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 239000007943 implant Substances 0.000 description 5
- 238000000678 plasma activation Methods 0.000 description 5
- 238000001994 activation Methods 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 241000252506 Characiformes Species 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000003776 cleavage reaction Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000007017 scission Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000005660 hydrophilic surface Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Element Separation (AREA)
- High Energy & Nuclear Physics (AREA)
- Recrystallisation Techniques (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Abstract
본 발명은 단결정 도너 기판을 제조하는 방법에 관한 것이고, 본 방법은 (a) 전방 표면으로부터 중앙 평면 방향으로 측정된 평균 깊이 D1까지, 단결정 도너 기판의 전방 표면을 통해 헬륨 이온들을 주입하는 단계; (b) 전방 표면으로부터 중앙 평면 방향으로 측정된 평균 깊이 D2까지, 단결정 도너 기판의 전방 표면을 통해 수소 이온들을 주입하는 단계; 및 (c) 단결정 도너 기판에 클리브 평면을 형성하기에 충분한 온도에서 단결정 도너 기판을 어닐링하는 단계를 포함한다. 평균 깊이 D1 및 평균 깊이 D2는 약 1000 옹스트롱 이내이다.
Description
본 발명은 일반적으로 다층 반도체 디바이스들(multilayer semiconductor devices)을 제조(preparing)하는 방법에 관한 것이다. 더 구체적으로, 본 발명은 캐리어 기판(carrier substrate)으로의 접합 이전에 도너 기판(donor substrate)을 제조하는 방법에 관한 것이다.
반도체 웨이퍼들은 일반적으로 후속 절차들에서의 웨이퍼의 올바른 배향(orientation)을 위해 하나 이상의 플랫(flats) 또는 노치(notches)를 가지도록 트리밍되고 그라인딩되는 단일 결정 잉곳(single crystal ingot)(예를 들어, 실리콘 잉곳)으로부터 제조된다. 잉곳은 다음으로 개별 웨이퍼들로 슬라이싱된다. 실리콘으로부터 생성된 반도체 웨이퍼들에 대한 참조가 본 명세서에서 행해질 것이지만, 게르마늄, 실리콘 카바이드, 실리콘 게르마늄, 또는 갈륨 아세나이드와 같은 다른 재료들도 반도체 웨이퍼들을 제조하기 위하여 사용될 수 있다.
반도체 웨이퍼들(예를 들어, 실리콘 웨이퍼들)은 복합 층 구조들(composite layer structures)의 제조에서 활용될 수 있다. 복합 층 구조(예를 들어, SOI 구조)는 일반적으로 캐리어 웨이퍼 또는 층, 디바이스 층, 및 캐리어 층과 디바이스 층 사이의 절연(즉, 유전체) 필름(일반적으로 산화물 층)을 포함한다. 일반적으로 디바이스 층은 0.05 내지 20 마이크로미터 사이의 두께를 가진다. 일반적으로, 실리콘 온 절연체(SOI: silicon on insulator), 실리콘 온 사파이어(SOS: silicon on sapphire) 및 실리콘 온 석영(silicon on quartz)과 같은 복합 층 구조들은, 2개의 웨이퍼를 밀접하게 접촉하여 위치시키고, 후속하는 접합을 강화하기 위한 열 처리(thermal treatment)에 의하여 생성된다.
열 어닐링(thermal anneal) 후, 접합된 구조는 층 전이(layer transfer)를 성취하기 위하여 도너 웨이퍼의 상당한 부분을 제거하기 위한 추가적인 공정을 겪는다. 예를 들어, 보통 백 에치 SOI(back etch SOI)(즉, BESOI)로 지칭되는 예컨대 에칭 또는 그라인딩인 웨이퍼 박층화 기술들(wafer thinning techniques)이 사용될 수 있고, 이때 실리콘 웨이퍼는 캐리어 웨이퍼에 바인딩되고, 다음으로 캐리어 웨이퍼 상에 오로지 얇은 실리콘 층만이 남을 때까지 천천히 에칭된다. (예를 들어, 본 명세서에서 그것의 전체가 참조에 의해 포함되는 미국 특허 번호 5,189,500을 참조하라.) 이 방법은 시간-소모가 크고, 비용이 높으며, 기판들 중 하나를 낭비하고, 일반적으로 수 마이크로미터보다 얇은 층들에 대하여 적합한 두께 균일성(thickness uniformity)을 가지지 못한다.
층 전이를 성취하는 다른 통상의 방법은 수소 주입(hydrogen implant), 및 그에 후속하는 열적으로 유발된 층 분리(thermally induced layer splitting)를 활용한다. 입자들(예를 들어, 수소 원자들 또는 수소 및 헬륨 원자들의 조합)은 도너 웨이퍼의 전방 표면 아래의 특정 깊이에 주입된다. 주입된 입자들은 도너 웨이퍼 내의 그들이 주입되었던 특정 깊이에 클리브 평면(cleave plane)을 형성한다. 도너 웨이퍼의 표면은 주입 공정 동안 웨이퍼 상에 침착된 유기 화합물들을 제거하기 위하여 세정된다.
다음으로, 친수성의(hydrophilic) 접합 공정을 통해, 도너 웨이퍼의 전방 표면은 접합된 웨이퍼를 형성하기 위하여 캐리어 웨이퍼와 접합된다. 도너 웨이퍼 및/또는 캐리어 웨이퍼는 웨이퍼들의 표면들을, 예를 들어 산소 또는 질소를 포함하는 플라즈마에 노출시킴으로써 활성화된다. 플라즈마에 대한 노출은 보통 표면 활성화(surface activation)로 지칭되는 공정 내에서 표면들의 구조를 변형시키고, 이 활성화 공정은 도너 웨이퍼 및 캐리어 웨이퍼 중 하나 또는 둘 다의 표면들을 친수성이 되게 한다. 다음으로, 웨이퍼의 표면들이 함께 눌러지고, 그들 사이에 접합이 형성된다. 이 접합은 비교적 약하고, 발생할 수 있는 추가적인 공정 이전에 반드시 강화되어야 한다.
일부 공정들에서, 도너 웨이퍼와 캐리어 웨이퍼(즉, 접합된 웨이퍼) 사이의 친수성의 접합은, 접합된 웨이퍼 쌍을 대략적으로 300℃ 내지 500℃ 사이의 온도에서 가열하거나 어닐링함으로써 강화된다. 상승된 온도들은 도너 웨이퍼 및 캐리어 웨이퍼의 인접한 표면들 사이에서 공유 결합들을 형성하게 하고, 이에 따라 도너 웨이퍼와 캐리어 웨이퍼 사이의 접합을 확고하게 한다. 접합된 웨이퍼의 가열 또는 어닐링과 동시에, 도너 웨이퍼에 더 먼저 주입된 입자들은 클리브 평면을 약화시킨다.
다음으로, SOI 웨이퍼를 형성하기 위하여, 도너 웨이퍼의 일부는 클리브 평면을 따라 접합된 웨이퍼로부터 분리(즉, 클리빙)된다. 도너 웨이퍼의 일부를 접합된 웨이퍼로부터 떼어내기 위하여, 접합된 웨이퍼의 반대측들에 수직하여 기계적 힘이 인가되는 설비(fixture)에 접합된 웨이퍼를 위치시킴으로써, 클리빙이 수행될 수 있다. 일부 방법들에 따르면, 흡입 컵들(suction cups)이 기계적 힘을 인가하기 위하여 활용된다. 클리브 평면을 따른 크랙의 전파를 시작하기 위하여, 클리브 평면에서 접합된 웨이퍼의 에지에 기계적 웨지를 인가함으로써, 도너 웨이퍼의 일부의 분리가 시작된다. 다음으로, 흡입 컵들에 의해 인가되는 기계적 힘은 도너 웨이퍼의 일부를 접합된 웨이퍼로부터 당기고, 이에 따라 SOI 웨이퍼를 형성한다.
다른 방법들에 따르면, 도너 웨이퍼의 일부를 접합된 웨이퍼로부터 분리하기 위하여, 대신에, 접합된 쌍은 시간 주기 동안 상승된 온도에 노출될 수 있다. 상승된 온도에 대한 노출은 클리브 평면에 따른 크랙의 시작 및 전파를 야기하고, 이에 따라 도너 웨이퍼의 일부를 분리한다. 이 방법은 전이된 층의 더 나은 균일성을 가능하게 하고, 도너 웨이퍼의 재활용을 가능하게 하지만, 일반적으로 주입되고 접합된 쌍을 500℃에 가까운 온도로 가열하는 것을 요구한다. 다른 재료들에 대하여(실리콘 온 사파이어 또는 실리콘 온 석영), 이 온도는 기판들이 열 팽창 계수(thermal expansion coefficient)의 불일치에 의해 유발되는 스트레스들을 견디기에는 너무 높다. 분리를 유발하기 위해 필요한 온도를 낮추는 몇몇 방법들, 그 중에서 수소 도즈(dose)를 증가시키고, 수소 이온들 및 붕소 이온들을 공동-주입(co-implanting)하는 것이 문헌에서 논의되어오고 있다. H의 더 높은 도즈들은 더 긴 주입 시간을 요구하고, 이는 더 높은 비용을 야기한다. 붕소와 수소를 공동-주입할 때, 전이된 층 내의 초과 붕소를 제거하기 위하여 추가적인 단계들이 요구될 수 있는데, 왜냐하면 그것은 상부 층의 비저항에 원하지 않는 변화들을 야기할 수 있기 때문이다.
본 발명의 태양들 중에서, 일반적으로 평행한 2개의 주요 표면{표면들 중 하나는 도너 기판의 전방 표면(front surface)이고 표면들 중 다른 하나는 도너 기판의 후방 표면(back surface)임}, 전방과 후방 표면을 연결하는 주변 에지(circumferential edge), 및 전방과 후방 표면 사이의 중앙 평면(central plane)을 포함하는 단결정 도너 기판(monocrystalline donor substrate)을 제조하는 방법이 주목될 것이다. 본 방법은 (a) 전방 표면으로부터 중앙 평면 방향으로 측정된 평균 깊이 D1까지, 단결정 도너 기판의 전방 표면을 통해 헬륨 이온들을 주입하는 단계; (b) 전방 표면으로부터 중앙 평면 방향으로 측정된 평균 깊이 D2까지, 단결정 도너 기판의 전방 표면을 통해 수소 이온들을 주입하는 단계; 및 (c) 단결정 도너 기판에 클리브 평면을 형성하기에 충분한 온도에서, 단결정 도너 기판을 어닐링하는 단계를 포함한다. 평균 깊이 D1 및 평균 깊이 D2는 약 1000 옹스트롱 이내이다.
본 발명은 더 추가적으로, 일반적으로 평행한 2개의 주요 표면(표면들 중 하나는 실리콘 기판의 전방 표면이고 표면들 중 다른 하나는 실리콘 기판의 후방 표면임), 전방과 후방 표면을 연결하는 주변 에지, 및 전방과 후방 표면 사이의 중앙 평면을 포함하는 단결정 실리콘 기판을 제조하는 방법에 대한 것이다. 본 방법은 후술하는 단계들: (a) 전방 표면으로부터 중앙 평면 방향으로 측정된 평균 깊이 D1까지, 단결정 실리콘 기판의 전방 표면을 통해 헬륨 이온들을 주입하는 단계; (b) 전방 표면으로부터 중앙 평면 방향으로 측정된 평균 깊이 D2까지, 단결정 도너 기판의 전방 표면을 통해 수소 이온들을 주입하는 단계; (c) 단결정 실리콘 기판에 클리브 평면을 형성하기에 충분한 온도에서, 단결정 실리콘 기판을 어닐링하는 단계 - 클리브 평면은 D1, D2, 또는 D1과 D2 사이의 값과 동일한 평균 깊이를 가짐 -; 및 (d) 클리브 평면을 내부에 가지는 단결정 도너 기판의 전방 표면을 캐리어 기판의 표면과 접합하여, 접합된 구조를 형성하는 단계를 순서대로 포함하고, 이때 캐리어 기판은 실리콘, 사파이어, 석영, 갈륨-아세닉, 실리콘 카바이드, 실리콘 게르마늄, 및 게르마늄으로 구성되는 그룹으로부터 선택된 재료를 포함하는 반도체 웨이퍼이다.
본 발명은 복합 층 구조를 제조하는 방법에 대한 것이다. 본 발명의 방법은 도너 기판과 캐리어 기판을 접합하고 나서 층 분리를 하기 전에, 유리하게 저온 어닐링을 가능하게 한다. 더 저온의 어닐링은 기판들 중 하나 또는 둘 다에 균열을 야기할 수 있는, 접합된 다른 도너 및 캐리어 기판들을 포함하는 구조들 내의 차동 열 팽창(differential thermal expansion)에서 발생하는 것과 같은 스트레스들을 감소시킨다.
본 발명의 방법에 따르면, 헬륨 이온들 및 수소 이온들의 주입은 도너 기판 내에서 손상 층(damage layer)을 형성하고, 이는 다음으로 고온의 어닐링을 통해 열적으로 활성화된다. 일부 실시예들에서, 본 발명의 방법은 도너 기판 내에 손상 층을 형성하기 위하여 수소 이온들의 주입이 뒤따르는 헬륨 이온들의 주입을 활용하고, 클리브 평면을 형성하기 위한 비교적 고온의 어닐링이 이에 후속한다. 일부 실시예들에서, 본 발명의 방법은 도너 기판 내에 손상 층을 형성하기 위하여 수소 이온들 및 헬륨 이온들의 동시적인 공동-주입을 활용하고, 클리브 평면을 형성하기 위한 비교적 고온의 어닐링이 이에 후속한다. 일부 실시예들에서, 본 발명의 방법은 도너 기판 내에 손상 층을 형성하기 위하여 헬륨 이온들의 주입이 뒤따르는 수소 이온들의 주입을 활용하고, 클리브 평면을 형성하기 위한 비교적 고온의 어닐링이 이에 후속한다. 바람직한 실시예들에서, 고온의 어닐링은 도너 기판에 헬륨 및 수소 이온들을 주입하고 나서 웨이퍼 접합을 하기 이전에 일어난다. 도너 기판이 다른 기판(예를 들어, 캐리어 기판)에 접합되지 않기 때문에, 어닐링은 예를 들어, 실리콘 및 사파이어와 같은 다른 재료들의 접합된 쌍 상에서 수행되었을 경우 허용될 수 있었던 것보다 더 고온의 온도에서 일어날 수 있다. 임의의 특정 이론을 따르지 않고, 클리브 평면의 발달은 열적으로 활성화된 공정이 되는 것으로 나타난다. 따라서, 접합 이전에 더 고온에서 클리브 평면 형성을 시작하기 위한 능력은 접합 어닐링 동안 클리브 평면을 따른 균열을 가능하게 하는 데 필요한 시간과 스트레스를 상당히 감소시킬 수 있다.
본 발명에서의 사용을 위한 기판은 단결정 도너 기판 및 캐리어 기판을 포함한다. 일반적으로, 단결정 도너 기판은 일반적으로 평행한 2개의 주요 표면(표면들 중 하나는 기판의 전방 표면이고, 표면들 중 다른 하나는 기판의 후방 표면임), 전방과 후방 표면들을 연결하는 주변 에지, 및 전방과 후방 표면들 사이의 중앙 평면을 포함한다. 본 명세서에서 설명되는 것과 같은 임의의 공정 이전에, 기판의 전방 표면 및 후방 표면은 실질적으로 동일할 수 있다. 단지 편의를 위해 그리고 일반적으로 본 발명의 방법의 공정들이 수행되는 표면을 구별하기 위하여, 표면은 "전방 표면" 또는 "후방 표면"으로 지칭된다. 본 명세서 전반에서 설명되는 것과 같이, 공정, 예를 들어 이온 주입, 산소 플라즈마 활성화(oxygen plasma activation) 등은 기판의 전방 표면에서 일어나는 것으로 기술된다. 이 명명 방식은 도너 기판의 후방 표면 상에서의 동일한 그러한 공정들, 또는 상이한 공정들을 수행하는 것을 배제하지 않는다.
일부 실시예들에서, 단결정 도너 기판은 반도체 웨이퍼를 포함한다. 바람직한 실시예들에서, 반도체 웨이퍼는 실리콘, 갈륨 아세닉, 갈륨 나이트라이드, 알루미늄 갈륨 나이트라이드, 인듐 포스파이드, 실리콘 카바이드, 실리콘 게르마늄, 게르마늄, 및 그들의 조합들로 구성되는 그룹으로부터 선택된 재료를 포함한다. 구체적으로 바람직한 실시예들에서, 반도체 웨이퍼는 종래의 쵸크랄스키 결정 성장 방법들(Czochralski crystal growing methods)에 따라 성장된 단일 결정 잉곳으로부터 슬라이싱되었던 단일 결정 실리콘 웨이퍼로부터 슬라이싱된 웨이퍼를 포함한다. 그러한 방법들 뿐만 아니라 표준 실리콘 슬라이싱, 래핑(lapping), 에칭, 및 연마(polishing) 기술들이, 예를 들어 (본 명세서에서 참조에 의해 포함되는) "F. Shimura, Semiconductor Silicon Crystal Technology, Academic Press, 1989, and Silicon Chemical Etching, (J. Grabmaier ed.) Springer-Verlag, N.Y., 1982"에서 개시된다.
일부 실시예들에서, 도너 웨이퍼의 주요 표면들은 본 발명의 방법의 공정들 이전에는 미처리(untreated)될 수 있다. 즉, 도너 웨이퍼는 슬라이싱되고, 연마될 수 있지만, 산화 또는 질화 층을 가지도록 추가적으로 처리되지 않는다. 일부 실시예들에서, 도너 웨이퍼는 천연 실리콘 산화물 층(native silicon oxide layer)이 아닌 다른 것을 포함하지 않는다. 일부 실시예들에서, 도너 웨이퍼의 주요 표면들 중 하나 이상은 이온 주입 이전에 산화될 것이다. 바람직한 실시예들에서, 전방 표면 층, 즉 그것을 통하여 수소 및 헬륨 이온들이 주입되는 층은 이온 주입 이전에 산화된다. 계면 밀도(interface density)를 낮게 유지하기 위하여 상부 실리콘/박스 계면(top Silicon/BOX interface)에서 열 계면을 가지는 것이 바람직하다. 도너 웨이퍼는 주입 후의 상승된 온도에서 산화되어서는 안될 것이고, 이는 웨이퍼 블리스터(blister)를 야기할 수 있다. 일부 실시예들에서, 도너 웨이퍼의 주요 표면들 중 하나 이상은 이온 주입 이전에 질화될 수 있다. 바람직한 실시예들에서, 전방 표면 층, 즉 그것을 통하여 헬륨 및 수소 이온들이 주입되는 층은 이온 주입 이전에 질화된다.
도너 웨이퍼는 ASM A400과 같은 가열로(furnace)에서 열적으로 산화될 수 있다. 온도는 산화 분위기(oxidizing ambient)에서 750℃ 내지 1100℃의 범위를 가질 수 있다. 산화 분위기의 대기는 Ar 또는 N2와 같은 비활성 기체 및 O2의 혼합물일 수 있다. 산소 함량은 1 내지 10 퍼센트 또는 그보다 더 높게 변할 수 있다. 일부 실시예들에서, 산화 분위기의 대기는 최대 100% 일 수 있다{"건식 산화(dry oxidation)"}. 일부 실시예들에서, 분위기의 대기는 Ar 또는 N2와 같은 비활성 기체 및 O2 및 수증기와 같은 산화 기체들의 혼합물을 포함할 수 있다{"습식 산화(wet oxidation)"}. 예시적인 실시예에서, 도너 웨이퍼들은 A400과 같은 수직형 가열로 내로 로딩될 수 있다. 온도는 N2 및 O2의 혼합물과 함께 산화 온도로 증가된다. 요구되는 온도에서, 수증기는 기체 흐름(gas flow) 내로 도입된다. 요구되는 산화물 두께가 획득된 후, 수증기 및 O2는 공급 중지되고, 가열로 온도는 감소되며, 웨이퍼들은 가열로로부터 언로딩된다.
산화 후, 웨이퍼 세정은 선택적이다. 요구되는 경우, 웨이퍼들은 예를 들어 표준 SC1/SC2 솔루션에서 세정될 수 있다.
본 발명의 방법에 따르면, 에칭되고 연마되며 선택적으로 산화된 반도체 기판과 같은 도너 기판은 도너 기판에서 손상 층을 형성하기 위하여 이온 주입의 대상이 된다. 이온 주입은 Applied Materials Quantum II와 같은 상업용 사용가능한 장비에서 수행될 수 있다. 일부 실시예들에서, 방법은 전방 표면으로부터 중앙 평면 방향으로 측정된 평균 깊이 D1까지, 단결정 도너 기판의 전방 표면을 통해 헬륨 이온들(예를 들어, He+ 이온들)을 주입하는 것을 포함한다. 주입된 헬륨 이온들의 평균 깊이 D1은 약 0.02 마이크로미터 내지 1 마이크로미터의 범위를 가질 수 있고, 이는 전이된 층의 요구되는 두께에 의존한다. 수소 주입 층이 최종적인 전이된 층 깊이의 세팅에 큰 역할을 하기 때문에, 헬륨 이온 주입의 요구되는 깊이는 수소 주입의 피크에 관련하여 고려될 수 있다. 바람직하게는, He 주입 피크 집중(peak concentration)은 수소 주입의 피크의 약 +/- 1000 옹스트롱 이내에 있어야 하고, 더 바람직하게는 약 +/- 500 옹스트롱 이내에 있어야 하며, 더욱 더 바람직하게는 수소 주입의 피크의 약 +/- 100 옹스트롱 이내에 있어야 할 것이다. 일부 실시예들에서, 헬륨 이온 주입 투여의 총합은 약 0.5×1016 헬륨 이온들/cm2 내지 약 2×1016 헬륨 이온들/cm2의 범위를 가질 수 있고, 바람직하게는 약 1×1016 헬륨 이온들/cm2이다. 헬륨 주입은, 약 10 keV 내지 약 50 keV 사이, 예를 들어 약 20 keV 내지 약 40 keV, 예를 들어 약 27 keV 또는 약 36 keV와 같은, 요구되는 He 주입 깊이를 성취하기에 충분한 주입 에너지에서 일반적으로 일어난다.
일부 실시예들에서, 방법은 전방 표면으로부터 중앙 평면 방향으로 측정된 평균 깊이 D2까지, 단결정 도너 기판의 전방 표면을 통해 수소 이온들(예를 들어, H+ 이온들)을 주입하는 것을 포함한다. 주입된 수소 이온들의 평균 깊이 D1은 약 0.02 마이크로미터 내지 1 마이크로미터의 범위를 가질 수 있다. 일부 실시예들에서, 수소 이온 주입 투여의 총합은 약 0.5×1016 수소 이온들/cm2 내지 약 3×1016 수소 이온들/cm2의 범위를 가질 수 있고, 바람직하게는 약 1×1016 수소 이온들/cm2이다. 수소 주입은, 약 20 keV 내지 약 60 keV 사이, 예를 들어 약 30 keV 내지 약 50 keV 사이, 예를 들어 약 37 keV 또는 약 48 keV와 같은, 요구되는 수소 이온 주입 깊이를 성취하기에 충분한 주입 에너지에서 일반적으로 일어난다.
헬륨 주입은 수소 주입 이전에, 그와 동시에 또는 이후에 일어날 수 있다. 바람직한 실시예들에서, 헬륨 주입은 수소 주입 이전에 일어난다.
일부 실시예들에서, 웨이퍼들은 주입 후에 세정의 대상이 되는 것이 바람직할 수 있다. 일부 바람직한 실시예들에서, 세정은 DI 워터 린스(DI water rinse) 및 SC1/SC2 세정들이 뒤따르는 피라나(Piranha) 세정을 포함할 수 있다.
본 발명의 일부 실시예들에서, 헬륨 이온 및 수소 이온 주입에 의해 형성된 손상 층을 내부에 가지는 단결정 도너 기판은 단결정 도너 기판에서 열적으로 활성화된 클리브 평면을 형성하기에 충분한 온도에서 어닐링된다. 적합한 도구의 일 예시는 블루 M 모델(Blue M model)과 같은 단순한 박스 가열로일 수 있다. 일부 바람직한 실시예들에서, 주입된 도너 구조는 약 200℃ 내지 약 350℃, 약 225℃ 내지 약 325℃, 바람직하게 약 300℃의 온도에서 어닐링된다. 열 어닐링은 약 2시간 내지 약 10시간의 지속시간, 바람직하게 약 8시간의 지속시간 동안 일어날 수 있다. 이들 온도 범위들 내에서의 열 어닐링은 수소 및 헬륨의 공동-주입에 의해 형성된 손상 층에 대응하는 열적으로 활성화된 클리브 평면을 형성하는 데 충분하다. 일부 실시예들에서, 클리브 평면은 D1 및 D2와 실질적으로 동일한 평균 깊이를 가지고, 이는 바람직한 실시예에서 웨이퍼의 전방 표면으로부터의 실질적으로 동일한 거리인 것이다.
클리브 평면을 활성화시키기 위한 열 어닐링 후, 단결정 도너 기판 표면은 바람직하게는 세정된다.
본 발명의 일부 바람직한 실시예들에서, 열적으로 활성화된 클리브 평면을 내부에 가지는 세정된 단결정 도너 기판은 산소 플라즈마 표면 활성화(oxygen plasma surface activation)의 대상이 된다. 일부 실시예들에서, 산소 플라즈마 표면 활성화 도구는, EVG®810LT 저온 플라즈마 활성화 시스템(EVG®810LT Low Temp Plasma Activation System)과 같은 EV 그룹으로부터 사용가능한 것들과 같은, 상업적으로 사용가능한 도구이다. 열적으로 활성화된 클리브 평면을 가지는 도너 웨이퍼는 챔버 내로 로딩된다. 챔버는 진공화되고 대기보다 낮은 압력까지 다시 O2로 채워져서, 플라즈마를 생성한다. 웨이퍼는 약 1초 내지 약 120초의 범위를 가질 수 있는 요구되는 시간 동안 이 플라즈마에 노출된다.
산소 플라즈마 표면 산화는 단결정의 도너 기판의 전방 표면을 친수성으로 만들고 캐리어 기판에 접합할 수 있게 하기 위하여 수행된다. 일반적으로, 도너 기판과 마찬가지로, 캐리어 기판은 일반적으로 평행한 2개의 주요 표면(표면들 중 하나는 기판의 전방 표면이고, 표면들 중 다른 하나는 기판의 후방 표면임), 전방과 후방 표면을 연결하는 주변 에지, 및 전방과 후방 표면 사이의 중앙 평면을 포함한다. 일부 실시예들에서, 캐리어 기판은 반도체 웨이퍼를 포함한다. 바람직한 실시예들에서, 반도체 웨이퍼는 실리콘, 갈륨 아세닉, 실리콘 카바이드, 실리콘 게르마늄, 게르마늄, 리튬 나이오베이트(LiNbO3), 바륨 티타네이트(BaTiO3), 및 그들의 조합들로 구성되는 그룹으로부터 선택된 재료를 포함한다. 구체적으로 바람직한 실시예들에서, 반도체 웨이퍼는 종래의 쵸크랄스키 결정 성장 방법들에 따라 단일 결정 잉곳으로부터 슬라이싱되었던 단일 결정 실리콘 웨이퍼로부터 슬라이싱된 웨이퍼를 포함한다. 일부 바람직한 실시예들에서, 캐리어 기판은 그들의 표면 상에 산화 층을 가지는 실리콘 웨이퍼를 포함한다. 일부 바람직한 실시예들에서, 도너 기판의 전방 표면 및 캐리어 기판의 전방 표면은 실질적으로 동일한 치수들을 가진다. 캐리어 기판은 또한 실리콘과는 실질적으로 상이한 열 팽창 계수를 가지는 재료일 수 있다. 예를 들어, 캐리어 기판은 사파이어 웨이퍼 또는 석영 웨이퍼일 수 있다. 캐리어 웨이퍼, 예를 들어 실리콘, 사파이어 또는 석영은 산화 공정 및 산화 플라즈마 활성화의 대상이 될 수 있다. 다른 방식으로 기술하자면, 도너 웨이퍼 및 캐리어 웨이퍼의 전방 표면들 모두는 유사한 사전처리들의 대상이 될 수 있고, 활성화되고 산화된 전방 표면들을 모두 포함할 수 있다.
도너 기판의 친수성의 전방 표면 층 및 캐리어 기판의 친수성의 표면, 예를 들어 전방 표면은, 다음으로 밀접하게 접촉되고, 이에 의하여 접합된 구조를 형성한다. 기계적 접합이 비교적 약하기 때문에, 접합된 구조는 도너 웨이퍼와 캐리어 웨이퍼 사이의 접합을 확고하게 하기 위하여 추가적으로 어닐링된다. 유리하게, 본 발명의 방법은 클리브 평면을 형성하기 위하여 도너 기판과 캐리어 기판을 접합하기 이전에 열 어닐링을 이용하고, 이는 접합된 구조의 열 어닐링 동안 실질적으로 더 완화된 조건들을 가능하게 한다. 구체적으로 실리콘 웨이퍼들을 사파이어 또는 석영 캐리어들과 접합하는 것과 같이 실질적으로 불일치하는 열 팽창 계수들을 갖는 도너 구조와 캐리어 구조를 접합할 때, 이들 온도 및 지속시간의 더 완화된 조건들은 실질적으로 더 적은 균열들 및 다른 결함들을 가진 접합된 구조들의 형성을 가능하게 한다. 접합된 구조는 약 150℃ 내지 약 350℃ 사이, 예를 들어 약 150℃ 내지 약 300℃ 사이와 같은 온도에서, 바람직하게 약 225℃의 온도에서 어닐링될 수 있다. 열 어닐링은 약 30분 내지 약 5시간 사이, 바람직하게 약 1시간 동안의 지속시간을 가질 수 있다.
열 어닐링 후, 도너 기판과 캐리어 기판 사이의 접합은 클리브 평면에서 접합된 구조를 클리빙하는 것을 통해 층 전이를 시작하기에 충분히 강건하다. 클리빙은 본 기술분야에서 공지된 기술들을 통해 일어날 수 있다. 일부 실시예들에서, 접합된 웨이퍼는, 일 측 상에서 정적 흡입 컵들(stationary suction cups)에 부착되고 다른 측 상에서 경첩된 팔(hinged arm) 상의 추가적인 흡입 컵들에 의해 부착된, 종래의 클리브 스테이션에 위치될 수 있다. 크랙은 흡입 컵 부착 부근에서 시작되고, 이동가능한 팔은 웨이퍼를 클리빙하는 경첩에 대하여 회전한다.
개시된 기술은 저온에서 층 전이를 가능하게 하는 것이 요구되는 층 전이 응용들의 범위에 대해서 사용될 수 있다. 이들은 사파이어, 결정질 또는 유리 석영, 또는 다른 절연 및 반도체 기판들과 같은 다른 기판들로의 실리콘 층들의 층 전이를 포함한다. 반도체가 이온 분리될 수 있는 경우, 기술은 기판으로의 다른 반도체 상부 층들의 층 전이를 가능하게 하기 위하여 사용될 수 있다. 일부 예시들은 GaAs, SiC, SiGe, 또는 Ge일 수 있다. 이들 응용들에 대하여 적용가능한 열 처리 온도들 및 시간들 및 도즈 범위들은 이번에는 알려지지 않는다.
본 발명을 상세히 설명하였고, 수정들 및 변형들이 첨부되는 청구항들에서 정의된 본 발명의 범주를 벗어남이 없이도 가능한 것이 명백할 것이다.
후술하는 비-한정적인 예시들이 본 발명을 추가적으로 설명하기 위하여 제공된다.
예시
시작하는 도너 및 캐리어 웨이퍼들은 9-18 ohm-cm 사이의 비저항으로 붕소 도핑되었던 200mm의 지름을 가진 P-웨이퍼였다. 600 옹스트롱 두께의 산화물 층이 습식 산화 공정을 사용하여 도너 웨이퍼들 상에서 성장되었다.
산화된 실리콘 도너 웨이퍼는 헬륨 이온들에 의하여 약 1.3×1016 atoms/cm2의 전체 도즈로 약 27 KeV의 에너지를 사용하여 주입되었다. He 깊이 프로필의 피크는 산화된 도너 표면으로부터 대략적으로 2560 옹스트롱으로 계산되었다.
He 주입된 실리콘 웨이퍼는 다음으로 수소 이온들에 의하여 약 1.3×1016 atoms/cm2의 전체 도즈 및 약 37 keV의 에너지로 주입되었다. H 프로필의 피크는 산화된 도너 표면으로부터 대략적으로 2560A으로 계산되었다.
헬륨 및 수소 주입 층을 포함하는 도너 웨이퍼는 약 8시간 동안 300℃에서 어닐링되었다.
클리브 평면을 내부에 가지는 도너 웨이퍼는 SC1/SC2, 린스 및 건조가 뒤따르는 피라나 세정에서 세정되었다.
세정된 도너 웨이퍼는 다음으로 제2 기판으로의 접합을 위한 준비에서 EV 그룹 플라즈마 활성화 시스템에서의 산화 플라즈마 표면 활성화에 의해 활성화되었다.
활성화된 도너 웨이퍼는 다음으로 제2의 Si 기판에 접합되고, 약 1시간 동안 225℃에서 어닐링된다.
후속하여, 이 접합된 쌍은 기계적으로 클리빙되고, 층 전이가 성취되었다.
위의 사항을 고려하면, 본 발명의 일부 목적들이 성취되는 것이 보여질 것이다. 본 발명의 범주를 벗어남이 없이도, 다양한 변화들이 위에서 설명된 공정 내에서 행해질 수 있기 때문에, 위의 설명에 포함된 모든 사항들은 예시적인 것으로서 그리고 한정하는 의미가 아닌 것으로 해석되는 것이 의도된다. 추가적으로, 본 발명 또는 그들의 바람직한 실시예들의 요소들을 도입할 때, 관사들 "일(a)", "일(an)", "그(the)", "상기(said)"는 하나 이상의 요소가 있음을 의미하는 것이 의도된다. 용어들 "포함하는(comprising)", "포함하는(including)" 및 "가지는(having)"은 포괄적인 것으로 의도되고, 열거된 요소들이 아닌 추가적 요소들이 있을 수 있음을 의미한다.
이 기술된 설명은 본 발명을 개시하고 또한 본 기술분야의 기술자가 본 발명을 실시하는 것을 가능하게 하기 위하여, 임의의 디바이스들 및 시스템들을 만들고 사용하며 임의의 포함된 방법들을 수행하는 것을 포함하는 예시들을 사용한다. 본 발명의 특허받을 수 있는 범주는 청구항들에 의해 정의되고, 본 기술분야의 기술자들에게 떠오를 수 있는 다른 예시들을 포함할 수 있다. 그들이 청구항들의 문자 그대로의 언어와 상이하지 않은 구조적 요소들을 가지는 경우, 또는 그들이 청구항들의 문자 그대로의 언어들과 비실질적인 차이들을 가지고 동등한 구조적 요소들을 포함하는 경우, 그러한 다른 예시들은 청구항들의 범주 내에 있는 것으로 의도된다.
Claims (27)
- 단결정 도너 기판(monocrystalline donor substrate)을 제조하는 방법으로서, 상기 단결정 도너 기판은 일반적으로 평행한 2개의 주요 표면 - 상기 표면들 중 하나는 상기 도너 기판의 전방 표면(front surface)이고 상기 표면들 중 다른 하나는 상기 도너 기판의 후방 표면(back surface)임 -, 상기 전방 표면 및 상기 후방 표면을 연결하는 주변 에지(circumferential edge), 및 상기 전방 표면과 상기 후방 표면 사이의 중앙 평면(central plane)을 포함하고,
상기 방법은,
(a) 상기 전방 표면으로부터 상기 중앙 평면 방향으로 측정된 평균 깊이 D1까지, 상기 단결정 도너 기판의 상기 전방 표면을 통해 헬륨 이온들을 주입하는 단계;
(b) 상기 전방 표면으로부터 상기 중앙 평면 방향으로 측정된 평균 깊이 D2까지, 상기 단결정 도너 기판의 상기 전방 표면을 통해 수소 이온들을 주입하는 단계; 및
(c) 상기 단결정 도너 기판에 클리브 평면(cleave plane)을 형성하기에 충분한 온도에서, 상기 단결정 도너 기판을 어닐링하는(annealing) 단계
를 포함하고,
상기 평균 깊이 D1 및 상기 평균 깊이 D2는 약 1000 옹스트롱 이내인, 방법. - 제1항에 있어서,
상기 단계(a) 및 상기 단계(b)는 상기 단계(c) 이전에, 기재된 순서대로 수행되는, 방법. - 제1항에 있어서,
상기 단계(a) 및 상기 단계(b)는 상기 단계(c) 이전에, 동시에 수행되는, 방법. - 제1항에 있어서,
상기 단결정 도너 기판은 반도체 웨이퍼를 포함하는, 방법. - 제4항에 있어서,
상기 반도체 웨이퍼는 실리콘, 갈륨 아세닉, 갈륨 나이트라이드, 알루미늄 갈륨 나이트라이드, 인듐 포스파이드, 실리콘 카바이드, 실리콘 게르마늄, 게르마늄, 및 그들의 조합들로 구성되는 그룹으로부터 선택된 재료를 포함하는, 방법. - 제4항에 있어서,
상기 반도체 웨이퍼는 쵸크랄스키(Czochralski) 방법에 의해 성장된 단일 결정 실리콘 잉곳으로부터 슬라이싱된 웨이퍼를 포함하는, 방법. - 제6항에 있어서,
상기 단계(a) 및 상기 단계(b)를 수행하기 이전에, 상기 전방 표면의 층은 산화 층(oxidation layer)을 포함하는, 방법. - 제1항에 있어서,
상기 단결정 도너 기판은 약 200℃ 내지 약 350℃ 사이의 온도에서 어닐링되는, 방법. - 제8항에 있어서,
상기 단결정 도너 기판은 약 2시간 내지 약 10시간 사이의 지속시간 동안 어닐링되는, 방법. - 제1항에 있어서,
상기 클리브 평면을 내부에 가지는 상기 단결정 도너 기판의 상기 전방 표면을 캐리어 기판(carrier substrate)의 표면에 접합하여, 접합된 구조(bonded structure)를 형성하는 단계를 더 포함하는 방법. - 제10항에 있어서,
상기 도너 기판 및 상기 캐리어 기판은 상기 단계(c)를 수행한 후에 접합되는, 방법. - 제10항에 있어서,
상기 클리브 평면을 내부에 가지는 상기 단결정 도너 기판을 산소 플라즈마 표면 활성화(oxygen plasma surface activation)를 통해 활성화시키는 단계를 더 포함하고,
상기 활성화시키는 단계는 접합 이전에 일어나는, 방법. - 제10항에 있어서,
상기 캐리어 기판은 실리콘 웨이퍼인, 방법. - 제13항에 있어서,
상기 실리콘 웨이퍼는 SiO2 표면 층을 포함하는, 방법. - 제10항에 있어서,
상기 캐리어 기판은 사파이어 웨이퍼인, 방법. - 제10항에 있어서,
상기 캐리어 기판은 석영 웨이퍼(quartz wafer)인, 방법. - 제10항에 있어서,
상기 접합된 구조를 어닐링하는 단계를 더 포함하는 방법. - 제17항에 있어서,
상기 접합된 구조는 약 150℃ 내지 약 350℃ 사이의 온도에서 어닐링되는, 방법. - 제10항에 있어서,
상기 클리브 평면을 따라 상기 접합된 구조를 클리빙(cleaving)하여, 다층 구조(multilayer structure)를 형성하는 단계를 더 포함하는 방법. - 단결정 실리콘 기판을 제조하는 방법으로서, 상기 단결정 실리콘 기판은 일반적으로 평행한 2개의 주요 표면 - 상기 표면들 중 하나는 상기 실리콘 기판의 전방 표면이고 상기 표면들 중 다른 하나는 상기 실리콘 기판의 후방 표면임 -, 상기 전방 표면 및 상기 후방 표면을 연결하는 주변 에지, 및 상기 전방 표면과 상기 후방 표면 사이의 중앙 평면을 포함하고,
상기 방법은,
(a) 상기 전방 표면으로부터 상기 중앙 평면 방향으로 측정된 평균 깊이 D1까지, 상기 단결정 실리콘 기판의 상기 전방 표면을 통해 헬륨 이온들을 주입하는 단계;
(b) 상기 전방 표면으로부터 상기 중앙 평면 방향으로 측정된 평균 깊이 D2까지, 단결정 도너 기판의 상기 전방 표면을 통해 수소 이온들을 주입하는 단계;
(c) 상기 단결정 실리콘 기판에 클리브 평면을 형성하기에 충분한 온도에서, 상기 단결정 실리콘 기판을 어닐링하는 단계 - 상기 클리브 평면은 D1, D2, 또는 D1과 D2 사이의 값과 동일한 평균 깊이를 가짐 -; 및
(d) 상기 클리브 평면을 내부에 가지는 상기 단결정 도너 기판의 상기 전방 표면을 캐리어 기판의 표면에 접합하여, 접합된 구조를 형성하는 단계
를 순서대로 포함하고,
상기 캐리어 기판은 실리콘, 사파이어, 석영, 갈륨-아세닉, 실리콘 카바이드, 실리콘 게르마늄, 및 게르마늄으로 구성되는 그룹으로부터 선택된 재료를 포함하는 반도체 웨이퍼인, 방법. - 제20항에 있어서,
상기 단계(a) 및 상기 단계(b)를 수행하기 이전에, 상기 전방 표면의 층은 산화 층을 포함하는, 방법. - 제20항에 있어서,
상기 단결정 도너 기판은 약 200℃ 내지 약 350℃ 사이의 온도에서 어닐링되는, 방법. - 제22항에 있어서,
상기 단결정 도너 기판은 약 2시간 내지 약 10시간 사이의 지속시간 동안 어닐링되는, 방법. - 제20항에 있어서,
상기 클리브 평면을 내부에 가지는 상기 단결정 도너 기판을 산소 플라즈마 표면 활성화를 통해 활성화시키는 단계를 더 포함하고,
상기 활성화시키는 단계는 접합 이전에 일어나는, 방법. - 제20항에 있어서,
상기 접합된 구조를 어닐링하는 단계를 더 포함하는 방법. - 제25항에 있어서,
상기 접합된 구조는 약 150℃ 내지 약 350℃ 사이의 온도에서 어닐링되는, 방법. - 제20항에 있어서,
상기 클리브 평면을 따라 상기 접합된 구조를 클리빙하여, 다층 구조를 형성하는 단계를 더 포함하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261746822P | 2012-12-28 | 2012-12-28 | |
| US61/746,822 | 2012-12-28 | ||
| PCT/US2013/077491 WO2014105828A1 (en) | 2012-12-28 | 2013-12-23 | Method for low temperature layer transfer in the preparation of multilayer semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150099847A true KR20150099847A (ko) | 2015-09-01 |
| KR102026506B1 KR102026506B1 (ko) | 2019-09-27 |
Family
ID=50031514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020157020111A KR102026506B1 (ko) | 2012-12-28 | 2013-12-23 | 다층 반도체 디바이스들의 제조에서의 저온 층 전이를 위한 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9281233B2 (ko) |
| JP (2) | JP2016508291A (ko) |
| KR (1) | KR102026506B1 (ko) |
| DE (1) | DE112013006244B4 (ko) |
| TW (1) | TWI603387B (ko) |
| WO (1) | WO2014105828A1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015210384A1 (de) * | 2015-06-05 | 2016-12-08 | Soitec | Verfahren zur mechanischen Trennung für eine Doppelschichtübertragung |
| JP6632462B2 (ja) * | 2016-04-28 | 2020-01-22 | 信越化学工業株式会社 | 複合ウェーハの製造方法 |
| US10818540B2 (en) * | 2018-06-08 | 2020-10-27 | Globalwafers Co., Ltd. | Method for transfer of a thin layer of silicon |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070093328A (ko) * | 2006-03-13 | 2007-09-18 | 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 | 박막 제조 방법 |
| JP2010278342A (ja) * | 2009-05-29 | 2010-12-09 | Shin-Etsu Chemical Co Ltd | Ｓｏｉ基板の製造方法 |
| KR20120117843A (ko) * | 2009-12-30 | 2012-10-24 | 엠이엠씨 일렉트로닉 머티리얼즈, 인크. | 다층 결정질 구조물의 제조 방법 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2617798B2 (ja) | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
| FR2748851B1 (fr) * | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
| FR2774511B1 (fr) * | 1998-01-30 | 2002-10-11 | Commissariat Energie Atomique | Substrat compliant en particulier pour un depot par hetero-epitaxie |
| JP3456521B2 (ja) * | 1998-05-12 | 2003-10-14 | 三菱住友シリコン株式会社 | Ｓｏｉ基板の製造方法 |
| FR2797347B1 (fr) * | 1999-08-04 | 2001-11-23 | Commissariat Energie Atomique | Procede de transfert d'une couche mince comportant une etape de surfragililisation |
| FR2809867B1 (fr) * | 2000-05-30 | 2003-10-24 | Commissariat Energie Atomique | Substrat fragilise et procede de fabrication d'un tel substrat |
| KR100511656B1 (ko) * | 2002-08-10 | 2005-09-07 | 주식회사 실트론 | 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼 |
| FR2847075B1 (fr) * | 2002-11-07 | 2005-02-18 | Commissariat Energie Atomique | Procede de formation d'une zone fragile dans un substrat par co-implantation |
| US20060240275A1 (en) * | 2005-04-25 | 2006-10-26 | Gadkaree Kishor P | Flexible display substrates |
| FR2914110B1 (fr) * | 2007-03-20 | 2009-06-05 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat hybride |
| US7575988B2 (en) * | 2006-07-11 | 2009-08-18 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating a hybrid substrate |
| JP2008153411A (ja) * | 2006-12-18 | 2008-07-03 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板の製造方法 |
| US7795111B2 (en) * | 2007-06-27 | 2010-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
| JP4631946B2 (ja) * | 2008-08-11 | 2011-02-16 | 住友電気工業株式会社 | Ｉｉｉ族窒化物半導体層貼り合わせ基板の製造方法 |
| US9257328B2 (en) | 2008-11-26 | 2016-02-09 | Corning Incorporated | Glass-ceramic-based semiconductor-on-insulator structures and method for making the same |
-
2013
- 2013-12-19 US US14/133,893 patent/US9281233B2/en active Active
- 2013-12-23 JP JP2015550735A patent/JP2016508291A/ja active Pending
- 2013-12-23 DE DE112013006244.5T patent/DE112013006244B4/de active Active
- 2013-12-23 KR KR1020157020111A patent/KR102026506B1/ko active IP Right Grant
- 2013-12-23 WO PCT/US2013/077491 patent/WO2014105828A1/en active Application Filing
- 2013-12-27 TW TW102148841A patent/TWI603387B/zh active
-
2018
- 2018-01-24 JP JP2018009428A patent/JP2018085536A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070093328A (ko) * | 2006-03-13 | 2007-09-18 | 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 | 박막 제조 방법 |
| JP2010278342A (ja) * | 2009-05-29 | 2010-12-09 | Shin-Etsu Chemical Co Ltd | Ｓｏｉ基板の製造方法 |
| KR20120117843A (ko) * | 2009-12-30 | 2012-10-24 | 엠이엠씨 일렉트로닉 머티리얼즈, 인크. | 다층 결정질 구조물의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112013006244T5 (de) | 2015-10-08 |
| TW201435991A (zh) | 2014-09-16 |
| TWI603387B (zh) | 2017-10-21 |
| WO2014105828A1 (en) | 2014-07-03 |
| JP2018085536A (ja) | 2018-05-31 |
| KR102026506B1 (ko) | 2019-09-27 |
| DE112013006244B4 (de) | 2020-03-05 |
| US9281233B2 (en) | 2016-03-08 |
| JP2016508291A (ja) | 2016-03-17 |
| US20140187020A1 (en) | 2014-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9881832B2 (en) | Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof | |
| US10796945B2 (en) | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He—N2 co-implantation | |
| US9209069B2 (en) | Method of manufacturing high resistivity SOI substrate with reduced interface conductivity | |
| US20220375784A1 (en) | Method for transfer of a thin layer of silicon | |
| JP2018085536A (ja) | 多層半導体デバイス作製時の低温層転写方法 | |
| JP7160943B2 (ja) | 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |