JP4927080B2 - 厚い絶縁層の粗さを減少させるための方法 - Google Patents
厚い絶縁層の粗さを減少させるための方法 Download PDFInfo
- Publication number
- JP4927080B2 JP4927080B2 JP2008520879A JP2008520879A JP4927080B2 JP 4927080 B2 JP4927080 B2 JP 4927080B2 JP 2008520879 A JP2008520879 A JP 2008520879A JP 2008520879 A JP2008520879 A JP 2008520879A JP 4927080 B2 JP4927080 B2 JP 4927080B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- substrate
- plasma
- layer
- roughness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 92
- 238000009499 grossing Methods 0.000 claims abstract description 52
- 238000000151 deposition Methods 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 37
- 238000009832 plasma treatment Methods 0.000 claims description 36
- 239000007789 gas Substances 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 25
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 19
- 239000000377 silicon dioxide Substances 0.000 claims description 17
- 235000012239 silicon dioxide Nutrition 0.000 claims description 17
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 16
- 238000002513 implantation Methods 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 12
- 238000000280 densification Methods 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 150000004767 nitrides Chemical group 0.000 claims description 4
- 230000005693 optoelectronics Effects 0.000 claims description 4
- 230000007935 neutral effect Effects 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000005304 joining Methods 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 claims 1
- 239000012212 insulator Substances 0.000 abstract description 23
- 238000012546 transfer Methods 0.000 abstract description 18
- 239000010410 layer Substances 0.000 description 100
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 26
- 229910052710 silicon Inorganic materials 0.000 description 26
- 239000010703 silicon Substances 0.000 description 26
- 238000012360 testing method Methods 0.000 description 18
- 241000894007 species Species 0.000 description 13
- 230000004913 activation Effects 0.000 description 12
- 238000011282 treatment Methods 0.000 description 12
- 230000007547 defect Effects 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 2
- 230000007717 exclusion Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 241000282461 Canis lupus Species 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910008065 Si-SiO Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910006405 Si—SiO Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000012733 comparative method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004439 roughness measurement Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Formation Of Insulating Films (AREA)
- Element Separation (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Magnetic Heads (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は、エレクトロニクス、オプトエレクトロニクス、及び光学の分野で使用するための基板を製造する方法であって、厚い絶縁層を平滑化するステップ、別言すれば、厚い絶縁層の粗さを減少させるステップを備える方法に関する。
また、本発明は、上記の平滑化方法と、接合（bonding）ステップ及び層の転写（transfer）ステップとを備える製造方法に関する。
本発明は、複合化された「ＳＯＩ」タイプ及び「ｓＳＯＩ」タイプの基板を製造するという特定の用途に使用される。
参考までに、「ＳＯＩ」（Silicon On Insulator）基板として知られる基板は、絶縁層、より詳細には、二酸化シリコン（ＳｉＯ２）が、支持シリコン層と表面シリコン層との間に挿入された基板に相当する。「ｓＳＯＩ」基板では、表面シリコン層にひずみが加えられている（strained Silicon On Insulator）。
このタイプの基板を得るための方法は、いわゆる「支持」又は「レシーブ」基板を絶縁層の上に接合するステップと、層の転写ステップとを備える。
本説明において、「接合」とは、２つの完全に平坦な表面が接着剤なしで互いに結合するような、室温で可能な分子結合（molecular bonding）であると理解されるべきである。
得られる接合品質は、接合された２つの層間に存在する結合力と定義される、結合エネルギーにより特に特徴づけられる。
この品質は、接合される表面に適切な処理を加えることで改善可能である。
上述の複合化された基板に使用される絶縁体は特に、酸化物、窒化物、又は酸窒化物である。
これら種々の絶縁体を得るために用いられる最先端技術には、当業者に「ＴＥＯＳ ＬＰＣＶＤ」（「テトラエチルオルトシリケート」「減圧化学気相成長法」）として知られる、二酸化シリコンの層を堆積するための方法が含まれる。
この方法では、原材料としてテトラエチルオルトシリケートを用いて、当業者にＬＰＣＶＤとして知られる減圧気相成長法により、二酸化シリコンの膜を堆積する。
この方法は、得られる酸化層の均一性と密度とに関する多くの利点を有する。この方法によれば特に、このようにして形成されたシリコン酸化物を支持する基板層の消耗が回避される。これは、熱酸化法により酸化物を形成する場合とは異なる。
しかし、「ＴＥＯＳ ＬＰＣＶＤ」法により堆積された二酸化シリコン層の粗さは、熱的に酸化された層の粗さよりも遥かに大きい。参考までに、厚さ１５０ｎｍのＴＥＯＳ酸化膜の表面粗さは、１μｍ×１μｍのスキャン幅にわたって５Å ＲＭＳを超えるが、熱的酸化物の粗さは、同じスキャン幅にわたって約１．５０Å ＲＭＳ付近である。
また、例えば、前駆物質としてシラン（ＳｉＨ４）を使用したＬＰＣＶＤによる堆積や、プラズマ励起化学気相成長（ＰＥＣＶＤ）のような、他の堆積方法も知られている。この主題に関する更なる情報は、Wolf and Tauberによる論文"Chemical Vapour deposition of amorphous and polycrystalline films", Silicon processing for the VLSI ERA, vol 1, pp 189-207, Process Technologyに与えられている。
しかし、これらの堆積方法は、非常に粗さの大きい絶縁層をもたらす。
更に、当該粗さは、堆積される層の厚さと共に増加する。
その結果、厚い絶縁層（例えば酸化膜）、別言すると、厚さが２０ｎｍを超える（これはＳＯＩタイプの製品を製造する際には頻繁に起こるケースである）絶縁層は通常、非常に良好な品質の分子結合のために課される制約条件とは両立しない粗さで製造される。この場合、商品名「スマートカット（Smart Cut）（登録商標）」で知られる層転写を適用する状況下で接合を可能とするためには、粗さは、１μｍ×１μｍのスキャン幅にわたって、５Å ＲＭＳ未満とする事が好ましく、更には２Å ＲＭＳ未満とする事が好ましい。
最先端技術では既に、基板をプラズマ処理にかける事があり得る。
接合される表面の「プラズマ処理」とは、この表面をガスプラズマにさらすことと定められ、当該プラズマ処理は、（接合される表面同士を接触させるのに先立って）特に真空下又は大気圧下で行うことが可能である。
この処理は、内部で処理が行われるチャンバに供給するガスの種類及び流量又は圧力のような様々なエクスポージャパラメータ、及びパワー密度を制御することで行われる。
その効果により、このようにして処理される基板の表面層の構造が改変される。
２つのタイプの処理を区別することにする。以下「活性化プラズマ」と呼ぶ第１の処理は、２つの層間の結合エネルギーを向上させるものである。以下「平滑化プラズマ」と呼ぶ第２の処理は、このようにして処理された層の表面粗さを減少させるものである。
プラズマ印加パラメータ、及び、特にエネルギーは、これら２つのケースで異なっていてもよい。
D.M.Hansen et al.による"Chemical role of oxygen plasma in water bonding using borosilicate glasses", Applied Physics Letters, Volume 79, number 21, 19 November 2001というタイトルの論文は、ＬＰＣＶＤにより堆積されたホウケイ酸塩の薄い層の活性化プラズマの方法について説明している。
ホウケイ酸塩タイプのガラスは、三酸化ホウ素（Ｂ２Ｏ３）と二酸化シリコン（ＳｉＯ２）との混合体である。
この論文で説明された実験は、３０ｍＴｏｒｒ（１ｍＴｏｒｒ＝１．３３×１０−１Ｐａ）というチャンバ内部の圧力で、０．６Ｗ／ｃｍ２の５分間にわたるＲＩＥ（反応性イオンエッチング）方式の酸素プラズマにより、厚さ約３０オングストローム（３ｎｍ）のホウケイ酸塩の層を処理することに関する。
得られた結果は、接合が改善された事を示しており、処理された表面の粗さがこの活性化プラズマ処理に影響されない事を示している。
"Surface energy as a function of self-bias voltage in oxygen plasma wafer bonding", Sensors and Actuators 82 (2000) 239-244というタイトルの論文で、D.Pasquariello et al.は、このようにして処理されたシリコンウェーハの結合エネルギーに対する、酸素プラズマイオンの運動エネルギーの影響について研究した。
試験によれば、初期粗さが０．９Å ＲＭＳのシリコンウェーハが、１μｍ×１μｍのスキャン幅にわたって約０．６０Å ＲＭＳの粗さとなり得ることが示された。
また、著者は、プラズマイオンの運動エネルギーは、このようにして処理された基板の平滑化品質に対しては、全く何の影響力も持たないと結論付けている。
更に、Moriceau et al.による論文"Interest of a short plasma treatment to achieve high quality Si-SiO2-Si bonded structures", Abstract No. 1006, ECS 2003では、ＳｉＯ２の熱酸化膜に対するプラズマの平滑化効果が示された。しかし、この論文は、かなり初期粗さの小さい酸化膜（０．５μｍ×０．５μｍから２０μｍ×２０μｍのスキャンにわたって２．３Å ＲＭＳ）のみに関するものである。この論文は、スマートカット（登録商標）タイプの注入により、酸化膜を支持する基板内に、脆化域（embrittlement zone）を形成する可能性については言及しておらず、その結果、後続の層転写の間に観察される平滑化プラズマの潜在的に有利な効果についても言及していない。
最後に、米国特許出願公開第２００４／０１２４４１６号の文書は、誘電体材料の層の粗さを、プラズマ処理により減少させる方法について説明している。
しかし、この文書は、平滑化プラズマ処理と層転写の前の接合との間に、原子種の注入のためのスマートカット（登録商標）タイプの処理を行う可能性について、言及していない。転写された層上に観察される欠陥の個数を減少させるという有益な効果については、全く予見されていない。
対照的に、本発明の目的は、必要とされず又は酸化によっては第１の基板上に形成することができず、且つ初期粗さが大きいような厚い絶縁層の粗さを、著しく減少させることである。
本説明において、「粗い」層とは、２μｍ×２μｍのスキャンにわたって３オングストロームＲＭＳ以上の粗さ（好ましくは約３から２０オングストロームＲＭＳの粗さ）を有する層を意味する。
本発明の別の目的は、原子種の注入により得られる脆化域を備え、且つ粗さの大きい厚い絶縁層により覆われた、中間基板（intermediate substrate）を製造する方法を提供することであり、この中間基板は、転写された層が欠陥をほとんど又は全く含まないような基板を得るために、場合によっては後に、接合及び層転写方法において使用される。
これを実現するために、本発明は、エレクトロニクス、オプトエレクトロニクス、及び光学の分野で使用するための基板を製造する方法であって、
ａ）２０ｎｍ以上の厚さを有し、２μｍ×２μｍのスキャン幅にわたって３オングストロームＲＭＳ以上の粗さを有する絶縁層を、第１のいわゆる「ドナー」基板上に堆積するステップと、
ｂ）内部のガス圧力が０．２５Ｐａを超えるチャンバ内で形成されたガスプラズマを用いて、前記絶縁層の自由表面の平滑化処理（smoothing treatment）を行うステップであって、前記プラズマは、無線周波発生器（radiofrequency generator）を用いて生成され、該無線周波発生器は、前記絶縁層に０．６Ｗ／ｃｍ２よりも大きいパワー密度を印加できるようなパワーで動作し、前記平滑化処理の継続時間は、少なくとも１０秒であるようなステップと、
ｃ）前記ドナー基板の内部に原子種を注入することで脆化域を形成し、いわゆる「活性」層と残りの部分とを区切るステップと、
を少なくとも備え、
ステップａ）乃至ｃ）は、この順番で行われることを特徴とする方法に関する。
ａ）２０ｎｍ以上の厚さを有し、２μｍ×２μｍのスキャン幅にわたって３オングストロームＲＭＳ以上の粗さを有する絶縁層を、第１のいわゆる「ドナー」基板上に堆積するステップと、
ｂ）内部のガス圧力が０．２５Ｐａを超えるチャンバ内で形成されたガスプラズマを用いて、前記絶縁層の自由表面の平滑化処理（smoothing treatment）を行うステップであって、前記プラズマは、無線周波発生器（radiofrequency generator）を用いて生成され、該無線周波発生器は、前記絶縁層に０．６Ｗ／ｃｍ２よりも大きいパワー密度を印加できるようなパワーで動作し、前記平滑化処理の継続時間は、少なくとも１０秒であるようなステップと、
ｃ）前記ドナー基板の内部に原子種を注入することで脆化域を形成し、いわゆる「活性」層と残りの部分とを区切るステップと、
を少なくとも備え、
ステップａ）乃至ｃ）は、この順番で行われることを特徴とする方法に関する。
単独で又は組み合わせで得られる、本発明のその他の有利で非制限的な特徴によれば、前記方法は、
ｄ）前記絶縁層の前記自由表面上への、「レシーバー」と呼ばれる第２の基板の分子結合を行うステップと、
ｅ）前記残りの部分を取り除くステップと、
を備え、
ステップｄ）及びｅ）は、ステップｃ）の後に行われる。
ｄ）前記絶縁層の前記自由表面上への、「レシーバー」と呼ばれる第２の基板の分子結合を行うステップと、
ｅ）前記残りの部分を取り除くステップと、
を備え、
ステップｄ）及びｅ）は、ステップｃ）の後に行われる。
前記方法は、ステップａ）で堆積された前記絶縁体についての緻密化アニーリングステップ（densification annealing step）を備え、前記アニーリングは、７００℃から１０００℃の温度で、数分間から数時間の継続時間にわたり、酸化雰囲気中又は中性雰囲気中で行われる。
前記緻密化アニーリング処理は、前記平滑化プラズマステップｂ）の後の、前記原子種注入ステップｃ）の前に行われる。
前記平滑化プラズマ処理は、０．６Ｗ／ｃｍ２から１０Ｗ／ｃｍ２のパワー密度、０．２５Ｐａから３０Ｐａという前記チャンバ内部のガス圧力、且つ１０秒から２００秒の処理時間で行われる。
前記チャンバ内部の前記ガス圧力は、３Ｐａから１３Ｐａであり、好ましくは約７Ｐａである。
前記平滑化プラズマ処理ステップｂ）の前記継続時間は、約３０から１２０秒である。
前記平滑化プラズマを形成するのに用いられる前記ガスは、酸素（Ｏ２）、アルゴン（Ａｒ）、窒素（Ｎ２）、又はこれらのガスの混合物、の中から選択される。
前記平滑化プラズマ（ＳＰ）を形成するのに用いられる前記ガスは、該プラズマを形成するための原子の種類（nature）が、処理対象の前記絶縁層（２）を形成する原子の内の少なくとも１つと同じになるように選択される。
ステップｃ）とステップｄ）との間に、内部のガス圧力が約７Ｐａのチャンバ内で形成されたガスプラズマを用いて、前記絶縁層の活性化プラズマ処理（activation plasma treatment）が行われ、前記プラズマは、無線周波ＲＦ発生器を用いて生成され、該無線周波ＲＦ発生器は、前記絶縁層に０．２Ｗ／ｃｍ２を超えるパワー密度を印加できるようなパワーで動作し、前記平滑化処理の前記継続時間は、少なくとも５秒である。
前記活性化プラズマ処理は、０．２Ｗ／ｃｍ２から３Ｗ／ｃｍ２のパワー密度、且つ５秒から６０秒の処理時間で行われる。
前記絶縁層の前記厚さは、２００ｎｍ以上である。
前記絶縁体は、減圧化学気相成長ＬＰＣＶＤ法により得られる。
前記絶縁体は、酸化物である。
前記酸化物は、テトラエチルオルトシリケートから出発する減圧化学気相成長法（ＴＥＯＳ ＬＰＣＶＤ）により得られる二酸化シリコンである。
前記二酸化シリコン（ＳｉＯ２）は、４０Ｐａから２００Ｐａの圧力で堆積される。
前記絶縁体は、窒化物又は酸窒化物である。
前記活性層は、シリコンを含む。
前記活性層は、ひずみシリコンを含む。
本発明のその他の特徴や利点は、添付の図面を参照しつつ、以下に与える説明を読んだ後に明らかになるであろう。この説明は、１つの可能な実施形態を、決して限定的なものとしてではなく、ガイダンスとして提示する。
図１を参照するに、この図は、本発明の方法の第１の実施形態における種々のステップを示す。
図１Ａ及び図１Ｂはそれぞれ、厚い絶縁層２の堆積により覆われる前、及び覆われた後のドナー基板１を示す。絶縁層２が堆積された面と反対のドナー基板１の面は、「背面」と呼ばれ、参照符号１３と表示されている。
ドナー基板１は、単一層又は複数層とすることができる。ドナー基板１は通常、半導体材料（例えばシリコン）から製造される。
また、ドナー基板１は、ひずみシリコンのようなひずみ材料を含んでいてもよい。ひずみシリコンの場合には、基板は通常、複数層であり、更に、ひずみ材料層は、支持材料の層上へのエピタキシーにより得られる。
絶縁体２は例えば、窒化物層又は酸窒化物層でもよく、好ましくは酸化物層でもよい。
絶縁層の厚さは、２０ｎｍ以上であり、好ましくは２００ｎｍ以上である。絶縁層の粗さは、２μｍ×２μｍのスキャン幅にわたって３オングストロームＲＭＳ以上である。
本発明によれば、次のステップは、平滑化プラズマステップ（該ステップで用いられる方法については後述する）である。これは、図１Ｃに示されている。参照符号ＳＰは、用語「平滑化プラズマ」に対応する。
最後に、図１Ｄに示すように、原子種の注入ステップが行われる。
この注入は、ドナー基板１の内部に脆化域１０を形成する手段を提供する。ドナー基板１の内部の脆化域１０は、上部の薄い層１１を、該基板の残りの部分１２と区切る。
「薄い層」という表現は、数十又は数百ナノメートルの厚さの層を指す。
これらの注入方法の全般的な説明については、書籍"Silicon on Insulator Technologies", Materials to VLSI, 2nd Edition (Jean−Pierre Colinge)、又は「スマートカット」タイプ（登録商標）の方法に関する文献を参照されたい。
本発明によれば、ちょうどここで説明した３つのステップ、即ち、それぞれ図１Ｂ、図１Ｃ、及び図１Ｄに示した絶縁体堆積、平滑化プラズマＳＰ処理、及び原子種の注入が、この順序で行われる必要がある。しかし、後述するように、補足的ステップを、これら３つのステップ間に挿入してもよい。
注入ステップの終わりに、エレクトロニクス、オプトエレクトロニクス、及び光学の分野で利用可能な接合及び層転写方法において使用可能な、「中間基板」と呼ばれる基板４が得られる。
これらのステップは、図１Ｅ及び図１Ｆに示されている。
図１Ｅに示すように、本方法は、レシーバー基板３を中間基板４の絶縁層２の自由表面２０上に接合させることにより継続することができる。
レシーバー基板３は、半導体材料で形成される。
次のステップは、脆化域１０に沿った、ドナー基板１の残りの部分１２の切り離し（detachment）である。
このようにして、図１Ｆに示す最終的な複合基板５が得られる。この複合基板５では、絶縁層２が、半導体材料３の層と半導体材料１１の層という２つの層の内側に挿入されている。
この図には示していないが、レシーバー基板３は複数層としてもよい。
図２は、先のプロセスの変形形態を示す。同じ要素には同じ参照数字が付されている。
この変形形態は、２つの追加ステップを含む点において、先の実施形態と区別される。一方は、図２Ｄに示す緻密化熱処理であり、他方は、図２Ｆに示す活性化プラズマ処理である。
このプロセスのその他のステップは、図１に関して上述されたものと同じであり、同じ参照数字を有している。
基板１上に堆積された絶縁体２の緻密化アニーリングステップは、オプションではあるが推奨される。
この緻密化アニーリングステップは、原子種注入ステップの前に行われる。
また、緻密化アニーリングステップは好ましくは、平滑化プラズマ（ＳＰ）ステップの後に行われる。しかし、これは図に示されていないが、緻密化アニーリングステップは、絶縁体堆積の後の、平滑化プラズマステップの前に行うことも可能である。
活性化プラズマ（ＡＰ）処理は、オプションである。活性化プラズマ処理は、平滑化プラズマ（ＳＰ）処理が行われる面上、別言すると、図２Ｆに示すように、面２０上に行うことができる。また、この処理は、面２０上に接合される基板３の面３０上に行うこともできる。また、この処理は、２つの面２０及び３０上に行うこともできる。
参照符号ＡＰは、活性化プラズマ処理を意味する活性化プラズマを表す。
最後に、図には示していないが、活性化プラズマ（ＡＰ）前及び／又は活性化プラズマ（ＡＰ）後の清浄化処理は、原子種の注入後の、活性化プラズマの前に、又は活性化プラズマ後の、レシーバー基板３の接合前に、後述の方法に従って行ってもよい。
ここで、上述した種々のステップを行う方法について、更に詳細に説明する。
［絶縁層の堆積方法］
絶縁層２は、ドナー基板１上に、堆積により、特に、気相化学成長により、好ましくは、ＬＰＣＶＤとして知られる減圧下での化学気相成長により形成される。
絶縁層２は、ドナー基板１上に、堆積により、特に、気相化学成長により、好ましくは、ＬＰＣＶＤとして知られる減圧下での化学気相成長により形成される。
また、ＰＥＣＶＤとして知られるプラズマ励起化学気相成長等、別の方法も使用可能である。この主題に関する更なる情報は、Wolff and Tauberによる上述の論文に与えられている。
本方法の本ステップは、化学気相成長用の反応器を用いて行ってもよい。該反応器は、内部に基板が収容される処理チャンバを備える。次に、種々の化学試薬が、種々のガス状成分間の化学反応後に絶縁層２が形成されるように、このチャンバの内部にガス流の形をとって高温及び減圧下で導入される。
本発明が目的とする用途の１つは、ＳＯＩタイプの基板を製造することにある。
この場合、二酸化シリコン（ＳｉＯ２）に関する好ましい変形形態では、以下の化学反応によるテトラエチルオルトシリケート（ＴＥＯＳ）を用いて、後述又は前述の用語ＴＥＯＳ ＬＰＣＶＤの名で知られる堆積物を形成する。
Ｓｉ（ＯＣ２Ｈ５）４（気体）−＞ ＳｉＯ２（固体）＋２Ｃ２Ｈ４（気体状）＋２ＣＨ３ＣＨ２ＯＨ（気体状）
ＬＰＣＶＤ反応器チャンバの内部の圧力は、３００ｍＴｏｒｒから１．５Ｔｏｒｒ（即ち４０Ｐａから２００Ｐａ）であり、好ましくは７５０ｍＴｏｒｒ付近（即ち１００Ｐａ付近）である。
ＬＰＣＶＤ反応器チャンバの内部の圧力は、３００ｍＴｏｒｒから１．５Ｔｏｒｒ（即ち４０Ｐａから２００Ｐａ）であり、好ましくは７５０ｍＴｏｒｒ付近（即ち１００Ｐａ付近）である。
二酸化シリコンの厚さは、少なくとも２０ｎｍとなるように、即ち、２００ｎｍ以上かつ数マイクロメートルまでとなるように調整される。
［緻密化アニーリング］
緻密化アニーリングは、７００℃から１０００℃の温度での、数分間から数時間の継続時間にわたる、酸化雰囲気中又は中性雰囲気中での熱処理により行われる。
緻密化アニーリングは、７００℃から１０００℃の温度での、数分間から数時間の継続時間にわたる、酸化雰囲気中又は中性雰囲気中での熱処理により行われる。
その目的は、絶縁体をより緻密化すること、及び炭素を含む種を除去することにある。
［平滑化処理又は活性化プラズマ処理を行うためのユニットの構成］
当該処理は、プラズマチャンバを備えるユニットを用いて行われ、当プラズマチャンバの内部では、ガス状雰囲気の圧力及び組成が制御される。いくつかのタイプのそのようなユニットが存在する。
当該処理は、プラズマチャンバを備えるユニットを用いて行われ、当プラズマチャンバの内部では、ガス状雰囲気の圧力及び組成が制御される。いくつかのタイプのそのようなユニットが存在する。
従って、本発明は、略語「ＲＩＥ」で知られる「反応性イオンエッチング」ユニットを用いて行ってもよい。当該ユニットは、単一のＲＦ（無線周波）発生器を備え、当該発生器は、活性化対象及び／又は平滑化対象の絶縁層２で覆われた基板１を支持するチャンバの内部に配置された電極に、容量性結合を介して供給を行う。
この単一のＲＦ発生器は、プラズマを発生させることができる（即ち、その種を励起することができる）。
活性化パラメータの１つであり、本文中で使用されている用語「パワー」は、より正確には、発生器のパワーに相当する。
この発生器のパワーを制御することにより、プラズマを励起させること、及び、活性化対象の絶縁層２の表面に衝突するプラズマのイオンの運動エネルギーを制御すること、の両方が可能である。
プラズマチャンバは更に、活性化対象の基板に接続されない第２の電極を備える。この第２の電極は、接地される。
更なる変形形態では、本発明を、上述のユニットに類似するが、第２の電極が第２のＲＦ発生器に接続されているようなユニット、を用いて実施することも可能である。
この場合、（処理対象の絶縁層が接触していない電極に接続された）第２のＲＦ発生器は、プラズマを発生させ且つ維持する。更に、この第２の発生器は、プラズマの密度を制御するようにプログラムされる。第１の発生器のパワーを制御することによってできるのは、処理対象の層の表面に衝突するプラズマのイオンの運動エネルギーを制限することだけである。
［平滑化プラズマパラメータ］
プラズマのＲＦパワーは高い。そのパワーは、２００Ｗから３０００Ｗであり、２００ｍｍ（ミリメートル）の直径の基板に対して、少なくとも０．６Ｗ／ｃｍ２、好ましくは０．６Ｗ／ｃｍ２〜１０Ｗ／ｃｍ２の範囲のパワー密度を与える。出願人は、プラズマ処理のためのＲＦパワーが高くなるほど、絶縁層の粗さが低くなることを示した。
プラズマのＲＦパワーは高い。そのパワーは、２００Ｗから３０００Ｗであり、２００ｍｍ（ミリメートル）の直径の基板に対して、少なくとも０．６Ｗ／ｃｍ２、好ましくは０．６Ｗ／ｃｍ２〜１０Ｗ／ｃｍ２の範囲のパワー密度を与える。出願人は、プラズマ処理のためのＲＦパワーが高くなるほど、絶縁層の粗さが低くなることを示した。
更に、このプラズマ処理の期間は、有利には少なくとも１０秒、好ましくは１０秒から２００秒の範囲内、通常は３０秒から６０秒の範囲内にある。また、出願人は、プラズマ処理期間が長くなるほど、絶縁層の表面がより平滑になることも示した。
プラズマを形成するのに使用する気体は、酸素、窒素、又はアルゴン、又はこれらの気体の組み合わせ（Ａｒ＋Ｏ２、Ａｒ＋Ｎ２、Ｏ２＋Ｎ２、Ａｒ＋Ｏ２＋Ｎ２）としてもよい。また、平滑化処理は、２ステップで行ってもよい。即ち、例えば、高パワーでアルゴンプラズマ中に６０秒、次に、より中程度のパワーでＯ２プラズマ中に３０秒、という２ステップで行ってもよい。
好ましくは、平滑化プラズマ処理は、処理される絶縁層を形成する原子の少なくとも１つと同じ種類の気体原子を用いて行われる。例えば、その結果は、酸化シリコン層を平滑にするための酸素プラズマ平滑化処理となり、及び、窒化シリコン層を平滑にするための窒素プラズマとなる。
このタイプのプラズマ処理の間は、処理される材料のストイキオメトリを変化させない事が好ましく、従って、処理される材料の化学的性質を変化させない事が好ましい。
使用される圧力値は、一般的に２ｍＴｏｒｒを超え、好ましくは２ｍＴｏｒｒ〜２００ｍＴｏｒｒの範囲内、好ましくは２０ｍＴｏｒｒ〜１００ｍＴｏｒｒの範囲内、より好ましくは５０ｍＴｏｒｒ付近である（即ち、０．２５Ｐａを超え、好ましくは０．２５Ｐａ〜３０Ｐａの範囲内、好ましくは３Ｐａ〜１３Ｐａの範囲内、より好ましくは７Ｐａ付近である）。
平滑化処理は、強い接合を得る事とは必ずしも両立しないような高いエネルギーで特に長い時間にわたって行われるが、特に上述のように平滑化が２ステップで行われる場合において、初期粗さ、及び注入される面の選択により、平滑化と活性化の両方に作用するような本方法のパラメータが採用可能となるような状況が、排除されてしまうことはない。
また、平滑化プラズマ処理は、開始時の表面の粗さが端部で（又は中央部で）より粗い場合には、意図的にウェーハ端部で（又はウェーハ中央部で）より強くして、均一な最終的粗さを得るようにしてもよい。当業者は、このタイプの差異（中央部／端部）の補正を行って、プラズマの均一性を変化させるのに必要なパラメータ（圧力、中央部／端部のパワー密度の差異、中央部と端部との間の異なる流量等）に気付くであろう。
［活性化プラズマ前及び／又は活性化プラズマ後の洗浄］
任意の汚染を避けるために、例えば「ＲＣＡ」として知られる化学的処理により、活性化対象の表面の強力な洗浄を行ってもよい。
任意の汚染を避けるために、例えば「ＲＣＡ」として知られる化学的処理により、活性化対象の表面の強力な洗浄を行ってもよい。
「ＲＣＡ」処理では、
水酸化アンモニウム（ＮＨ４ＯＨ）、過酸化水素（Ｈ２Ｏ２）、及び脱イオン水の混合体を含む、頭字語「ＳＣ１」（標準洗浄剤１：standard clean 1）で知られる溶液、による第１の浴（first bath）と、
塩酸（ＨＣｌ）、過酸化水素（Ｈ２Ｏ２）、及び脱イオン水の混合体を含む、頭字語「ＳＣ２」（標準洗浄剤２：standard clean 2）で知られる溶液、による第２の浴（second bath）と、
を順番に用いて表面を処理する。
水酸化アンモニウム（ＮＨ４ＯＨ）、過酸化水素（Ｈ２Ｏ２）、及び脱イオン水の混合体を含む、頭字語「ＳＣ１」（標準洗浄剤１：standard clean 1）で知られる溶液、による第１の浴（first bath）と、
塩酸（ＨＣｌ）、過酸化水素（Ｈ２Ｏ２）、及び脱イオン水の混合体を含む、頭字語「ＳＣ２」（標準洗浄剤２：standard clean 2）で知られる溶液、による第２の浴（second bath）と、
を順番に用いて表面を処理する。
［活性化プラズマパラメータ］
活性化プラズマ処理は、レシーバー基板との結合エネルギーを更に増加させるために、有利には、平滑化プラズマよりも低いパワー、例えば、０．２Ｗ／ｃｍ２から３Ｗ／ｃｍ２のＲＦパワー密度、好ましくは、約０．６Ｗ／ｃｍ２のＲＦパワー密度で行われる。
活性化プラズマ処理は、レシーバー基板との結合エネルギーを更に増加させるために、有利には、平滑化プラズマよりも低いパワー、例えば、０．２Ｗ／ｃｍ２から３Ｗ／ｃｍ２のＲＦパワー密度、好ましくは、約０．６Ｗ／ｃｍ２のＲＦパワー密度で行われる。
好ましくは、用いられる処理時間は、５秒から６０秒であり、チャンバ内部のガス圧力は、約７Ｐａ（５０ｍＴｏｒｒ）である。
本発明の方法の有効性を示すために、様々な試験を行った。
［試験１］
以上のように処理された絶縁層の粗さを中央と端部の双方で調べるために、種々の平滑化プラズマ（ＳＰ）処理パラメータを変化させながら、いくつかの基板について試験を行った。
以上のように処理された絶縁層の粗さを中央と端部の双方で調べるために、種々の平滑化プラズマ（ＳＰ）処理パラメータを変化させながら、いくつかの基板について試験を行った。
この粗さ測定は、原子間力顕微鏡（ＡＦＭ）により行った。
試験は、ＴＥＯＳ ＬＰＣＶＤ堆積により得られた二酸化シリコンからなる絶縁層について行った。ＳｉＯ２絶縁層の厚さは、１４５ｎｍであり、平滑化プラズマ処理前の当該絶縁層の初期粗さは、２μｍ×２μｍのスキャン幅にわたって４〜４．５Å ＲＭＳ程度であった。
２５０Ｗ、６００Ｗ、及び１０００Ｗのプラズマパワーをそれぞれ、１０秒、３０秒、及び６０秒の時間にわたって使用した。直径２００ｍｍのウェーハに関する酸素プラズマについての結果を、以下の表に与える。
粗さの値は、２μｍ×２μｍのスキャン幅にわたるオングストロームＲＭＳで表されている。
これらの結果を、図３から図６のグラフに示す。
また、これらの結果を、図３から図６にも示す。
これらの結果は、粗さの初期的な改善を示しており、この改善は、高いパワーの平滑化プラズマ（好ましくは少なくとも６００Ｗ、又はより好ましくは１０００Ｗ）の使用と、長い期間に応じて、強くなっている。
また、このプラズマ処理の終わりに、出願人は、二酸化シリコンが良好な均一性を保持していることを観察した。
粗さの減少は、実際に生じており、低い温度で生じ、後続の化学機械研磨ステップを不要にする。
この理由から、処理された絶縁層は、非常に高品質な接合をレシーバー基板上に形成するのに使用することができ、続いて、これもまた高品質な切り離しによる層転写を形成するのに使用することができ、これにより、ブリスタ（blister）、排除域（「排除リング」）、点腐食、又は非転写域の形成に関する任意の問題が回避される。
［試験２］
薄いひずみシリコン層とシリコン支持層との間に挿入された平滑化されたＴＥＯＳ酸化膜を備えるｓＳＯＩ（straind Silicon On Insulator）基板について、他の補足的な試験を行った。この場合、平滑化パワーは、直径２００ｍｍのウェーハに対して約６０秒間、約１０００Ｗとした。これは、３Ｗ／ｃｍ２のパワー密度に相当する。平滑化中に使用したガス圧力は、５０ｍＴｏｒｒ（約７Ｐａ）であった。
薄いひずみシリコン層とシリコン支持層との間に挿入された平滑化されたＴＥＯＳ酸化膜を備えるｓＳＯＩ（straind Silicon On Insulator）基板について、他の補足的な試験を行った。この場合、平滑化パワーは、直径２００ｍｍのウェーハに対して約６０秒間、約１０００Ｗとした。これは、３Ｗ／ｃｍ２のパワー密度に相当する。平滑化中に使用したガス圧力は、５０ｍＴｏｒｒ（約７Ｐａ）であった。
得られた結果を、以下の表に示す。
更に、上述のｓＳＯＩタイプの基板について、比較試験も行った。薄いひずみシリコン層１１を転写した後、これらの基板のいくつかについては、それらの製造中に上述の平滑化プラズマ処理を行い、一方、その他の基板については、これを行わなかった。
得られた結果を、図７に示す。図７において、Ｎは欠陥の個数を表し、０及び１はそれぞれ、平滑化プラズマによる処理の不実施及び実施を示す。
参照符号ａ〜ｆは、
ａ：大きな非転写域（１．５ｍｍよりも大きな直径）
ｂ：小さな非転写域（０．５ｍｍと１．５ｍｍとの間の直径）
ｃ：微小な非転写域（０．５ｍｍよりも小さな直径）
ｄ：ブリスタ
ｅ：微小なブリスタ
ｆ：点腐食（ウェーハ端部の非転写域）
を意味する。
ａ：大きな非転写域（１．５ｍｍよりも大きな直径）
ｂ：小さな非転写域（０．５ｍｍと１．５ｍｍとの間の直径）
ｃ：微小な非転写域（０．５ｍｍよりも小さな直径）
ｄ：ブリスタ
ｅ：微小なブリスタ
ｆ：点腐食（ウェーハ端部の非転写域）
を意味する。
このように、本発明の平滑化プラズマにより、ウェーハ当たりの欠陥の個数は、約百個から、約十個又は更に少ない個数に減少した。
［試験３］
平滑化プラズマが結合時間（bonding time）に及ぼす効果を調べるために、他の試験を行った。
平滑化プラズマが結合時間（bonding time）に及ぼす効果を調べるために、他の試験を行った。
ＬＰＣＶＤ堆積及びＴＥＯＳにより得られたＳｉＯ２層で覆われたシリコンからなる基板と、同様にシリコンからなるレシーバー基板と、の間の結合時間（別言すると、当該基板と当該レシーバー基板との間の結合波の持続時間）の測定を行った。
試験は、直径２００ｍｍの複数の基板の種々のバッチについて行った。これらの基板において、酸化膜は、２μｍ×２μｍのスキャン幅にわたって３オングストロームＲＭＳから６オングストロームＲＭＳまでの様々な表面粗さを有していた。これらの酸化膜については、１０００Ｗから１５００Ｗのパワーで、即ち、直径２００ｍｍについて６０秒から１２０秒間の継続時間の間、３．２Ｗ／ｃｍ２から４．７Ｗ／ｃｍ２のパワー密度で、平滑化プラズマ処理を行った。
チャンバ内のガス圧力は、５０ｍＴｏｒｒ（約７Ｐａ）であった。
図８は、平滑化プラズマ処理が行われなかった酸化膜について得られた結果を示す。図８は、秒で表された結合波の持続時間ｔを、この結合時間を有する結合波の数ＮＯの関数として表している。
図９は、本発明の平滑化プラズマ処理が行われた酸化膜について得られた結果を示す。
平滑化プラズマ処理が行われなかった場合、結合波の平均持続時間又は結合時間は、３３秒の標準偏差を有する４３．７秒であったが、平滑化プラズマの後では、結合時間は、０．５秒の標準偏差を有する８．６秒まで減少した、ことが観察される。
従って、平滑化プラズマ処理は、結合時間を減少させ、その結果、この結合をより均一かつ再現可能にする結合エネルギーを増加させるような効果を有する。
［試験４］
直径２００ｍｍの複数のｓＳＯＩウェーハについて、試験を行った。これらの基板は、強い表面トポロジーを有するひずみシリコン層を備え、且つ、該ひずみシリコン層上に、１６５０オングストローム（１６５ｎｍ）程度の厚さ（１６００オングストロームから１７００オングストローム、１６０ｎｍから１７０ｎｍの厚さ）のシリコン酸化層がＴＥＯＳ ＬＰＣＶＤ堆積により堆積されたような、ドナー基板で形成されていた。
直径２００ｍｍの複数のｓＳＯＩウェーハについて、試験を行った。これらの基板は、強い表面トポロジーを有するひずみシリコン層を備え、且つ、該ひずみシリコン層上に、１６５０オングストローム（１６５ｎｍ）程度の厚さ（１６００オングストロームから１７００オングストローム、１６０ｎｍから１７０ｎｍの厚さ）のシリコン酸化層がＴＥＯＳ ＬＰＣＶＤ堆積により堆積されたような、ドナー基板で形成されていた。
トポロジーの概念と粗さの概念は、区別すべきである。粗さは、微視的（microscopic）な尺度で評価される。一方、トポロジーの概念は、巨視的（macroscopic）な尺度で評価され、約１ｃｍ２の領域の表面の最高ピークと最低ピークとの間の差（「山対谷：peak to valley」）を表す。
ドナーの強くひずんだシリコントポロジーは、ドナー上に堆積される絶縁層のトポロジーに対する影響力を有する。
シリコン酸化膜の初期粗さは、２μｍ×２μｍのスキャンにわたって４〜６オングストロームＲＭＳであった。
後述の種々の処理が、これらのドナー基板の種々のバッチに加えられ、次に、シリコンレシーバー基板が、各ドナー基板の酸化層上に加えられた。更に、ひずみシリコン層が、ドナー基板から取り除かれて、レシーバー基板上に転写され、最終基板が形成された。
標準的な平滑化（standard smoothing）は、内部のガス圧力が５０ｍＴ（即ち７Ｐａ）のチャンバ内で形成された酸素プラズマを用いて得られた。このプラズマは、３ワット毎平方センチメートル程度のパワー密度で動作する無線周波ＲＦ発生器、及び６０秒の処理時間により生成された。酸素の流量は、７５ｓｃｃｍであった。
中程度の平滑化（mild smoothing）は、内部のガス圧力が１５０ｍＴ（即ち約２０Ｐａ）のチャンバ内で形成された酸素プラズマを用いて得られた。このプラズマは、１．５ワット毎平方センチメートル程度のパワー密度で動作する無線周波ＲＦ発生器、及び６０秒の処理時間により生成された。酸素の流量は、２００ｓｃｃｍメートルであった。
熱アニーリングによる酸化膜の緻密化は、約８５０℃での２時間の熱処理によって達成された。
原子種は、約３０ｋｅＶ、即ち、６．１０１６Ｈ＋／ｃｍ２程度の線量のイオンの注入によって注入された。
レシーバー基板の活性化プラズマ（ＡＰ）は、５０ｍＴｏｒｒ（約７Ｐａ）の圧力で、２５０Ｗのパワーで、７５ｓｃｃｍ（標準立方センチメートル）の酸素流量の下、約１０秒間行われた。
この層の転写後に得られた結果を、図１０に示す。
この図は、同じタイプの試験の様々な基板に関し、欠陥カテゴリー毎に観察された欠陥の個数を示す。
図の使用符号の説明は、次の通りである。
第１の結果、特に、試験Ａ〜Ｃについての第１の結果を見ると、次のように結論付けることができる。即ち、平滑化プラズマが原子種の注入前に行われると、印加されるプラズマ処理（標準的か中程度か）に拘らず、且つ、それが緻密化の前に印加されるか後に印加されるかに拘らず、欠陥の個数が少ないという点において良好な結果が得られる。
試験Ｄ及びＥを見ると、次のことが観察される。即ち、平滑化処理が原子種の注入後に行われた場合、得られた結果は著しく良くない。
その上、試験Ｄと試験Ｅとの比較により、レシーバー基板の活性化プラズマ（ＡＰ）は取り除き後に観察される欠陥の個数を減少させることができた、事が示される。
ひずみシリコンタイプのドナー基板への注入前に行われる平滑化により間接的にもたらされる活性化は、平滑化プラズマ処理後に行われる種々の連続的な処理によって減少さらには除去されることが推定される。
実施された種々の試験により、本発明の優位性が示された。
平滑化プラズマ（ＳＰ）処理の効果は、厚い絶縁体の粗さを減少させることである。平滑化プラズマ処理に続いてスマートカット（登録商標）タイプの注入を行うことにより、これを行わなければ絶縁体に影響が及び得るような化学的活性化の影響を取り除くことができる。
また、本発明の方法は、高い「山対谷」値を持つ強いトポロジーを備える基板にも特に適している。なぜならば、このような基板の粗さは本方法によって減少できることが示されたからである。
更に、このタイプの基板では通常、強いトポロジー域が端部に置かれており、これら端部は、基板が活性化される場合、層転写中に欠陥が現れる場所である。従って、活性化を防ぐ本発明の方法のステップの連鎖が、大変適している。
Claims (10)
- エレクトロニクス、オプトエレクトロニクス、又は光学の分野で使用するための基板（１）上に堆積された厚い絶縁層（２）の粗さを減少させる方法であって、
２０ｎｍ以上の厚さを有し、２μｍ×２μｍのスキャン幅にわたって３オングストロームＲＭＳ以上の粗さを有する絶縁層（２）を、第１のいわゆる「ドナー」基板（１）上に堆積するステップと、
内部のガス圧力が０．２５Ｐａから３０Ｐａに設定されたチャンバ内で形成されたガスプラズマを用いて、２μｍ×２μｍのスキャン幅にわたって３オングストロームＲＭＳ以上の粗さを有する前記絶縁層（２）の自由表面（２０）の平滑化処理（ＳＰ）を行うステップであって、前記プラズマは、無線周波発生器ＲＦを用いて生成され、前記無線周波発生器ＲＦは、前記絶縁層（２）に０．６Ｗ／ｃｍ２から１０Ｗ／ｃｍ２のパワー密度を印加可能なパワーで作動し、前記平滑化処理の継続時間は、１０秒から２００秒の範囲内であるステップと、
前記ドナー基板（１）の内部に原子種の注入により脆化域（１０）を形成し、いわゆる「活性」層（１１）と残りの部分（１２）とを前記ドナー基板（１）内に定めるステップとを備え、
前記平滑化プラズマ処理（ＳＰ）は、前記原子種の注入前に行われることを特徴とする方法。 - 前記絶縁層（２）の前記自由表面（２０）上に、第２のいわゆる「レシーバー」基板（３）を接合させることを更に含むことを特徴とする請求項１に記載の方法。
- 前記ドナー基板（１）の前記残りの部分（１２）を前記脆化域で切り離し、前記活性層（１１）及び前記絶縁層（２）を前記レシーバー基板（３）に転写することを更に含むことを特徴とする請求項２に記載の方法。
- 前記絶縁層（２）の前記自由表面（２０）を洗浄し、
前記絶縁層（２）の前記自由表面（２０）の活性化プラズマ処理（ＡＰ）を行う、
ことを更に含むことを特徴とする請求項３に記載の方法。 - 前記絶縁層（２）の前記活性化プラズマ処理（ＡＰ）は、内部のガス圧力が約７Ｐａに設定されたチャンバ内で形成されたガスプラズマを用いて行われ、前記絶縁層（２）の前記自由表面（２０）の前記洗浄は、化学的な洗浄を含むことを特徴とする請求項４に記載の方法。
- 前記絶縁層（２）は、窒化膜、酸窒化膜、又は酸化膜であることを特徴とする請求項１乃至５のいずれか１項に記載の方法。
- 前記絶縁層（２）は、減圧化学気相成長法（ＬＰＣＶＤ）により堆積される酸化膜であることを特徴とする請求項１乃至６のいずれか１項に記載の方法。
- 前記絶縁層（２）は、テトラエチルオルトシリケートから出発する減圧化学気相成長法（ＴＥＯＳ ＬＰＣＶＤ）により得られる二酸化シリコン膜（ＳｉＯ ２ ）であり、４０Ｐａから２００Ｐａの範囲内の圧力で堆積されることを特徴とする請求項７に記載の方法。
- 前記絶縁層（２）の前記自由表面（２０）の前記平滑化処理（ＳＰ）は、３Ｐａから１３Ｐａの範囲内の前記チャンバ内部のガス圧力で行われ、前記プラズマを形成するのに用いられる前記ガスは、酸素（Ｏ ２ ）、アルゴン（Ａｒ）、窒素（Ｎ ２ ）、及びこれらのガスの混合物の中から選択され、前記平滑化処理の前記継続時間は、３０秒から１２０秒の範囲内であることを特徴とする請求項１乃至８のいずれか１項に記載の方法。
- 前記絶縁層（２）の緻密化アニーリングを行うことを含み、前記アニーリングは、７００℃から１０００℃の温度で、数分間から数時間の継続時間にわたり、酸化雰囲気中又は中性雰囲気中で行われることを特徴とする請求項１乃至９のいずれか１項に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR05/07573 | 2005-07-13 | ||
| FR0507573A FR2888663B1 (fr) | 2005-07-13 | 2005-07-13 | Procede de diminution de la rugosite d'une couche epaisse d'isolant |
| PCT/EP2006/064169 WO2007006803A1 (fr) | 2005-07-13 | 2006-07-12 | Procede de diminution de la rugosite d'une couche epaisse d'isolant |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009501440A JP2009501440A (ja) | 2009-01-15 |
| JP2009501440A5 JP2009501440A5 (ja) | 2009-02-26 |
| JP4927080B2 true JP4927080B2 (ja) | 2012-05-09 |
Family
ID=36090950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008520879A Active JP4927080B2 (ja) | 2005-07-13 | 2006-07-12 | 厚い絶縁層の粗さを減少させるための方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US7446019B2 (ja) |
| EP (1) | EP1902463B1 (ja) |
| JP (1) | JP4927080B2 (ja) |
| KR (1) | KR100958467B1 (ja) |
| CN (1) | CN100576462C (ja) |
| AT (1) | ATE524828T1 (ja) |
| FR (1) | FR2888663B1 (ja) |
| SG (1) | SG151287A1 (ja) |
| WO (1) | WO2007006803A1 (ja) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7115530B2 (en) * | 2003-12-03 | 2006-10-03 | Texas Instruments Incorporated | Top surface roughness reduction of high-k dielectric materials using plasma based processes |
| CN100474529C (zh) * | 2004-09-16 | 2009-04-01 | S.O.I.泰克绝缘体硅技术公司 | 制造二氧化硅层的方法 |
| FR2911597B1 (fr) * | 2007-01-22 | 2009-05-01 | Soitec Silicon On Insulator | Procede de formation et de controle d'interfaces rugueuses. |
| FR2911598B1 (fr) * | 2007-01-22 | 2009-04-17 | Soitec Silicon On Insulator | Procede de rugosification de surface. |
| FR2912839B1 (fr) * | 2007-02-16 | 2009-05-15 | Soitec Silicon On Insulator | Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud |
| WO2008123117A1 (en) * | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Soi substrate and method for manufacturing soi substrate |
| WO2008123116A1 (en) | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Soi substrate and method for manufacturing soi substrate |
| CN101281912B (zh) * | 2007-04-03 | 2013-01-23 | 株式会社半导体能源研究所 | Soi衬底及其制造方法以及半导体装置 |
| CN101657882B (zh) * | 2007-04-13 | 2012-05-30 | 株式会社半导体能源研究所 | 显示器件、用于制造显示器件的方法、以及soi衬底 |
| KR101440930B1 (ko) * | 2007-04-20 | 2014-09-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｓｏｉ 기판의 제작방법 |
| EP1993128A3 (en) * | 2007-05-17 | 2010-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate |
| US8513678B2 (en) | 2007-05-18 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US7763502B2 (en) * | 2007-06-22 | 2010-07-27 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device |
| FR2923079B1 (fr) * | 2007-10-26 | 2017-10-27 | S O I Tec Silicon On Insulator Tech | Substrats soi avec couche fine isolante enterree |
| CN101842910B (zh) * | 2007-11-01 | 2013-03-27 | 株式会社半导体能源研究所 | 用于制造光电转换器件的方法 |
| US8093136B2 (en) * | 2007-12-28 | 2012-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP5354900B2 (ja) * | 2007-12-28 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
| FR2926674B1 (fr) * | 2008-01-21 | 2010-03-26 | Soitec Silicon On Insulator | Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable |
| JP5503876B2 (ja) * | 2008-01-24 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
| US7858495B2 (en) * | 2008-02-04 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8119490B2 (en) * | 2008-02-04 | 2012-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP4577382B2 (ja) * | 2008-03-06 | 2010-11-10 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| EP2261954B1 (en) * | 2008-04-01 | 2020-01-22 | Shin-Etsu Chemical Co., Ltd. | Method for producing soi substrate |
| FR2931585B1 (fr) * | 2008-05-26 | 2010-09-03 | Commissariat Energie Atomique | Traitement de surface par plasma d'azote dans un procede de collage direct |
| JP5548395B2 (ja) * | 2008-06-25 | 2014-07-16 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| JP5663150B2 (ja) * | 2008-07-22 | 2015-02-04 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| US20100022070A1 (en) * | 2008-07-22 | 2010-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate |
| SG160295A1 (en) * | 2008-09-29 | 2010-04-29 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
| US8741740B2 (en) * | 2008-10-02 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP5496598B2 (ja) * | 2008-10-31 | 2014-05-21 | 信越化学工業株式会社 | シリコン薄膜転写絶縁性ウェーハの製造方法 |
| FR2942911B1 (fr) * | 2009-03-09 | 2011-05-13 | Soitec Silicon On Insulator | Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique |
| FR2951024B1 (fr) | 2009-10-01 | 2012-03-23 | St Microelectronics Sa | Procede de fabrication de resonateur baw a facteur de qualite eleve |
| FR2951023B1 (fr) | 2009-10-01 | 2012-03-09 | St Microelectronics Sa | Procede de fabrication d'oscillateurs monolithiques a resonateurs baw |
| FR2951026B1 (fr) | 2009-10-01 | 2011-12-02 | St Microelectronics Sa | Procede de fabrication de resonateurs baw sur une tranche semiconductrice |
| JP5917036B2 (ja) | 2010-08-05 | 2016-05-11 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| JP2012156495A (ja) | 2011-01-07 | 2012-08-16 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| KR101810310B1 (ko) | 2011-01-25 | 2017-12-18 | 에베 그룹 에. 탈너 게엠베하 | 웨이퍼들의 영구적 결합을 위한 방법 |
| WO2012136267A1 (de) | 2011-04-08 | 2012-10-11 | Ev Group E. Thallner Gmbh | Verfahren zum permanenten bonden von wafern |
| US8802534B2 (en) | 2011-06-14 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming SOI substrate and apparatus for forming the same |
| KR102148336B1 (ko) * | 2013-11-26 | 2020-08-27 | 삼성전자주식회사 | 표면 처리 방법, 반도체 제조 방법 및 이에 의해 제조된 반도체 장치 |
| EP3100275B1 (en) * | 2014-01-29 | 2018-08-22 | Palvannanathan Ganesan | Floating nuclear power reactor with a self-cooling containment structure and an emergency heat exchange system |
| WO2016007088A1 (en) * | 2014-07-08 | 2016-01-14 | Massachusetts Institute Of Technology | Method of manufacturing a substrate |
| FR3036200B1 (fr) * | 2015-05-13 | 2017-05-05 | Soitec Silicon On Insulator | Methode de calibration pour equipements de traitement thermique |
| CN108700817B (zh) * | 2015-12-18 | 2022-04-01 | Asml荷兰有限公司 | 制造用于极紫外线光刻的隔膜组件的方法、隔膜组件、光刻设备及器件制造方法 |
| FR3045939B1 (fr) * | 2015-12-22 | 2018-03-30 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de collage direct entre deux structures |
| JP7242631B2 (ja) * | 2017-07-24 | 2023-03-20 | アプライド マテリアルズ インコーポレイテッド | 酸化ケイ素上の超薄型アモルファスシリコン膜の連続性を向上させるための前処理手法 |
| FR3079345B1 (fr) * | 2018-03-26 | 2020-02-21 | Soitec | Procede de fabrication d'un substrat pour dispositif radiofrequence |
| JP7487659B2 (ja) | 2020-12-25 | 2024-05-21 | 株式会社Sumco | Ｓｏｉウェーハの製造方法 |
| CN114688950B (zh) * | 2022-05-31 | 2022-08-23 | 陕西建工第一建设集团有限公司 | 一种建筑施工用铝合金板平整检测装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003045996A (ja) * | 2001-07-26 | 2003-02-14 | Toshiba Corp | 半導体装置 |
| JP2003523627A (ja) * | 2000-02-16 | 2003-08-05 | ジプトロニクス・インコーポレイテッド | 低温結合方法および結合構成物 |
| JP2004259970A (ja) * | 2003-02-26 | 2004-09-16 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP2005150686A (ja) * | 2003-10-22 | 2005-06-09 | Sharp Corp | 半導体装置およびその製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489255B1 (en) * | 1995-06-05 | 2002-12-03 | International Business Machines Corporation | Low temperature/low dopant oxide glass film |
| US6051478A (en) * | 1997-12-18 | 2000-04-18 | Advanced Micro Devices, Inc. | Method of enhancing trench edge oxide quality |
| US6271101B1 (en) * | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
| US6489241B1 (en) * | 1999-09-17 | 2002-12-03 | Applied Materials, Inc. | Apparatus and method for surface finishing a silicon film |
| US7749910B2 (en) * | 2001-07-04 | 2010-07-06 | S.O.I.Tec Silicon On Insulator Technologies | Method of reducing the surface roughness of a semiconductor wafer |
| FR2827078B1 (fr) * | 2001-07-04 | 2005-02-04 | Soitec Silicon On Insulator | Procede de diminution de rugosite de surface |
| FR2835095B1 (fr) * | 2002-01-22 | 2005-03-18 | Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique | |
| US6869821B2 (en) * | 2002-12-30 | 2005-03-22 | Xerox Corporation | Method for producing organic electronic devices on deposited dielectric materials |
| DE602004020181D1 (de) * | 2003-01-07 | 2009-05-07 | Soitec Silicon On Insulator | Recycling eines wafers mit einer mehrschichtstruktur nach dem abnehmen einer dünnen schicht |
| US6723666B1 (en) * | 2003-03-06 | 2004-04-20 | Advanced Micro Devices, Inc. | Method for reducing gate oxide surface irregularities |
| US6982210B2 (en) * | 2003-07-10 | 2006-01-03 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Method for manufacturing a multilayer semiconductor structure that includes an irregular layer |
| FR2857982B1 (fr) * | 2003-07-24 | 2007-05-18 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| FR2857983B1 (fr) * | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| US20050250346A1 (en) * | 2004-05-06 | 2005-11-10 | Applied Materials, Inc. | Process and apparatus for post deposition treatment of low k dielectric materials |
| US7349140B2 (en) * | 2005-05-31 | 2008-03-25 | Miradia Inc. | Triple alignment substrate method and structure for packaging devices |
-
2005
- 2005-07-13 FR FR0507573A patent/FR2888663B1/fr not_active Expired - Fee Related
-
2006
- 2006-07-05 US US11/481,701 patent/US7446019B2/en active Active
- 2006-07-12 AT AT06777736T patent/ATE524828T1/de not_active IP Right Cessation
- 2006-07-12 JP JP2008520879A patent/JP4927080B2/ja active Active
- 2006-07-12 SG SG200901884-7A patent/SG151287A1/en unknown
- 2006-07-12 EP EP06777736A patent/EP1902463B1/fr active Active
- 2006-07-12 CN CN200680030390A patent/CN100576462C/zh active Active
- 2006-07-12 KR KR1020087001701A patent/KR100958467B1/ko active IP Right Grant
- 2006-07-12 WO PCT/EP2006/064169 patent/WO2007006803A1/fr active Application Filing
-
2008
- 2008-09-19 US US12/234,280 patent/US8183128B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003523627A (ja) * | 2000-02-16 | 2003-08-05 | ジプトロニクス・インコーポレイテッド | 低温結合方法および結合構成物 |
| JP2003045996A (ja) * | 2001-07-26 | 2003-02-14 | Toshiba Corp | 半導体装置 |
| JP2004259970A (ja) * | 2003-02-26 | 2004-09-16 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP2005150686A (ja) * | 2003-10-22 | 2005-06-09 | Sharp Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009501440A (ja) | 2009-01-15 |
| KR100958467B1 (ko) | 2010-05-17 |
| SG151287A1 (en) | 2009-04-30 |
| EP1902463A1 (fr) | 2008-03-26 |
| FR2888663A1 (fr) | 2007-01-19 |
| KR20080031747A (ko) | 2008-04-10 |
| US7446019B2 (en) | 2008-11-04 |
| US20070020947A1 (en) | 2007-01-25 |
| FR2888663B1 (fr) | 2008-04-18 |
| CN100576462C (zh) | 2009-12-30 |
| EP1902463B1 (fr) | 2011-09-14 |
| CN101243545A (zh) | 2008-08-13 |
| ATE524828T1 (de) | 2011-09-15 |
| US20090023267A1 (en) | 2009-01-22 |
| WO2007006803A1 (fr) | 2007-01-18 |
| US8183128B2 (en) | 2012-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4927080B2 (ja) | 厚い絶縁層の粗さを減少させるための方法 | |
| TWI297171B (en) | Method for fabricating a germanium on insulator (geoi) type wafer | |
| US7892951B2 (en) | SOI substrates with a fine buried insulating layer | |
| JP4722823B2 (ja) | 電気特性を向上させた複合基板の作製方法 | |
| US7776719B2 (en) | Method for manufacturing bonded wafer | |
| US20040248380A1 (en) | Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer | |
| WO2005124865A1 (ja) | 貼り合わせウェーハの製造方法 | |
| TWI492275B (zh) | The method of manufacturing the bonded substrate | |
| US8461018B2 (en) | Treatment for bonding interface stabilization | |
| TW201440116A (zh) | 複合基板之製造方法及複合基板 | |
| JP2007142229A (ja) | 貼合せ基板の製造方法及びその方法で製造された貼合せ基板 | |
| CN101009203A (zh) | 复合基材的制造方法 | |
| US8343850B2 (en) | Process for fabricating a substrate comprising a deposited buried oxide layer | |
| KR100944235B1 (ko) | 이중 플라즈마 ｕｔｂｏｘ | |
| US8389380B2 (en) | Method for making a substrate of the semiconductor on insulator type with an integrated ground plane | |
| KR20090042139A (ko) | 반도체 기판의 제조 방법 | |
| JP2009253184A (ja) | 貼り合わせ基板の製造方法 | |
| CN113557588B (zh) | 多晶金刚石自立基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120208 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4927080 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |