KR20080031747A - 두꺼운 절연층의 거칠기도 감소 방법 - Google Patents

두꺼운 절연층의 거칠기도 감소 방법 Download PDF

Info

Publication number
KR20080031747A
KR20080031747A KR1020087001701A KR20087001701A KR20080031747A KR 20080031747 A KR20080031747 A KR 20080031747A KR 1020087001701 A KR1020087001701 A KR 1020087001701A KR 20087001701 A KR20087001701 A KR 20087001701A KR 20080031747 A KR20080031747 A KR 20080031747A
Authority
KR
South Korea
Prior art keywords
plasma
insulating layer
smoothing
layer
substrate
Prior art date
Application number
KR1020087001701A
Other languages
English (en)
Other versions
KR100958467B1 (ko
Inventor
니콜라스 다발
쎄바스띠앙 케르디레
세실 올네뜨
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20080031747A publication Critical patent/KR20080031747A/ko
Application granted granted Critical
Publication of KR100958467B1 publication Critical patent/KR100958467B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Abstract

본 발명은 전자, 광전자 및 광학 분야에서 사용하기 위해, 적어도 하기 단계를 포함하는 것을 특징으로 하며,
a) 1차 소위 "도너 (donor)" 기판 (1) 상에 2 ㎛ x 2 ㎛의 스캔 폭에서 3 Å RMS 이상의 거칠기도를 갖고, 20 nm 이상의 두께를 가지는 절연층 (2)을 증착하고,
b) 상기 절연층 (2)의 자유 표면에 0.25 Pa 이상의 가스압으로 챔버 내부에서 형성된 가스 플라즈마를 이용하여 스무딩 처리를 수행하고, 이때 상기 플라즈마는 상기 절연층 (2)에 0.6 W/cm2 이상의 전력 밀도를 공급할 수 있는 전력 하에 작동되는 고주파 RF 발생기를 이용하여 형성되고, 상기 스무딩 처리는 적어도 10 초 동안 수행하고,
c) 상기 도너 기판 (1) 내부에 원소종의 임플란트에 의한 취성 영역을 형성하여 소위 "활성 (active)" 층 (11)과 잔여층 (remainder, 12)을 한정하는
순서로 수행되는 기판의 제조방법에 관한 것이다.
Figure 112008005117871-PCT00001
광전자, 기판, 플라즈마

Description

두꺼운 절연층의 거칠기도 감소 방법{METHOD FOR REDUCING ROUGHNESS OF A THICK INSULATING LAYER}
본 발명은 전자, 광전자 및 광학 분야에 적용하고자 두꺼운 절연층을 스무딩하는 단계, 즉 거칠기도를 감소시키는 단계를 포함하는 기판의 제조방법에 관한 것이다.
본 발명은 또한 상기 스무딩 방법과 결합 및 층 전이 단계를 포함하는 제조방법에 관한 것이다.
특히 본 발명은 "SOI" 및 "sSOI"형 기판의 복합재를 제조하기 위한 특별한 응용 분야에 사용된다.
상기하자면, "SOI" (Silicon On Insulator, 실리콘-온-절연체) 기판으로 알려진 기판들은 절연층, 구체적으로 실리콘 다이옥사이드가 지지 실리콘층과 표면 실리콘층 간에 삽입되는 기판을 의미한다. "sSOI" 기판에 있어, 상기 표면 실리콘층은 스트레인드 (strained Silicon On Insulator)된 것이다.
이러한 타입의 기판을 얻기 위한 방법으로는 절연층 상에 소위 "지지 (support)" 또는 "수용 (receiving)" 기판이 결합하는 단계와 층전이하는 단계를 포함한다.
본 발명의 상세한 설명에 있어, "결합 (bonding)"은 접착제의 도입없이 두 개의 면의 표면이 분자적으로 완벽히 결합함으로 이해될 수 있고, 임의 온도에서 가능하다.
상기 얻어진 결합 품질은 특히, 서로 결합된 두 층 사이에 존재하는 결합력으로 정의되는 결합 에너지로 특징 지워진다.
이러한 품질은 결합되는 표면에 적절한 처리를 도입하여 향상이 가능하다.
상기 언급되는 복합 기판에 사용되는 절연체는 특히 산화물 (oxides), 질화물 (nitrides) 또는 질산화물 (oxinitrides)이다.
이렇게 다양한 절연체를 얻기 위해 사용되는 최신 기술은 이 분야의 통상의 기술자에게 TEOS LPCVD ("테트라오르소실리케이트", "저압 화학 기상 증착")로 알려진 실리콘 다이옥사이드층을 증착하는 기술을 포함한다.
상기 기술은 원료 물질로서 테트라오르소실리케이트를 이용하여 실리콘 다이옥사이드의 막을 증착하고, 이 분야의 통상의 기술자에게 LPCVD로 알려진 저압 기상 증착 기술로 이루어진다.
이러한 방법은 얻어진 산화층의 균일도 및 밀도와 관련하여 많은 잇점이 있는데, 특히 이를 통해 형성된 실리콘 산화층이 지지되어 있는 기판의 소비를 피하고, 이는 열산화법에 의해 산화층을 형성하는 동안에 있어 흔한 경우가 아니다.
그러나 "TEOS LPCVD"를 이용하여 증착된 실리콘 다이옥사이드층의 거칠기도는 열산화층의 거칠기도 보다 더 높다. 일예로, 150 nm 두께의 TEOS 산화막의 표면 거칠기도는 1 ㎛ x 1 ㎛의 스캔폭에서 5 Å RMS 이상이고, 반면에 열산화층의 거칠기도는 동일 스캔폭에서 1.50 Å RMS의 근사치를 갖는다.
또한 다른 증착 기술로서는, 일예로 전구체로 실란 (SiH4)을 이용하는 LPCVD 증착 및 플라즈마 강화 화학기상 증착법 (PECVD)과 같은 방법이 알려져 있다. 나아가 이러한 기술의 정보는 Wolf 및 Tauber의 문헌 "Chemical Vapour deposition of amorphous and polycrystalline films", Silicon processing for the VLSI ERA, vol 1, pp 189-207, Process Technology에 나타나 있다.
그러나, 이러한 증착 기술은 절연층이 매우 높은 거칠기도를 갖게 한다.
더욱이, 상기 거칠기도는 증착층의 두께에 따라 증가한다.
결과적으로, 두꺼운 절연층 (일예로 산화물), 즉, 20 nm 두께 이상을 (SOI형 제품을 제조시 대부분의 경우) 갖는 절연층은 우수한 품질의 분자 결합에 의해 부과되는 제약으로 인해 부적합한 거칠기도를 가진 채 일반적으로 제조된다. 이러한 경우에서, 상용 명칭이 Smart Cut®으로 알려진 층전이 기술의 내용에 의거하면, 상기 거칠기도는 결합이 가능하기 위해선 거칠기도가 5 Å RMS 이하 또는 1 ㎛ x 1 ㎛의 스캔 폭에서 2 Å RMS 이하가 되어야 한다.
최신 기술로서 이미 기판을 플라즈마 처리하여 이러한 가능성을 가지고 있다.
결합되는 표면의 "플라즈마 처리"는 이 표면이 가스 플라즈마에 노출되어, 특히 진공 또는 소정 압력 하에 (결합되는 표면의 이동에 앞서 접촉되는) 수행한다.
이러한 처리는 공정이 이루어지는 챔버 내부로 주입되는 가스의 특성 및 유량 또는 압력, 및 전력 밀도와 같은 다양한 노출 인자의 조절에 의해 수행된다.
상기 효과는 이로써 처리된 기판의 표면층의 구조를 개질하는 것이다.
두 가지 타입의 처리 사이에 차이가 있는데, 이하 소위 "활성 플라즈마 (activation plasma)"로 불리는 첫번째 처리는 두 층간의 결합 에너지를 향상시키고자 하는 것이고, 이하 소위 "스무딩 플라즈마 (smoothing plasma)"라 불리는 두번째 처리는 이로써 처리된 층의 표면 거칠기도는 낮추고자 하는 것이다.
플라즈마 응용 파라미터 및 특히 에너지는 상기 두 가지 경우에 있어 차이가 있다.
D.M. Hansen 등에 개시된 문헌 "Chemical role of oxygen plasma in water bonding using borosilicate glasses", Applied Physics Letters, Volume 79, number 21, 19 November 2001 - 은 LPCVD에 의해 증착된 보로실리케이트 박막에 활성 플라즈마의 방법을 개시하고 있다.
보로실리케이트 타입 유리는 보론 트리옥사이트 (B2O3) 및 실리콘 다이옥사이드 (SiO2)의 합금이다.
상기 문헌에서 언급된 시험은 RIE (반응성 이온 에칭) 모드로 0.6 W/cm2에서 5분간 30 mTorr (1 mTorr = 1.33 x 10-1 Pa)의 내부 챔버압으로 산소 플라즈마에 의해 약 30 Å(30 nm) 두께의 보로실리케이트층의 처리를 제시하고 있다.
이때 얻어진 결과는 향상된 결합력을 나타내고, 처리된 표면의 거칠기도가 이러한 활성화 플라즈마 처리에 의해 영향을 받지 않음을 보여준다.
D. Pasquariello 등은 "Surface energy as a function of self-bias voltage in oxygen plasma wafer bonding", Sensors and Actuators 82 (2000) 239-244 의 문헌을 통해 처리된 실리콘 웨이퍼의 결합 에너지에 대한 산소 플라즈마의 동력학적 에너지의 영향에 대한 연구를 언급하고 있다.
시험을 통해 초기 거칠기도가 0.9 Å RMS 인 실리콘 웨이퍼가 1 ㎛ x 1 ㎛ 스캔폭에서 약 0.60 Å RMS의 거칠기도를 가짐을 보여준다.
상기 저자는 또한 플라즈마 이온의 동력학적 에너지가 이로써 처리된 기판의 평활도 (smoothing) 품질에는 그 어떤 영향이 없음을 결론짓고 있다.
나아가, Moriceau 등에 의한 문헌 "Interest of a short plasma treatment to achieve high quality Si - SiO 2 - Si bonded structures ", Abstract No. 1006, ECS 2003 은 SiO2 산화물에 대해 플라즈마의 스무딩 효과 (smoothing effect)를 제시하였다. 그러나 이러한 문헌은 단지 낮은 초기 거칠기도 (2.3 Å RMS, 0.5 ㎛ x 0.5 ㎛에서 20 ㎛ x 20 ㎛, 스캔)를 가진 산화물에 국한된다. 상기 문헌은 상기 산화물을 지지하는 기판 내 Smart Cut® 타입 임플란트에 의한 취성 영역의 형성 가능성에 대해선 언급하지 않고 있으며, 그 결과로 지속적인 층 전이 동안 관찰되는 스무딩 플라즈마의 잠재적으로 유익한 효과에 대해서 기재하고 있지 않다.
마지막으로, US-2004/0124416는 플라즈마 처리를 사용하여 유전체 층의 거칠 기도를 감소시키는 방법을 언급하고 있다.
그러나 상기 특허는 스무딩 플라즈마 처리와 후속으로 층 전이를 수행하는 결합 공정 간 원소종의 임플란트 처리를 위한 Smart Cut® 타입의 처리 가능성에 대해선 언급하고 있지 않다. 상기 전이된 층 상에서 관찰되는 다수의 디펙트의 감소에 대한 유익한 효과를 전적으로 파악하고 있지 않다.
이에 반해, 본 발명의 목적은 일차 기판 상의 산화 공정이 불필요하거나 상기 산화 공정으로 형성될 수 없고, 초기 거칠기도가 높은 두꺼운 절연층의 거칠기도를 상당히 감소시키는 것이다.
이를 설명할 목적으로, "거친(ROUGH)" 층은 2 ㎛ x 2 ㎛의 주사면에서 거칠기도가 3 Å RMS 동등 또는 그 이상이고, 바람직하기로 3 내지 20 Å RMS인 층을 의미한다.
본 발명의 다른 목적은 원소종의 임플란트에 의해 얻어진 취성 영역을 포함하고, 거칠기도가 높은 두꺼운 절연층으로 덮이는 중간체 기판의 제조방법을 제공하는 것이며, 이러한 중간체 기판은 후속의 결합 및 층 전이 방법을 사용하여 이송된 층 내 디펙트가 거의 없거나 전혀 없는 기판을 얻도록 한다.
이를 달성하기 위해, 본 발명은 전자, 광전자 및 광학 분야에서 사용하기 위한 기판의 제조방법에 관한 것으로, 적어도 하기 단계를 포함하는 것을 특징으로 하며,
a) 1차 소위 "도너 (donor)" 기판 상에 2 ㎛ x 2 ㎛의 스캔 폭에서 3 Å RMS 이상의 거칠기도를 갖고, 20 nm 이상의 두께를 가지는 절연층을 증착하고,
b) 상기 절연층의 자유 표면에 0.25 Pa 이상의 가스압으로 챔버 내부에서 형성된 가스 플라즈마를 이용하여 스무딩 처리를 수행하고, 이때 상기 플라즈마는 상기 절연층에 0.6 W/cm2 이상의 전력 밀도를 공급할 수 있는 전력 하에 작동되는 고주파 RF 발생기를 이용하여 형성되고, 상기 스무딩 처리는 적어도 10초 동안 수행하고,
c) 상기 도너 기판 내부에 원소종의 임플란트에 의한 취성 영역을 형성하여 소위 "활성층 (active layer)"과 잔여층 (remainder)을 한정하는
순서로 수행된다.
본 발명의 다른 잇점 및 비제한적인 특징에 따르면,
- 상기 방법은 단계 c) 이후 하기 언급되는 방법을 포함한다:
d) 상기 절연층의 자유 표면상에 "수용(receiver) 기판"으로 불리는 2차 기판의 분자 결합을 수행하고,
e) 상기 잔여층을 제거한다.
- 상기 방법은 단계 a)에서 증착된 절연층의 치밀화 어닐링 단계를 포함하고, 이러한 어닐링은 700 내지 1000 ℃의 온도에서 수 분에서 수 시간 동안 산화 또는 중성 분위기 하에서 수행한다.
- 상기 치밀화 어닐링 처리는 스무딩 플라즈마 단계 b) 후에, 원소종 임플란트 단계 c) 전에 수행한다.
- 상기 스무딩 플라즈마 처리는 0.6 내지 10 W/cm2의 전력 밀도, 0.25 내지 30 Pa의 챔버 내 가스압 및 10 내지 200 초 동안 처리를 수행한다.
- 상기 챔버 내 가스압은 3 내지 13 Pa이고, 바람직하기로 7 Pa 정도이다.
- 상기 스무딩 플라즈마 처리 단계 b)의 시간은 약 30 내지 120 초이다.
- 상기 스무딩 플라즈마의 형성을 위해 사용되는 가스는 산소 (O2), 아르곤 (Ar), 질소(N2) 또는 이들의 혼합 가스 중에서 선택된다.
- 상기 스무딩 플라즈마 (SP)의 형성을 위해 사용되는 가스는 처리되는 절연층을 형성하는 원소와 적어도 하나가 동일한 것을 포함하는 원소종에서 선택된다.
- 단계 c)와 d)사이에, 상기 절연층의 활성 플라즈마 처리는 약 7 Pa의 가스압으로 된 챔버 내부에서 가스 플라즈마를 이용하여 수행하고, 이러한 플라즈마는 상기 절연층에 0.2 W/cm2 보다 높은 전력 밀도를 적용하는 전력에서 작동되는 고주파 RF 발생기를 이용하여 형성된 것으로, 이러한 스무딩 처리 기간은 적어도 5초가 된다.
- 상기 활성 플라즈마 처리는 0.2 내지 3 W/cm2의 전력 밀도에서 5 내지 60 초 동안의 처리 기간으로 수행한다.
- 상기 절연층의 두께는 200 nm와 동일하거나 그 이상이다.
- 상기 절연체는 저압 기상 화학 증착 기술 LPCVD에 의해 얻어진다.
- 상기 절연체는 산화물이다.
- 상기 산화물은 테트라오르소실리케이트를 출발물질로 저압 기상 증착 기술 (TEOS LPCVD)에 의해 얻어진 실리콘 다이옥사이드이다.
- 상기 실리콘 다이옥사이드 (SiO2)는 40 내지 200 Pa의 압력 하에 증착된다.
- 상기 절연체는 질화물 또는 질산화물이다.
- 상기 활성층은 실리콘을 포함한다.
- 상기 활성층은 스트레인드 (strained) 실리콘을 포함한다.
본 발명의 다른 특성 및 잇점은 이하 첨부된 도면을 언급하여 상세한 설명에 의해 명확해지며, 이러한 가능한 구현예는 하나의 가능한 예시일 뿐 본 발명이 한정되지는 않는다.
이러한 도면은 하기와 같다:
- 도 1A 내지 1F는 본 발명에 따른 제1 구현예에 따른 다른 일련의 단계를 설명하는 다이아그램이다;
- 도 2A 내지 2F는 본 발명에 따른 제2 구현예에 따른 다른 일련의 단계를 설명하는 다이아그램이다;
- 도 3은 본 발명에 따른 플라즈마 처리 후 서로 다른 시간 동안 인가되는 전압의 함수로서 실리콘 다이옥사이드층의 말단부의 거칠기도 R을 보여주는 그래프 이다;
- 도 4는 본 발명에 따른 플라즈마 처리 후 서로 다른 플라즈마 전압 범위 하에 시간의 함수로서 실리콘 다이옥사이드층의 말단부의 거칠기도 R을 보여주는 그래프이다;
- 도 5 및 도 6은 도 3 및 도 4와 유사하게 실리콘 다이옥사이드층의 중심에서 얻어진 측정치의 그래프이다.
- 도 7은 본 발명에 따른 스무딩 플라즈마 처리 전과 후의 다른 타입의 디펙트 수 n을 보여주는 그래프이다.
- 도 8 및 도 9는 결합 시간 내 결합 파장의 수 NO의 함수로서 초로 표시되는 결합 파장 기간 t를 보여주는 그래프로, 이때 절연층 (SiO2)은 스무딩 플라즈마 처리에 의해 상대적으로 영향을 받거나 받지 않음을 보여준다.
- 도 10은 본 발명에 따른 방법으로 최종 처리된 후, 또는 비교예의 방법으로 처리된 후 얻어지는 기판 상에서 관찰된 서로 다른 타입의 디펙트 수를 보여주는 그래프이다.
도 1을 참조하면, 상기 도면은 본 발명에 따른 제1 구현예의 서로 다른 단계를 보여준다.
도 1A 및 1B는 상대적으로 두꺼운 절연층 2의 증착으로 덮이기 전과 후 도너 기판 1을 각각 보여준다. 상기 절연층 2이 증착된 반대편의 도너 기판 1의 면을 " 후면 (back face)"이라 하고 부호 13으로 표시된다.
상기 도너 기판 1은 단일층 또는 다층이 가능하다. 이는 일예로 실리콘과 같은 반도체 재질로 일반적으로 제조된다.
또한 상기 도너 기판 1은 스트레인드 실리콘과 같은 스트레인드 재질을 포함한다. 후자의 경우에 있어, 상기 기판은 일반적으로 다층이고, 이에 상기 스트레인드 재질층은 지지 재료층 상에 에피택시에 의해 얻어진다.
일예로, 상기 절연층 2은 질화물 또는 질산화물층이고, 바람직하기로 산화물층이다.
상기 절연층은 그 두께가 20 nm 또는 그 이상이고, 바람직하기로는 200 nm 또는 그 이상이다. 이의 거칠기도는 2 ㎛ x 2 ㎛ 스캔폭에서 3 Å RMS 또는 그 이상을 가진다.
본 발명에 따르면, 다음 단계는 이하 설명되는 방법을 사용하는 스무딩 플라즈마 단계이다. 이는 도 1 C에 나타내 있다. SP는 "스무딩 플라즈마"의 용어를 의미한다.
마지막으로, 도 1D에 나타낸 바와 같이 원소종 임플란트 단계를 수행한다.
상기 임플란트 단계는 도너 기판 1의 내부에 취성 영역 (embrittlement zone) 10을 형성하는 수단을 제공하고, 기판의 잔여층 12으로부터 상부 박막 11을 한정짓는다.
상기 "박막 (thin layer)"의 용어는 수십 또는 수백 나노미터 두께의 층을 의미한다.
"Silicone on Insulator" ; Materials to VLSI, 2nd Edition (Jean-Pierre Colinge) 서적 또는 "Smart cut" 타입 방법 (상표 등록된)에 관련된 문헌에 이러한 임플란트 방법이 일반적으로 기술되어 있다.
본 발명에 따르면, 도 1 B, 1C 및 1D에 각각 보여주는 이미 언급된 3가지 단계, 즉, 절연층 증착, 스무딩 플라즈마 SP 처리, 및 원소종 임플란트 단계는 반드시 순차적으로 수행한다. 그러나, 이후 언급되는 바에 따라, 이러한 3가지 단계 사이에 상보적인 단계들이 삽입될 수 있다.
임플란트 단계의 마지막에서, "중간 기판 (intermediate substrate)"이라고 일컫는 기판 4은 전자, 광전자 및 광학 분야에 사용 가능한 결합 및 층전이 방법의 사용으로 얻어진다.
이러한 단계는 도 1E 및 1F을 통해 기술된다.
도 1E에 따르면, 상기 방법은 수용 기판 3과 중간 기판 4의 절연체층 2의 자유 표면 20과의 결합에 의해 진행된다.
상기 수용 기판 3은 반도체 재료로 제조된다.
후속 단계는 도너 기판 1의 취성 영역 10을 따라 잔여층 12을 제거한다.
이에 최종 복합 기판 5은 도 1F에 나타낸 바와 같이 얻어지고, 이때 절연층 2은 반도체 재료 3 및 11의 두 층 사이에 삽입된다.
도면으로 표시하지 않았어도, 상기 수용 기판 3은 다층이 가능하다.
도 2는 이전 공정의 다양한 구현예를 보여준다. 각각의 요소는 동일한 숫자 로 표시된다.
이러한 다양한 구현예는 두 개의 추가적인 단계, 하나는 도 2D에 나타낸 바의 치밀화 열처리와, 도 2F로 표시되는 활성 플라즈마 처리를 포함하여 이전의 구현예와 구별된다.
상기 공정에서 다른 공정은 도 1에서 언급한 바와 동일하고 동일한 숫자부호를 갖는다.
상기 기판 1 상에 증착되는 절연층 2의 치밀화 어닐링 단계는 선택적이나 권고될 만하다.
이러한 고밀화 어닐링 단계는 원소종 임플란트 단계 전에 수행한다.
또한 스무딩 플라즈마 (SP) 단계 이후 수행하는 것이 바람직하다. 그러나 도면에 나타내지 않더라도, 상기 절연층 증착 후 스무딩 플라즈마 단계 전에 수행한다.
상기 활성화 플라즈마 (AP) 처리는 선택적이다. 이러한 공정은 스무딩 플라즈마 (SP) 처리를 수행한 면에 수행하고, 달리 말하면 도 2F에서 보여지는 바의 면 20 상에 수행한다. 또한, 상기 면 20과 결합될 수 있는 기판 3의 면 30 상에 수행한다. 더불어 두 개의 면 20, 30에 수행하기도 한다.
기준 AP는 활성화 플라즈마 처리로 언급되는 활성화 플라즈마를 나타낸다.
마지막으로, 도면에 표시하지 않더라도 전 및/또는 후활성화 플라즈마 (AP) 세척 처리가 상기 언급된 방법 이후에 수행이 가능하고, 이는 이후 원소종 임플란트 후, 활성화 플라즈마 이전 또는 활성화 플라즈마 이후 및 수용 기판 3과의 결합 전에 수행한다.
본 명세서를 통해 상기 언급된 다른 방법을 더욱 상세히 설명한다.
절연층 증착 방법:
절연층 2은 증착, 바람직하기로 기상 화학 증착, 더욱 바람직하기로 LPCVD로 알려진 저압 기상 화학 증착법에 의해 도너 기판 1 상에 형성된다.
또한 PECVD로 알려진 플라즈마 강화 기상 증착법과 같은 다른 기술이 사용 가능하다. 이러한 기술에 대한 자세한 정보는 상기 언급된 Wolff 및 Tauber에 의한 문헌에 나와 있다.
상기 언급된 단계는 화학 기상 증착을 위한 반응기를 이용하여 수행가능하다. 이는 기판이 수용되는 챔버 내부의 처리를 포함한다. 이어 상기 챔버 내부로 서로 다른 화학 반응 물질을 고온 고압의 가스를 흘려보내며, 다른 가스 종 성분간 화학 반응 이후 절연층 2이 형성되도록 한다.
본 발명에 있어 목적으로 하는 적용 분야의 하나는 SOI형 기판을 제조함을 포함한다.
이 경우, 실리콘 다이옥사이드의 다른 바람직한 구현예는 하기 반응식에 나타낸 바와 같이, 테트라오르소실리케이트 (TEOS)를 이용하여 상기 언급된 TEOS LPCVD로 증착이 이루어진다:
Si(OC2H5)4 (가스) - > SiO2 (고상) + 2C2H4 (가스상) + 2CH3CH20H (가스상)
LPCVD 반응 챔버 내 압력은 300 mTorr 내지 1.5 Torr (즉 40 내지 200 Pa), 바람직하기로 750 mTorr 근처 (즉, 100 Pa 근처)이다.
상기 실리콘 다이옥사이드의 두께는 적어도 20 nm가 되도록 조절하고, 즉, 200 nm 또는 그 이상에서 최대 수 마이크론까지 조절한다.
치밀화 어닐링:
상기 공정은 700 내지 1000 ℃사이의 온도에서 수 분에서 수 시간 동안 산소 또는 중성 분위기 하에 열처리를 수행하는 것이다.
이의 목적은 절연층을 밀집시키고, 탄소성 종을 제거하기 위함이다.
스무딩 처리 또는 활성화 플라즈마 처리를 수행하기 위한 유닛 조합:
상기 처리는 압력 및 가스상 분위기의 조성물이 제어될 수 있는 플라즈마 챔버 내부가 구비된 유닛을 이용하여 수행한다. 이러한 유닛은 여러 타입이 존재한다.
이에, 본 발명에서는 "RIE (reactive ion ethcing)"로 알려진 반응성 이온 에칭을 이용해 수행이 가능하다. 상기 유닛은 용량 커플링을 통해 공급되는 단일 RF (고주파) 발생기와 챔버 내 위치한 전극을 구비하고, 이는 활성화 및/또는 스무딩화되는 절연체 2로 둘러싼 기판 1을 지지한다.
이러한 단일 RF 발생기는 플라즈마 (일예로, 종을 활성화시키는)를 발생시킬 수 있다.
본 명세서에서 사용되는 "전력 (power)"의 용어는 활성화 파라미터의 하나로, 보다 상세하게는 발생기의 전력과 관련한다.
이러한 발생기의 전력 제어는 플라즈마를 활성화시키고, 활성화된 절연층 2 의 표면에 가해지는 플라즈마 이온의 동력학적 에너지를 조절한다.
또한 상기 플라즈마 챔버는 활성화된 기판과 연결되지 않는 2차 전극을 포함한다. 이러한 2차 전극은 접지된다.
다른 변형으로는, 상기 언급된 것과 유사한 유닛을 가진 장치를 또한 추가할 수 있으며, 이때 2차 전극은 2차 RF 발생기와 연결한다.
이러한 경우에 있어, 2차 RF 발생기 (전극과 접촉하여 처리되는 절연층과 접촉하지 않는)는 플라즈마를 발생 및 유지시킨다. 상기 2차 발생기는 이어 플라즈마의 밀도를 조절하도록 설정된다. 1차 발생기의 전력 제어는 처리되는 층의 표면에 가해지는 플라즈마 이온의 동력학적 에너지를 제어할 뿐이다.
스무딩 플라즈마 인자:
상기 플라즈마의 RF 전력은 높다. 이는 직경 200 mm의 기판에 대해 200 W 내지 3000 W로, 적어도 0.6　W/cm2의 전력 밀도, 바람직하기로 0.6　W/cm2 내지 10　W/cm2의 전력 밀도를 가진다. 본 발명은 플라즈마 처리를 위해 RF 전력을 높으면 높일수록 절연층의 거칠기도가 감소함을 보여준다.
나아가, 상기 플라즈마 처리의 기간은 좋기로 적어도 10 초, 바람직하기로 10 내지 200 초, 대체로 30 내지 60 초이다. 본 발명은 또한 플라즈마 처리 기간이 길면 길수록 절연층의 표면이 더욱 평활해짐을 보여준다.
상기 플라즈마를 형성하기 위해 사용된 가스는 산소, 질소, 또는 아르곤, 또는 이들 가스상의 혼합물이다 (Ar　+　O2; Ar　+　N2; O2　+　N2; Ar　+　O2　+　N2). 또한, 상 기 스무딩 처리는 두 단계, 즉, 일예로 높은 전력에서 아르곤 플라즈마로 60 초, 보다 양호한 (mild) 전력에서 산소 플라즈마로 30 초 동안 수행한다.
바람직하기로, 상기 스무딩 플라즈마 처리는 처리되는 절연층을 형성하기 위한 적어도 하나의 원소와 동일 성질의 가스 원소로 수행한다. 일예로, 실리콘 다이옥사이드층을 평활화하기 위해선 산소 플라즈마 스무딩 처리를, 실리콘 질화물층을 평활화하기 위해선 질소 플라즈마를 처리한다.
이에 이러한 타입의 플라즈마 처리 동안 처리되는 재료의 화학양론 및 화학특성을 변형하지 않는 것이 바람직하다.
특히 사용되는 압력 수치는 2　mTorr 이상, 바람직하기로 22　mTorr 내지 200 mTorr, 더욱 바람직하기로 20　mTorr 내지 100　mTorr, 더더욱 바람직하기로 50 mTorr 부근 (일예로. 0.25　Pa 이상, 바람직하기로 0.25　Pa 내지 30　Pa, 더욱 바람직하기로 3　Pa 내지 13　Pa, 더더욱 바람직하기로 7　Pa 부근)이다.
상기 스무딩 플라즈마 처리는 고에너지 하에 특히 장시간 동안 수행하는 반면에, 상보적으로 얻어지는 강한 결합은 불필요하므로 이러한 상황은 초기 거칠기도를 배제할 수 없으며, 특히 상기 언급되는 2 단계로 수행하는 스무딩의 경우 임플란트되는 면의 선택은 방법상 파라미터들이 스무딩 및 활성화 모두에 영향을 주도록 채택되어야 한다.
또한 상기 스무딩 플라즈마 처리는 또한 초기 표면이 말단에서 더욱 거친 경우 (또는, 상대적으로 중심부에서) 웨이퍼 말단 (또는, 상대적으로 중심부에서)에서 점차 강해져 균일한 최종 거칠기도를 얻을 수 있다. 이 분야의 기술자는 플라 즈마의 균일성 (압력, 중심/말단 전력 밀도의 차이, 중심 및 말단에서의 다른 유동속도 등)을 변화시키기 위해 이러한 타입의 다른 보정 (중심/말단)을 수행하는데 요구되는 파라미터가 고려될 수 있다.
전- 및/또는 후-활성화 플라즈마 세척:
활성화된 표면의 딥 클린징 (세척)은 다른 오염 물질을 피하기 위해, 일예로 "RCA"로 알려진 화학적 처리를 이용하여 수행이 가능하다.
"RCA" 처리는 하기를 포함하여 일련의 과정으로 표면 처리를 포함한다:
- SC1 (표준세척 1)로 알려진 용액의 1차 저장조로, 이는 암모늄 하이드록사이드(NH4OH), 과산화수소(H2O2) 및 탈이온수의 혼합물을 포함한다;
- SC2 (표준세척 2)로 알려진 용액의 2차 저장조로, 이는 염산(HCl), 과산화수소(H2O2) 및 탈이온수의 혼합물을 포함한다.
활성화 플라즈마 파라미터:
본 공정은 스무딩 플라즈마 보다 낮은 전력, 바람직하기로 0.2 W/cm2 내지 3 W/cm2과 동등한 RF 전력 밀도, 바람직하기로 약 0.6 W/cm2의 전력 밀도에서 수행하여, 나아가 수용 기판의 결합력을 증가시킨다.
바람직하기로, 상기 사용되는 처리 기간은 5 내지 60 초이고, 챔버 내부의 가스압은 약 7 Pa (50 mTorr)이다.
여러 가지 다른 시험을 통해 본 발명에 따른 방법의 효용성의 입증을 수행하 였다:
시험 1:
본 시험은 여러 개의 기판상에 다른 스무딩 플라즈마 (SP) 처리 파라미터를 변화시켜 수행하여, 처리된 절연층의 중심 및 말단에서의 거칠기도를 연구하였다.
본 시험은 절연층을 TEOS LPCVD 증착으로 얻어진 실리콘 다이옥사이드로 이루어지도록 하였다. SiO2 절연층의 두께는 145 nm이고 스무딩 플라즈마 처리 전의 거칠기도는 2 ㎛ x 2 ㎛의 스캔폭에서 4 내지 4.5 Å RMS 를 가진다.
플라즈마 전력은 250, 600 및 1000 W로 각각 10, 30 및 60 초로 사용하였다. 200 mm 직경의 웨이퍼에 산소 플라즈마를 수행하여 하기 표에 결과를 나타내었다.
사용 전력 처리 기간 측정 위치 2 X 2 ㎛2
RMS [Å]
250 W 10 초 중심부 3.64
말단 3.77
30 초 중심부 3.53
말단 3.29
60 초 중심부 3.07
말단 3.04
600W 10 초 중심부 3.64
말단 3.66
30 초 중심부 2.62
말단 2.89
60 초 중심부 2.37
말단 2.39
1000W 10 초 중심부 3.29
말단 3.63
30 초 중심부 2.43
말단 2.55
60 초 중심부 2.07
말단 2.07
상기 거칠기도의 수치는 스캔폭 2 ㎛ x 2 ㎛에 대해 Å RMS로 표시된다.
이러한 결과는 도 3 내지 6의 그래프에 나타낸 바와 같다.
또한 이러한 결과는 도 3 내지 6에서 보여준다.
이들 그래프에서는 초기에 거칠기도의 향상을 나타내며, 이러한 향상은 높은 전력의 스무딩 플라즈마 (적어도 600 W, 또는 바람직하기로 1000 W) 및 장기간의 사용에 의해 강화된다.
이러한 플라즈마 처리의 말기에서, 본 발명은 또한 우수한 균일도를 가지는 실리콘 다이옥사이드를 관찰할 수 있다.
거칠기도의 감소는 실질적으로, 저온에서 일어나며 후속의 화학-기계적 연마 단계가 불필요해진다.
이러한 이유로 인해, 상기 처리된 절연층은 수용 기판 상에 높은 고품질의 결합을 이루고, 결과적으로 이탈에 의한 층전이 또한 고품질을 갖고, 블리스터 (blister), 제외 영역 (exclusion zone) ("고리"), 피팅 (pitting) 또는 비전이 영역의 형성과 같은 문제를 피하게 된다.
시험 2:
다른 보완 시험으로 박막 스트레인드 실리콘층과 실리콘 지지체 사이에 삽입된 스무딩된 TEOS 산화층을 포함하는 스트레인드 실리콘-온 절연체(sSOI) 상에 수행하였다. 이 경우, 스무딩 전력은 200 mm 직경 웨이퍼 상에 1000 W에서 60 초 동안, 전력 밀도가 3 W/cm2이 되도록 하였다. 스무딩 동안 가스 압은 50 mTorr (약 7 Pa)이었다.
얻어진 결과는 하기 표에 나타낸 바와 같다.
치밀화 처리 상태 측정 위치 2 X 2 ㎛2 RMS [Å]
처리 안함 대조군 중심부 4.94
말단 5.23
1000W에서 60 초동안 스무딩 플라즈마 처리 중심부 2.29
말단 2.33
처리함 임플란트 대조군 중심부 5.37
말단 6.3
1000W에서 60 초동안 스무딩 플라즈마 처리 후 임플란트 중심부 2.36
말단 -
게다가, 비교시험으로 상기 언급한 sSOI 타입 기판 상에 수행하고, 박막 스트레인트 실리콘층 11의 전이 이후에 이러한 기판의 일부를 제조 과정 중 상기 언급되는 스무딩 플라즈마 처리를 수행하였고, 다른 기판은 수행하지 않았다.
얻어진 결과는 도 7에 나타낸 바와 같고, 이때 디펙트의 수인 N으로 표시되고, 0 및 1은 각각 스무딩 플라즈마 미처리 및 처리를 보여준다.
a 내지 f의 부호는 하기의 의미를 갖는다:
a: 크게 비전이된 영역 (직경 1.5 mm 이상)
b: 작게 비전이된 영역 (직경 0.5 내지 1.5 mm)
c: 미세 비전이된 영역 (직경 0.5 mm 이하)
d: 블리스터
e: 미세 블리스터
f: 피팅(pitting) (웨이퍼 말단에서의 비전이 영역).
이에, 본 발명에 따른 스무딩 플라즈마로 인해 웨이퍼당 디펙트의 수는 약 100 에서 10 내지 그 이하로 감소하였다.
시험 3:
다른 시험으로 결합 시간에 따른 스무딩 플라즈마의 효과를 알아보기 위해 수행하였다.
측정은 결합 시간, 달리 말하면 LPCVD 및 TEOS에 의해 얻어진 실리콘 다이옥사이드층으로 덮인 실리콘으로 이루어진 기판과, 또한 실리콘으로 이루어진 수용 기판 사이 결합 파장의 기간을 측정하여 이루어진다.
본 실험은 200 mm 직경의 기판의 다른 배치를 이용하여 수행하였고, 산화물은 2 ㎛ x 2 ㎛의 스캔폭에서 3 내지 6 Å RMS의 다른 표면 거칠기도를 갖는다. 이러한 산화물은 1000 W 내지 1500 W, 즉 200 mm 직경에서 전력 밀도 3.2 내지 4.7 W/cm2 사이로 60 내지 120 초 동안 기간을 변화시켜 스무딩 플라즈마 처리를 수행하였다.
챔버 내 가스압은 50 mTorr (약 7Pa)이었다.
도 8은 스무딩 플라즈마를 수행하지 않은 산화물에 대한 결과를 보여준다. 이는 상기 결합 시간에 따른 결합 파장의 수 No의 함수로, 초로 표시되는 결합 파장의 시간 t로 나타낸다.
도 9는 본 발명에 따라 스무딩 플라즈마 처리를 수행하여 얻어진 산화물에 대한 결과를 보여준다.
스무딩 플라즈마 처리를 하지 않은 경우, 결합 파장의 평균 시간 또는 결합 시간은 47.7초 (표준편차 33초)이고, 반면에 스무딩 플라즈마 처리의 경우 결합 시간은 8.6초 (표준편차 0.5초)로 감소됨이 관찰된다.
따라서, 스무딩 플라즈마 처리는 결합 시간의 감소와, 그 결과로 보다 균일하고 재현성이 있는 결합을 이룰 수 있는 결합력의 증가 효과를 가진다.
시험 4:
시험된 기판은 200 mm 직경의 sSOI 웨이퍼이다. 이들은 1650 Å(165 nm)(1600 내지 1700 Å, 160 내지 170 nm) 두께의 실리콘 산화층이 TEOS LPCVD에 의해 증착되어 강한 표면 위상을 가진 스트레인드 실리콘층을 포함하는 도너 기판으로 이루어진다.
위상 (topology) 개념 및 거칠기도의 개념 간에는 차이가 있다. 거칠기도는 미시적인 스케일로 평가된다. 이와 달리, 위상 개념은 거시적인 스케일로 평가되며, 약 1 cm2의 영역에서 표면의 가장 높은 피크과 가장 낮은 피크(피크에서 밸리까지, "peak to vally") 간 차이를 의미한다.
도너 기판의 강한 스트레인드 실리콘 위상은 그 위에 증착된 절연층의 위상에 의해 영향을 받는다.
실리콘 산화물의 초기 거칠기도는 2 ㎛ x 2 ㎛ 주사폭에서 4 내지 6 Å RMS이었다.
하기 설명되는 서로 다른 처리는 이러한 도너 기판의 다른 군에 적용되며, 이어 실리콘 수용 기판은 이들 각각의 산화물층 상에 적용되고, 스트레인드 실리콘 층은 도너 기판으로부터 수용 기판으로 전이되어 최종 기판을 형성한다.
시험 A 시험 B 시험 C 시험 D 시험 E
표준 스무딩 마일드 스무딩 산화물 치밀화 산화물 치밀화 산화물 치밀화
산화물 치밀화 산화물 치밀화 표준 스무딩 원소종 임플란트 원소종 임플란트
원소종 임플란트 원소종 임플란트 원소종 임플란트 마일드 스무딩 마일드 스무딩
수용 기판의 활성화 플라즈마 (AP) 수용 기판의 활성화 플라즈마 (AP) 수용 기판의 활성화 플라즈마 (AP) 수용 기판의 활성화 플라즈마 (AP) 수용 기판의 활성화 플라즈마 없음
표준 스무딩은 50 mT (즉, 7 Pa)의 가스압인 챔버 내에서 산소 플라즈마를 이용하여 얻어진다. 이러한 플라즈마는 고주파 RF 발생기를 이용하여 형성하고, 3 W/cm2의 전력 밀도로 60 초 처리 기간으로 수행한다. 산소 유량은 75 sccm이었다.
마일드 스무딩은 150 mT (즉, 20 Pa)의 가스압인 챔버 내에서 산소 플라즈마를 이용하여 얻어진다. 이러한 플라즈마는 고주파 RF 발생기를 이용하여 형성하고 1.5 W/ cm2의 전력 밀도로 60 초 처리 기간으로 수행한다. 산소 유량은 200 sccm이었다.
어닐링에 의한 산화물의 치밀화는 약 850 ℃에서 2시간 동안 열처리를 이용하여 수행하였다.
원소종은 약 30 keV의 이온, 즉 6 x 1016 H +/cm2의 도즈량으로 주입하여 임플란트되었다.
수용 기판의 활성화 플라즈마 (AP)는 50 mTorr (약 7 Pa)의 압력 하에 250 W의 전력으로 75 sccm (standard cubic centimetre)의 산소 유량하에 10 초간 수행하였다.
상기 층을 전이시켜 얻어진 결과는 도 10에 나타낸 바와 같다.
상기 도면은 디펙트의 수가 동일한 시험의 다른 기판에 대해 다른 카테고리로 관찰됨을 보여준다.
도면에 나타낸 범례는 하기와 같다:
+ : μNT (미세 비전이된 영역; 크기 < 0.5 mm)
●: gZNT (거대 비전이된 영역; 크기 > 0.5 mm)
■: pZNT (소형 비전이된 영역; 0.5 mm < 크기 < 1.5 mm)
x: 스크래치 (무시 가능함).
처음 결과에서 보여지는 바와 같이, 특히 시험 A에서 C를 보면, 적용된 플라즈마 처리 (표준 또는 마일드)와 무관하고, 치밀화 전후에 적용하는 것과 무관하게 스무딩 플라즈마를 원소종 임플란트 전에 수행하는 경우 적을 디펙트의 작은 숫자와 관련한 좋은 결과를 얻을 수 있다.
시험 D 및 E를 보면, 스무딩 처리는 원소종 이식 이후 수행하고, 이로써 얻어진 결과는 두드러지게 좋지 않음이 관찰된다.
나아가 시험 D와 E를 비교하면, 수용 기판의 활성화 플라즈마 (AP)는 탈착 이후 관찰된 디펙트의 수를 감소시킨다.
이는 스무딩 플라즈마 처리 후 수행된 다른 일련의 처리로 인해, 스트레인드 Si 타입의 도너 기판의 임플란트 전에 수행된 스무딩으로부터 간접적으로 얻어진 활성화가 감소 또는 제거됨에 의거한다.
이렇게 수행된 다른 시험들은 본 발명의 잇점을 보여준다.
스무딩 플라즈마 (SP) 처리의 효과는 두꺼운 절연층의 거칠기도를 감소시키고, 후속의 Smart Cut® 타입 임플란트에 의한 수행은, 다른 관점에서 절연층 상에 있는 화학적 활성 효과를 제거할 수 있다.
본 발명에 따른 방법은 또한, 특히 높은 거칠기 ("peak to vally") 수치를 가진 강한 위상의 기판에 적합하고, 이러한 기판의 거칠기도가 또한 상기 방법에 의해 감소됨을 보여준다.
더욱이 이러한 타입의 기판에 있어, 상기 기판이 활성화된 경우, 강한 위상 영역이 일반적으로 말단 영역에 위치하고, 이들은 층 전이 과정 중 디펙트에 위치한다. 따라서, 본 발명에 따른 방법에 있어 연속적인 활성화를 방지하는 단계의 변화가 매우 바람직하다.

Claims (20)

  1. 전자, 광전자 및 광학 분야에서 사용하기 위해, 적어도 하기 단계를 포함하는 것을 특징으로 하며,
    a) 1차 소위 "도너 (donor)" 기판 (1) 상에 2 ㎛ x 2 ㎛의 스캔 폭에서 3 Å RMS 이상의 거칠기도를 갖고, 20 nm 이상의 두께를 가지는 절연층 (2)을 증착하고,
    b) 상기 절연층 (2)의 자유 표면에 0.25 Pa 이상의 가스압으로 챔버 내부에서 형성된 가스 플라즈마를 이용하여 스무딩 처리를 수행하고, 이때 상기 플라즈마는 상기 절연층 (2)에 0.6 W/cm2 이상의 전력 밀도를 공급할 수 있는 전력 하에 작동되는 고주파 RF 발생기를 이용하여 형성되고, 상기 스무딩 처리는 적어도 10 초 동안 수행하고,
    c) 상기 도너 기판 (1) 내부에 원소종의 임플란트에 의한 취성 영역을 형성하여 소위 "활성 (active)" 층 (11)과 잔여층 (remainder, 12)을 한정하는
    순서로 수행되는 기판의 제조방법.
  2. 제1항에 있어서, 단계 c) 이후에
    d) 상기 절연층 (2)의 자유 표면 (20) 상에 소위 "수용 (receiver)"층의 2차 기판 (3)의 분자 결합,
    e) 상기 잔여층 (12)의 제거 단계를 수행하는 것을 특징으로 하는 방법.
  3. 제1항 또는 제2항에 있어서, 단계 a)의 절연층 (2)의 치밀화 어닐링 단계를 포함하고, 상기 어닐링은 700 내지 1000 ℃에서 수분 내지 수시간 동안 산소 또는 중성 분위기 하에 수행하는 것을 특징으로 하는 방법.
  4. 제3항에 있어서, 상기 치밀화 어닐링 처리는 스무딩 플라즈마 (SP) 단계 b) 후에, 원소 주입 단계 c) 전에 수행하는 것을 특징으로 하는 방법.
  5. 전 항 중 어느 한 항에 있어서, 상기 스무딩 플라즈마 (SP) 처리는 0.6 내지 10 W/cm2의 전력 밀도, 0.25 내지 30 Pa의 챔버 내 가스압 및 10 내지 200 초 동안 수행하는 것을 특징으로 하는 방법.
  6. 제5항에 있어서, 상기 챔버 내 가스압은 3 내지 13 Pa인 것을 특징으로 하는 방법.
  7. 제6항에 있어서, 상기 가스는 약 7 Pa인 것을 특징으로 하는 방법.
  8. 전 항 중 어느 한 항에 있어서, 상기 스무딩 플라즈마 (SP) 단계 b)의 처리 기간은 30 내지 120 초인 것을 특징으로 하는 방법.
  9. 전 항 중 어느 한 항에 있어서, 상기 스무딩 플라즈마 (SP)의 형성을 위해 사용된 가스는 산소 (O2), 아르곤 (Ar), 질소 (N2) 또는 이들의 혼합 가스 중에서 선택된 것을 특징으로 하는 방법.
  10. 전 항 중 어느 한 항에 있어서, 상기 스무딩 플라즈마 (SP)의 형성을 위해 사용된 가스는 상기 처리되는 절연체 (2)를 형성하는 적어도 하나의 원소와 동일한 것으로 이루어진 특성의 원소에서 선택된 것을 특징으로 하는 방법.
  11. 제2항 내지 제10항 중 어느 한 항에 있어서, 단계 c) 및 d) 사이에, 상기 절연층의 활성 플라즈마 처리는 약 7 Pa의 가스압으로 된 챔버 내부에서 가스 플라즈마를 이용하여 수행하고, 이러한 플라즈마는 상기 절연층에 0.2 W/cm2 보다 높은 전력 밀도를 적용하는 전력에서 작동되는 고주파 RF 발생기를 이용하여 형성된 것으로, 상기 스무딩 처리 기간은 적어도 5초인 것을 특징으로 하는 방법.
  12. 제11항에 있어서, 상기 활성 플라즈마 (AP) 처리는 0.2 내지 3 W/cm2의 전력 밀도로 5 내지 60 초 동안 수행하는 것을 특징으로 하는 방법.
  13. 전 항 중 어느 한 항에 있어서, 절연층 (2)의 두께는 200 nm, 또는 그 이상 인 것을 특징으로 하는 방법.
  14. 전 항 중 어느 한 항에 있어서, 상기 절연층 (2)은 저압 화학 기상 증착 LPCVD 기술에 의해 얻어진 것을 특징으로 하는 방법.
  15. 전 항 중 어느 한 항에 있어서, 상기 절연층 (2)은 산화물인 것을 특징으로 하는 방법.
  16. 제15항에 있어서, 상기 산화물은 테트라에틸오르소실리케이트 (TEOS LPCVD)를 출발 물질로 저압 화학 기상 증착법에 의해 얻어진 실리콘 다이옥사이드 (SiO2)인 것을 특징으로 하는 방법.
  17. 제16항에 있어서, 상기 실리콘 다이옥사이드 (SiO2)는 40 내지 200 Pa의 압력에서 증착되는 것을 특징으로 하는 방법.
  18. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 절연층 (2)은 질화물 또는 질산화물인 것을 특징으로 하는 방법.
  19. 전 항 중 어느 한 항에 있어서, 상기 활성층 (11)은 실리콘을 포함하는 것을 특징으로 하는 방법.
  20. 전 항 중 어느 한 항에 있어서, 상기 활성층 (11)은 스트레인드 (strained) 실리콘을 포함하는 것을 특징으로 하는 방법.
KR1020087001701A 2005-07-13 2006-07-12 두꺼운 절연층의 거칠기도 감소 방법 KR100958467B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0507573A FR2888663B1 (fr) 2005-07-13 2005-07-13 Procede de diminution de la rugosite d'une couche epaisse d'isolant
FR05/07573 2005-07-13

Publications (2)

Publication Number Publication Date
KR20080031747A true KR20080031747A (ko) 2008-04-10
KR100958467B1 KR100958467B1 (ko) 2010-05-17

Family

ID=36090950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087001701A KR100958467B1 (ko) 2005-07-13 2006-07-12 두꺼운 절연층의 거칠기도 감소 방법

Country Status (9)

Country Link
US (2) US7446019B2 (ko)
EP (1) EP1902463B1 (ko)
JP (1) JP4927080B2 (ko)
KR (1) KR100958467B1 (ko)
CN (1) CN100576462C (ko)
AT (1) ATE524828T1 (ko)
FR (1) FR2888663B1 (ko)
SG (1) SG151287A1 (ko)
WO (1) WO2007006803A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110709967A (zh) * 2017-07-24 2020-01-17 应用材料公司 改善在氧化硅上的超薄非晶硅膜的连续性的预处理方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115530B2 (en) * 2003-12-03 2006-10-03 Texas Instruments Incorporated Top surface roughness reduction of high-k dielectric materials using plasma based processes
EP1789999B1 (en) * 2004-09-16 2017-06-07 Soitec Method of manufacturing a silicon dioxide layer
FR2911598B1 (fr) * 2007-01-22 2009-04-17 Soitec Silicon On Insulator Procede de rugosification de surface.
FR2911597B1 (fr) * 2007-01-22 2009-05-01 Soitec Silicon On Insulator Procede de formation et de controle d'interfaces rugueuses.
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
WO2008123116A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
CN101281912B (zh) 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
WO2008132894A1 (en) 2007-04-13 2008-11-06 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing display device, and soi substrate
KR101440930B1 (ko) * 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US8513678B2 (en) 2007-05-18 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
FR2923079B1 (fr) * 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
CN101842910B (zh) * 2007-11-01 2013-03-27 株式会社半导体能源研究所 用于制造光电转换器件的方法
US8093136B2 (en) * 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5354900B2 (ja) * 2007-12-28 2013-11-27 株式会社半導体エネルギー研究所 半導体基板の作製方法
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
US7858495B2 (en) * 2008-02-04 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8119490B2 (en) * 2008-02-04 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP4577382B2 (ja) * 2008-03-06 2010-11-10 信越半導体株式会社 貼り合わせウェーハの製造方法
EP2261954B1 (en) * 2008-04-01 2020-01-22 Shin-Etsu Chemical Co., Ltd. Method for producing soi substrate
FR2931585B1 (fr) * 2008-05-26 2010-09-03 Commissariat Energie Atomique Traitement de surface par plasma d'azote dans un procede de collage direct
JP5548395B2 (ja) * 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5663150B2 (ja) * 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US20100022070A1 (en) * 2008-07-22 2010-01-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
SG160295A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor device
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5496598B2 (ja) * 2008-10-31 2014-05-21 信越化学工業株式会社 シリコン薄膜転写絶縁性ウェーハの製造方法
FR2942911B1 (fr) * 2009-03-09 2011-05-13 Soitec Silicon On Insulator Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique
FR2951024B1 (fr) 2009-10-01 2012-03-23 St Microelectronics Sa Procede de fabrication de resonateur baw a facteur de qualite eleve
FR2951026B1 (fr) * 2009-10-01 2011-12-02 St Microelectronics Sa Procede de fabrication de resonateurs baw sur une tranche semiconductrice
FR2951023B1 (fr) 2009-10-01 2012-03-09 St Microelectronics Sa Procede de fabrication d'oscillateurs monolithiques a resonateurs baw
JP5917036B2 (ja) 2010-08-05 2016-05-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP2012156495A (ja) 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
EP3442006A3 (de) 2011-01-25 2019-02-20 EV Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern
CN103477420B (zh) 2011-04-08 2016-11-16 Ev集团E·索尔纳有限责任公司 永久性粘合晶片的方法
US8802534B2 (en) 2011-06-14 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Method for forming SOI substrate and apparatus for forming the same
KR102148336B1 (ko) * 2013-11-26 2020-08-27 삼성전자주식회사 표면 처리 방법, 반도체 제조 방법 및 이에 의해 제조된 반도체 장치
WO2015147952A2 (en) * 2014-01-29 2015-10-01 Palvannanathan Ganesan Floating nuclear power reactor with a self-cooling containment structure and an emergency heat exchange system
US10049947B2 (en) 2014-07-08 2018-08-14 Massachusetts Institute Of Technology Method of manufacturing a substrate
FR3036200B1 (fr) * 2015-05-13 2017-05-05 Soitec Silicon On Insulator Methode de calibration pour equipements de traitement thermique
CN108700817B (zh) * 2015-12-18 2022-04-01 Asml荷兰有限公司 制造用于极紫外线光刻的隔膜组件的方法、隔膜组件、光刻设备及器件制造方法
FR3045939B1 (fr) * 2015-12-22 2018-03-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct entre deux structures
FR3079345B1 (fr) * 2018-03-26 2020-02-21 Soitec Procede de fabrication d'un substrat pour dispositif radiofrequence
CN114688950B (zh) * 2022-05-31 2022-08-23 陕西建工第一建设集团有限公司 一种建筑施工用铝合金板平整检测装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489255B1 (en) * 1995-06-05 2002-12-03 International Business Machines Corporation Low temperature/low dopant oxide glass film
US6051478A (en) * 1997-12-18 2000-04-18 Advanced Micro Devices, Inc. Method of enhancing trench edge oxide quality
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
US7749910B2 (en) * 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
JP4086272B2 (ja) * 2001-07-26 2008-05-14 株式会社東芝 半導体装置
FR2835095B1 (fr) * 2002-01-22 2005-03-18 Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
US6869821B2 (en) * 2002-12-30 2005-03-22 Xerox Corporation Method for producing organic electronic devices on deposited dielectric materials
JP4949014B2 (ja) * 2003-01-07 2012-06-06 ソワテク 薄層を除去した後の多層構造を備えるウェハのリサイクル
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US6723666B1 (en) * 2003-03-06 2004-04-20 Advanced Micro Devices, Inc. Method for reducing gate oxide surface irregularities
US6982210B2 (en) * 2003-07-10 2006-01-03 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for manufacturing a multilayer semiconductor structure that includes an irregular layer
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
JP2005150686A (ja) * 2003-10-22 2005-06-09 Sharp Corp 半導体装置およびその製造方法
US20050250346A1 (en) * 2004-05-06 2005-11-10 Applied Materials, Inc. Process and apparatus for post deposition treatment of low k dielectric materials
US7349140B2 (en) * 2005-05-31 2008-03-25 Miradia Inc. Triple alignment substrate method and structure for packaging devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110709967A (zh) * 2017-07-24 2020-01-17 应用材料公司 改善在氧化硅上的超薄非晶硅膜的连续性的预处理方法
KR20200023509A (ko) * 2017-07-24 2020-03-04 어플라이드 머티어리얼스, 인코포레이티드 산화규소 상의 초박형 비정질 규소 막의 연속성을 개선하기 위한 전처리 접근법
CN110709967B (zh) * 2017-07-24 2023-09-01 应用材料公司 改善在氧化硅上的超薄非晶硅膜的连续性的预处理方法

Also Published As

Publication number Publication date
FR2888663B1 (fr) 2008-04-18
FR2888663A1 (fr) 2007-01-19
CN100576462C (zh) 2009-12-30
ATE524828T1 (de) 2011-09-15
JP2009501440A (ja) 2009-01-15
WO2007006803A1 (fr) 2007-01-18
CN101243545A (zh) 2008-08-13
US20070020947A1 (en) 2007-01-25
US20090023267A1 (en) 2009-01-22
EP1902463A1 (fr) 2008-03-26
SG151287A1 (en) 2009-04-30
EP1902463B1 (fr) 2011-09-14
KR100958467B1 (ko) 2010-05-17
US7446019B2 (en) 2008-11-04
JP4927080B2 (ja) 2012-05-09
US8183128B2 (en) 2012-05-22

Similar Documents

Publication Publication Date Title
KR100958467B1 (ko) 두꺼운 절연층의 거칠기도 감소 방법
JP4722823B2 (ja) 電気特性を向上させた複合基板の作製方法
KR100614120B1 (ko) Ｓｏｉ웨이퍼의 제조방법 및 이 방법으로 제조된 ｓｏｉ웨이퍼
TWI297171B (en) Method for fabricating a germanium on insulator (geoi) type wafer
US6054363A (en) Method of manufacturing semiconductor article
CN100530531C (zh) 复合基材的制造方法
US7892951B2 (en) SOI substrates with a fine buried insulating layer
WO2005124865A1 (ja) 貼り合わせウェーハの製造方法
AU745315B2 (en) Method for manufacturing semiconductor article
TWI492275B (zh) The method of manufacturing the bonded substrate
KR20060126629A (ko) 에피택셜 공정을 사용한 ｓｏｉ 기판의 표면 마무리 방법
TWI796735B (zh) 將薄層轉移到提供有電荷捕捉層的載體基板之方法
TWI567780B (zh) Method of manufacturing composite wafers
CN101188190B (zh) Soq基板以及soq基板的制造方法
KR101559973B1 (ko) 접합 웨이퍼의 제조방법
US8343850B2 (en) Process for fabricating a substrate comprising a deposited buried oxide layer
KR100944235B1 (ko) 이중 플라즈마 ｕｔｂｏｘ
JP2013516767A (ja) 多層結晶構造体の製造方法
KR20090042139A (ko) 반도체 기판의 제조 방법
US20100264458A1 (en) Method for manufacturing heterostructures
CN117038572A (zh) 绝缘体上半导体结构的制造方法
KR20070090251A (ko) ＳｉＧｅ 구조체 제조 및 처리방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140512

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150511

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 10