JP4876067B2 - 採取薄膜の品質改善処理方法 - Google Patents
採取薄膜の品質改善処理方法 Download PDFInfo
- Publication number
- JP4876067B2 JP4876067B2 JP2007501319A JP2007501319A JP4876067B2 JP 4876067 B2 JP4876067 B2 JP 4876067B2 JP 2007501319 A JP2007501319 A JP 2007501319A JP 2007501319 A JP2007501319 A JP 2007501319A JP 4876067 B2 JP4876067 B2 JP 4876067B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- donor substrate
- substrate
- heat treatment
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 67
- 239000010409 thin film Substances 0.000 title 1
- 239000010410 layer Substances 0.000 claims description 233
- 239000000758 substrate Substances 0.000 claims description 99
- 238000010438 heat treatment Methods 0.000 claims description 49
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 45
- 239000001307 helium Substances 0.000 claims description 44
- 229910052734 helium Inorganic materials 0.000 claims description 44
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 41
- 238000002513 implantation Methods 0.000 claims description 37
- 239000001257 hydrogen Substances 0.000 claims description 35
- 229910052739 hydrogen Inorganic materials 0.000 claims description 35
- 238000000926 separation method Methods 0.000 claims description 28
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 21
- 238000005728 strengthening Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 20
- 239000013078 crystal Substances 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000012790 adhesive layer Substances 0.000 claims description 13
- 238000000678 plasma activation Methods 0.000 claims description 13
- 150000002431 hydrogen Chemical class 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 8
- 238000011282 treatment Methods 0.000 claims description 7
- 125000004429 atom Chemical group 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 230000008569 process Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 238000002347 injection Methods 0.000 description 53
- 239000007924 injection Substances 0.000 description 53
- 230000007547 defect Effects 0.000 description 49
- 238000005070 sampling Methods 0.000 description 21
- 239000012212 insulator Substances 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 14
- 238000012545 processing Methods 0.000 description 13
- 239000000853 adhesive Substances 0.000 description 12
- 230000001070 adhesive effect Effects 0.000 description 12
- 239000010703 silicon Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000003466 welding Methods 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 238000004439 roughness measurement Methods 0.000 description 8
- 238000003486 chemical etching Methods 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- 230000003746 surface roughness Effects 0.000 description 7
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 230000008439 repair process Effects 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- 239000007943 implant Substances 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 206010040844 Skin exfoliation Diseases 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910017214 AsGa Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000032798 delamination Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000013589 supplement Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KYQCOXFCLRTKLS-UHFFFAOYSA-N Pyrazine Chemical compound C1=CN=CC=N1 KYQCOXFCLRTKLS-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 230000010070 molecular adhesion Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000011002 quantification Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- PCNDJXKNXGMECE-UHFFFAOYSA-N Phenazine Natural products C1=CC=CC2=NC3=CC=CC=C3N=C21 PCNDJXKNXGMECE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000007730 finishing process Methods 0.000 description 1
- 239000001963 growth medium Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 150000002835 noble gases Chemical class 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Description
本発明は、ドナー基板からの半導体材料採取層を具備する構造の形成方法に関するものであり、該方法は、連続的な以下の：
（ａ）所定の深さでドナー基板において脆化ゾーンを形成するために、核種を注入するステップと、
（ｂ）受容基板にドナー基板を接着するステップと、
（ｃ）脆化ゾーンでドナー基板から採取層を分離するために、エネルギーを供給するステップと、
（ｄ）採取層を処理するステップとを含むものである。
（ａ）所定の深さでドナー基板において脆化ゾーンを形成するために、核種を注入するステップと、
（ｂ）受容基板にドナー基板を接着するステップと、
（ｃ）脆化ゾーンでドナー基板から採取層を分離するために、エネルギーを供給するステップと、
（ｄ）採取層を処理するステップとを含むものである。
このタイプの層の採取は、依然Ｓｍａｒｔ−Ｃｕｔ（登録商標）と呼ばれており、既知のものである。特に、例えば、《Ｋｌｕｗｅｒ Ａｃａｄｅｍｉｃ Ｐｕｂｌｉｓｈｅｒｓ》から刊行されたＪｅａｎ−Ｐｉｅｒｒｅ Ｃｏｌｉｎｇｅ著作《Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏｒ ｔｅｃｈｎｏｌｏｇｙ： ｍａｔｅｒｉａｌ ｔｏｏｌｓ ＶＬＳＩ，第二版》の５０および５１ページの抜粋のような既に刊行された多くの文書に詳細を見ることができる。
ステップ（ａ）は、注入する化学種の用量と採用する注入エネルギーをもちいた、単一注入（例えば、水素）または共注入（例えば、水素とヘリウム）によって行うことができる。
受容基板と採取層とに係る接着ステップ（ｂ）は、ＳｉＯ2のような誘電材料の接着層を介して注入を受けたドナー基板面において典型的に行われる。
当業者によって典型的に使用されている接着技術には、分子粘着による初期接着が含まれる。文書“Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ”（Ｑ−Ｙ． Ｔｏｎｇ ｅｔ Ｕ． Ｇｏｓｅｌｅ， ａ Ｗｉｌｅｙ Ｉｎｔｅｒｓｃｉｅｎｃｅ ｐｕｂｌｉｃａｔｉｏｎ， Ｊｏｈｎｓｏｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ， Ｉｎｃ．）を参照してさらに情報を入手することができる。
ステップ（ｃ）においてエネルギーは典型的に熱として少なくとも部分的に供給される。この時、採取する層が剥離するタイミングを決定するために考える必要があるのは熱収支（温度／熱処理期間対）である。
このように、（採取層がケイ素の場合）ＳＯＩ構造、（採取層がケイ素ゲルマニウムの場合）ＳｉＧｅＯＩ構造、（採取層が歪みケイ素の場合）ｓＳＯＩを、（採取層が、歪みＳｉ層が上に配置されている緩和ＳｉＧｅ層を含む場合）ＳＧＯＩ構造、または（採取層がゲルマニウムの場合）ＧｅＯＩ構造
のような、絶縁体の上に半導体がある構造を形成することができる。
のような、絶縁体の上に半導体がある構造を形成することができる。
採取層を切り離した後、前に行った特に注入ステップと切り離しステップにより、この採取層には大きい粗さと表面の結晶質の低下があることがしばしば観察される。
図１には、半導体部（すなわち、採取層１）に、この結晶質の低下がある、絶縁体の上に半導体がある構造３０（電気的に絶縁する層５を介して採取層１で覆われる受容基板２０から成る）の概略が示されている。
このように、採取層１は欠陥ゾーン１Ａを含み、この欠陥ゾーン１Ａが既存の結晶欠陥と表面粗さを含んでいることが観察された。
欠陥ゾーン１Ａの典型的な厚さは、水素原子注入で約１５０ｎｍである。
また、注入ステップにおいて採取層１に結晶質の低下が引き起こされた可能性がある。
そこで、この欠陥ゾーン１Ａを取り去り、採取層１の正常ゾーン１Ｂの少なくとも一部を回収するために採取層１の処理ステップ（ｄ）を実施する必要がある。
例えば、表面粗さを平滑化する機械研磨若しくは機械化学平坦化（＜ＣＭＰ＞）および／または欠陥ゾーン１Ａの犠牲陽極酸化ステップを行うことができる。
明示するため、４つのステップのこの方法は、ＳｉＧｅの緩衝層を含むドナー基板から歪みＳｉ層を採取する米国特許出願公開第２００４／００５３４７７号明細書に開示されている。ステップ（ａ）では緩衝層への注入を実施し、ステップ（ｄ）にはＳｉＧｅの表面の研磨、次に歪みＳｉに対するＳｉＧｅの選択エッチングによる緩衝層の採取部分の撤去が含まれる。選択エッチングによって、特に最終的に過度に損傷するリスクなしで（均一に研磨する場合）表面が良品質の要求層を得ることができる。
しかし、このステップ（ｄ）で実施する化学エッチングが、ある場合には、接着（ステップ（ｂ）で行う接着）界面の少なくとも部分的な剥離問題を引き起こすことがある。事実、ステップ（ｄ）の化学エッチングで特に、接着層の周辺が剥離する可能性、すなわち形成する構造の薄片による露出でこの層が腐食される可能性がある。例えば、歪みＳｉが埋め込まれたＳｉＯ2を含むｓＳＯＩ（《ｓｔｒａｉｎｅｄ Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ》）構造に関するＨＦ処理の場合または埋め込むＳｉＧｅおよびＳｉＯ2層を、歪みＳｉ層でエッチングすることができるｓＳｉ／ＳｉＧｅＯＩ（《ｓｔｒａｉｎｅｄ Ｓｉｌｉｃｏｎ Ｏｎ ＳｉＧｅ Ｏｎ Ｉｎｓｕｌａｔｏｒ》）構造に関するＨ2Ｏ2：ＨＦ：ＨＡｃ（ＨＡｃは酢酸の略文字）処理を挙げることができる。
この問題への取り組みとして検討することができる代案は、作用をより良く管理できるようにエッチング溶液を大幅に希釈することである。しかし、この溶液は、剥離問題を全面的に解決せず、方法をかなり減速させるので満足がいくものではない。
さらに、この化学エッチングには、典型的に機械研磨手段で実施するエッチング面の事前準備が必要である。実際、このエッチングの準備は、次に残りの層を貫通する欠陥若しくはホールを生じやすい過剰に不均一なエッチングを招く可能性のある大きな粗さ部分を平滑化するために必要である。
ところで、研磨と化学エッチングの連続作用で取り外し後の仕上げステップ（ｄ）（および採取方法全体）は、経済的観点からは長く複雑でコスト高になる。
ここでは、幾つかの核種の注入によって（典型的にはヘリウム注入と水素注入を実施して）注入ステップ（ａ）を実施することも提案されたことを記載する。このタイプの注入は以下共注入という用語で示す。
共注入の活用によって、唯一の種を注入する時に使用する容量未満の、共注入する種の総容量を実際上使用することができる。共注入での総容量は、典型的には唯一の種の注入での容量の１／３である。
注入総容量のこの低下から欠陥ゾーンの厚みが低減し、これによって特に取り外し後に実施する仕上げ処理を軽減あるいは単純化することができる。
但し、出願番号ＰＣＴ／ＩＢ２００４／００３３００号で２００４年９月２１日に出願し、情報がＳｉ層への共注入との関係で参照符ＩＰＣＯＭ００００８３３３３Ｄとして２００５年３月１日ＩＰ．ｃｏｍサイトのオンラインで一般の人がアクセスできるようになっているＰＣＴ出願（未公開）で本出願人が明らかにしたように、粗さを最小限にすることができる共注入のパラメータでは、ある欠陥（接着界面でのブリスター型または採取層の厚さの方向結晶欠陥）が形成され、また逆に、上記欠陥の形成を最小限にすることができる共注入のパラメータでは粗さが増進される。言い換えると、粗さとこれらの欠陥の形成の間に妥協点がなければならず、従って共注入の実施そのままでは欠陥の存在や表面粗さに関する上記の問題を満足が行くように解決することができない。
米国特許出願公開第２００４／００５３４７７号明細書
本発明の第一の目的は、採取層のステップ（ｄ）の際の、処理期間、経済コストおよび手段の数を低減する、特に機械研磨手段をもう使用しないことである。
本発明の第二の目的は、化学仕上げエッチングを実施する際の、接着層周辺での剥離を回避することである。
本発明の第三の目的は、歪みＳｉまたはＳｉＧｅのようなＳｉより脆弱な材料を含有する採取層を含む、絶縁体の上に半導体がある構造のような構造を製造することである。
第四の目的は、最良の採取層からこのような構造を製造することである。
本発明の第五の目的は、採取層の処理時に犠牲となる材料の量を低減することである。
本発明の第六の目的は、Ｓｍａｒｔ−Ｃｕｔ（登録商標）型採取方法全体に容易に組み込める採取層の簡単な処理法を提案することである。
本発明は、第一の態様にしたがってドナー基板から採取される層を含む構造の形成方法を提案することでこれらの問題の改善を試みるが、ドナー基板は、採取前に半導体材料から選択される第一の材料でできた第一層と、半導体材料から選択される第二の材料でできており、第一層の上にある第二層とを含み、該方法は以下の：
（ａ）第二層の下に脆化ゾーンを形成するために、核種を注入するステップと、
（ｂ）受容基板にドナー基板を接着するステップと、
（ｃ）脆化ゾーンでドナー基板から採取層を分離するために、エネルギーを供給するステップと、
（ｄ）第二層に対して第一層の残部を選択エッチングするステップとを含み、
ステップ（ａ）で実施する注入のパラメータが、ステップ（ｃ）の実施直後に出現する粗さが最小になるように調整され、約８００℃未満の温度で実施される接着を強化するのに適したステップをさらに含むことを特徴とする。
（ａ）第二層の下に脆化ゾーンを形成するために、核種を注入するステップと、
（ｂ）受容基板にドナー基板を接着するステップと、
（ｃ）脆化ゾーンでドナー基板から採取層を分離するために、エネルギーを供給するステップと、
（ｄ）第二層に対して第一層の残部を選択エッチングするステップとを含み、
ステップ（ａ）で実施する注入のパラメータが、ステップ（ｃ）の実施直後に出現する粗さが最小になるように調整され、約８００℃未満の温度で実施される接着を強化するのに適したステップをさらに含むことを特徴とする。
本発明の他の可能な特徴は以下の通りである：
接着強化に適したステップはステップ（ｂ）の前に実施され、プラズマ活性化を含む；
接着の強化に適したステップはステップ（ｂ）の後に実施され、熱処理を含む；
熱処理は約３５０℃〜約８００℃の間に含まれる温度で３０分間〜約４時間行われる；
熱処理は約５５０℃〜約８００℃の間に含まれる温度で３０分間〜約４時間行われる；
熱処理はステップ（ｃ）の後に同じ炉内でステップ（ｃ）に引き続いて実施される；
熱処理にはステップ（ｃ）の分離温度から熱処理のために選択される温度までの単純温度変化が含まれる；
ステップ（ｃ）は約３０分〜２時間に及ぶ期間の間、約５００℃で実施される；
接着強化に適したステップは、ステップ（ｄ）の前に接着エネルギーが約０．８Ｊ／ｍ2以上になるように実施される；
ステップ（ｃ）の実施直後に出現する上記粗さは、表面１０×１０μｍで測定する約４０ÅＲＭＳ未満である；
ステップ（ａ）で注入する核種は二つの異なる原子を含み、したがってステップ（ａ）は共注入である；
ステップ（ａ）の共注入は、ヘリウムと水素の共注入である；
ドナー基板はＳｉＧｅ層を具備し、ステップ（ａ）の共注入は、上記ＳｉＧｅ層に脆化ゾーンを形成し、ヘリウム濃度のピークがドナー基板の厚さのうちに、水素拡散ゾーンより深く、また脆化ゾーンより深い位置にくるように適合された注入パラメータによって実施される。
熱処理は５７５℃〜６２５℃の間に含まれる温度で行われる；
ヘリウムと水素の容量はそれぞれ約０．９×１０16／ｃｍ2、約１．０×１０16／ｃｍ2になるように選択される；
ステップ（ｃ）の後、本方法は、機械研磨手段を実施しない；
方法はさらに、ステップ（ｄ）の後、第二層を厚くするために、第二層での第二材料の結晶を成長させることを含む；
第一層は０＜ｘ≦１のＳｉ1-xＧｅxでできており、第二層は弾性的に歪みＳｉでできている；
ドナー基板はバルクＳｉ支持基板、ＳｉＧｅでできた緩衝構造、Ｓｉ1-xＧｅx（ｘ≠０）を含む第一層および歪みＳｉの第二層を具備する；
第一層は弾性的に歪みＳｉでできており、第二層は０＜ｘ≦１のＳｉ1-xＧｅxでできており、ドナー基板はさらに第一層の下にＳｉ1-xＧｅxでできた第三層を具備する；
ステップ（ａ）の注入は第一層の下でも実施されるものであり、方法はさらに、ステップ（ｃ）とステップ（ｄ）との間に、第一層に対して第三層の残部を選択エッチングすることを含む；
ドナー基板はバルクＳｉ支持基板、ＳｉＧｅでできた緩衝構造および同じドナー基板から複数の採取ができるようなＳｉ1-xＧｅx（ｘ≠０）でできた第一層と、歪みＳｉでできた第二層を交互に含む多層構造とを具備する；
方法はさらに、ステップ（ａ）の前に、約４５０℃〜約６５０℃の間に含まれる溶着温度で歪んだ層を形成することを含み、この溶着とステップ（ｃ）で得られる取り外しとの間で行われる処理は、溶着温度以下の温度で実施される。
方法はさらに、ステップ（ｂ）の前に、ドナー基板および／または受容基板へ接着層を形成するステップであって、接着層は例えばＳｉＯ2、Ｓｉ3Ｎ4またはＳｉxＯyＮzのような電気的な絶縁材を含む、形成ステップを含む。
第二の態様によれば、本発明は上記構造形成方法の絶縁体の上に半導体がある構造の形成への応用を提案する。
第三の態様によれば、本発明は方法のすべてのステップ（ａ）、（ｂ）、（ｃ）の実施後、また採取層のドナー基板の残部との接触解除後に得られる絶縁体の上に半導体がある構造を提案するが、この構造には表面１０×１０μｍで測定する４０ÅＲＭＳ未満の粗さがあり、接着エネルギーは約０．８Ｊ／ｍ2以上である。
本発明のその他の特徴、目的および利点は、非限定な趣旨で例示される本発明の好ましい活用に関する次の詳細な説明を、以下の図面を参照に読むことによってさらに明瞭となるものである。
図１は、現行技術によってＳｍａｒｔ−Ｃｕｔ（登録商標）法を実施した後に得られる絶縁体の上に半導体がある構造の概略断面図を表す。
図２は、本発明による方法を実施した後に得られる絶縁体の上に半導体がある構造の本出願人によるＴＥＭで得られる断面図を表す。
図３ａから図３ｅは、Ｓｍａｒｔ−Ｃｕｔ（登録商標）によって採取された層を含む構造を形成する方法のステップを概略的に表す。
図４は、分離ステップおよび図３ａ〜図３ｅに表された方法で採取された層を処理する際の、本発明によって実施される熱処理温度の時系列の第一の変化を表す。
図５は、分離ステップおよび図３ａ〜図３ｅに表された方法で採取された層を処理する際の、本発明によって実施される熱処理温度の時系列の第二の変化を表す。
図６ａと６ｂは、本発明による第一の変型例を概略的に表す。
図７ａと７ｂは、本発明による第二の変型例を概略的に表す。
図８ａ、８ｂならびに８ｃは、共注入Ｈｅ／Ｈを行われたＳｉドナー基板のＴＥＭによって得られる写真である。
図９、１０ならびに１１は、それぞれＳｉとＳｉＧｅを含む採取層を具備する、特に構造の表面の粗さの測定の結果を示す。
図１２は、特にそれぞれＳｉとＳｉＧｅを含む採取層を具備する、構造についての欠陥計量化の結果を示す。
材料またはＩＶ型の合金、そして特にＳｉとＳｉＧｅでできたＳｍａｒｔ−Ｃｕｔ（登録商標）によって採取された層に基づく、本発明による方法の使用および本発明による実施例を後述する。
図３ａ〜図３ｅを参照すると、ドナー基板１０からＳｉ1-xＧｅx（ｘ∈（０；１））でできた第一層１、弾性的に歪みＳｉでできた第二層を採取し、これを本発明により受容基板２０に転送する第一の方法が示されている。
図３ａを参照すると、Ｓｉ1-xＧｅxでできた第一層および、採取される、歪みＳｉでできた第二層を具備するドナー基板１０が示されている。
従来の方法では、Ｓｉ1-xＧｅxを含むドナー基板１０は、異なる層で構成されるＳｉＧｅ緩衝構造（不図示）が例えば結晶成長によってその上に形成されたバルクＳｉ基板５を具備する。特に、この後者の緩衝構造には、バルクＳｉ基板での０％からＳｉ1-xＧｅxでできた第一層（これも結晶成長で形成するのが好ましい）との界面での約１００％まで、Ｇｅ成分の濃度の段階的変化がある。
歪みＳｉでできた第二層２はＳｉ1-xＧｅxでできた第一層１の上に形成される。第一のケースでは、第二層２の成長は第一層１の形成と連続して直接その位置で行われる。第二のケースでは、第二層２の成長は、例えばＣＭＰ研磨による下位の適合層２の軽度の表面処理の後に行われる。
Ｓｉの第二層２は、有利にはＣＶＤおよびＭＢＥ（それぞれ《Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ》と《Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ》の略文字）のような既知の技術を用いるエピタキシーによって形成される。
この時、第二層２に含まれるケイ素は第一層１によって公称格子のパラメータを増加させて、成長基板のものと略同じにし、内部引っ張り弾性応力を示すようにされる。かなり薄い第二層２を形成する必要がある：均衡臨界厚を超える厚過ぎる層厚は、実際ケイ素の公称格子パラメータに対するフィルム厚方向の応力を除去し、および／または欠陥を発生する可能性がある。この問題に関する詳細については、Ｆｒｉｅｄｒｉｃｈ Ｓｃｈａｆｆｌｅｒ（“Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｃｉｅｎｃｅ Ｔｅｃｈｎｏｌｏｇｙ”１２（１９９７）１５１５−１５４９）の“Ｈｉｇｈ−ｍｏｂｉｌｉｔｙ Ｓｉ ａｎｄ Ｇｅ ｓｔｒｕｃｔｕｒｅｓ”と題する文書を参照することができる。
しかし、十分低い温度での歪み材料の溶着という特殊ケースでは、厚みの大きい（均衡臨界厚は、実際、溶着温度と結びついている：溶着が低温で行われるほど、この厚みは大きくなる）歪み第二層２を形成するのが可能になる。
図３ｂでは、脆化ゾーン４が次いで第二層２下のドナー基板１０に形成される。特に、この注入はＳｉ1-xＧｅxでできた第一層１で行うことができる（図３ｂに示した）。
この脆化ゾーン４は、その容量、性質およびエネルギーがインプラントの深さと脆化レベルを決定するように選択された核種を注入することで形成される。
特に、核種注入を決定するパラメータは、取り外し後の脆化ゾーン４レベルに現れる粗さを最小限に抑えるように調整される。事実、取り外し後の粗さのサイズは、次に見られるような実施された注入を決定するパラメータが原因となる。
このように、本発明では、核種の注入は、例えば、水素、ヘリウム若しくはアルゴン、若しくは他の希ガスまたは他の適合するガスの共注入のような核種の共注入（すなわち、主として、少なくとも二つの核種の注入）であることが好ましい。
共注入のケースでは、本出願人は、脆化ゾーン４が一般に単一注入のケースより微細であることに実際に注目した（以下の研究を参照されたい）。
注入エネルギーは、インプラントの深さが第一層１の深さに近いものになるように選択される。
このように、約０．９×１０16／ｃｍ2、および５０〜９０Ｋｅｖのエネルギーのヘリウム、１．０×１０16／ｃｍ2および２０〜６０Ｋｅｖのエネルギーの水素の共注入のために、約３００〜６００ナノメートルのインプラント深さを得ることができる。
ここに至って、唯一の種を注入する時に使用すべき容量未満の、共注入する種の総容量を使用して薄層の採取が可能であるという、共注入の利点の一つを見出すことができる。共注入の総容量は、典型的には唯一の種の注入の容量の１／３である。
共注入の適用によって、特に、水素またはヘリウムの単一注入で得られる粗さ未満の取り外し後の粗さを得ることができる。この粗さは、典型的には表面１０×１０μｍ2において測定される約４０ÅＲＭＳ未満である。
図３ｃを参照すると、受容基板２０と共注入を行ったドナー基板１０の側部との接着ステップが実施されている。
受容基板２０は、バルクＳｉまたは他の材料で構成することができる。
注入ステップの前に、接着面の一方および／または他方にＳｉＯ2、Ｓｉ3Ｎ4、ＳｉxＯyＮzを含む層のような接着層を形成することができる。この層をドナー基板上に形成する場合、第二層２の応力低下または続く第一層１への拡散を回避するために、この接着層の形成に使用する技術は溶着である。
受容基板２０とドナー基板１０の接触の前に、溶液ＳＣ１とＳＣ２、オゾン溶液などのような既知の表面清掃および処理技術を用いて、場合により接着する面の処理を行うことができる。
接着自体は、接着する二つの表面の各々にある親水性を考え、最初に分子粘着で実施することができる。
接着実施直前に、接着面の一面または両面のプラズマ活性化も行うことができる。
プラズマ活性化によって、特に、例えば酸化面、一つまたは複数の処理面に懸垂結合を作ることができるので、実施する接着の力が強化され、接着界面６での欠陥数およびそれらの接着品質への影響が低減される。
接着界面６のこの強化には、この界面を後のエッチングの化学腐食（採取層の表面仕上げ時に行われる）に対する強度を大幅に向上させ、典型的に約０．８Ｊ／ｍ2未満の接着エネルギーで出現する先に議論したような周辺の剥離問題を回避するという利点がある。
特に、接着と採取後、最終的に接着エネルギーが約０．８Ｊ／ｍ2以上になるように、プラズマ活性化を実施する。
プラズマは、例えば、Ａｒ若しくはＮ2のような不活性ガスから、またはＯ2のような酸化ガスから得ることができる。
プラズマ活性化は典型的には約１００℃未満の常温で行われる。この技術の使用は、従って、ＳｉＧｅでできた第一層１から、歪みＳｉでできた第二層２への際立ったＧｅの拡散問題を招かないという利点を有する（一般に、Ｇｅ拡散は、典型的には約８００℃以上の高温で隣接する層の厚さ方向に大きくなり始める）。
プラズマ処理時間は極めて短く、典型的には１分未満である。
使用する装置は、例えば、ＲＩＥ、ＩＣＰ−ＲＩＥまたはその他のタイプの標準プラズマエッチング装置である。
接着前にこのプラズマ処理を実施してから、８００℃未満またはＧｅの隣接層への拡散が有害と考えられる限界温度未満での焼きなまし熱処理を接着後に実施し、接着をさらに強化し、同等の結果を得るために約９００℃を超える温度を要求し、特にＧｅの拡散問題があるため現在のケースでは実施不可能な事前のプラズマ活性化なしの熱処理とは異なり、後採取選択エッチングの際かなりの剥離を回避することができる。
こうして、典型的には、接着の前にプラズマ活性化を行う場合、２００℃で焼きなまし熱処理実施後、少なくとも１Ｊ／ｍ2の接着エネルギーを達成することができる。
図３ｄでは、分離ステップについて記述されている。このステップは、脆化ゾーン４での脆弱な結合を破壊し、ドナー基板１０を第一層の残り１’’を含む第一部１０’および第一層の残り部分１’と第二層２とを含む第二部３０に分離するのに十分な熱エネルギーおよび／または機械エネルギーの供給によって実施される。この熱エネルギーは、脆弱な結合を破断する、閉じ込められたガス種に脆化ゾーン４レベルで熱影響を与えるのに十分である。
分離は、約３００℃〜約６００℃の間に含まれる温度でそれぞれの温度の多少の高さにより多少長い時間で得ることができる。
例えば、Ｓｉ1-xＧｅxでできた採取する層に対し、約５００℃の温度で１５〜３０分から２時間までの間、熱処理を実施することができる。
分離を熱処理のみで行う場合、これによってドナー基板の残部１０’との接触を必ずしも解除せずに分離を実施することができる。
この場合には、任意選択で、炉（分離熱処理が行われた）から基板を出さず、ロスタイムになり、適切な機材の使用を必要とする補足的な操作を行わずに、分離の後直接新規の熱処理を実施することができる。さらに、ドナー基板の残部１０’は、汚染物質、酸化剤または他の種から採取する第一層１’および第二層２を保護し、これによって様々な雰囲気で新規の熱処理を行うことができる。
熱処理は基板を物理的に分離した後（取り外し炉から出す）でも実施することができる。
このように、本発明の方法の変型例により、接着界面６の強化熱処理は分離後直接行われる。
この熱処理は接着前に場合によって行われるプラズマ活性化の補足または代替として実施することができる（上記参照）。
この熱処理をプラズマ活性化の補足として実施する場合、この二つの処理の組み合わせ効果で要求目的（特に、接着界面６を後のエッチングの化学腐食に耐久性を持たせるに十分な接着エネルギー）が達成されるように行い、先に議論したような周辺での剥離問題を回避することができる。このように、接着界面６の二つの強化処理を組み合わせ、接着エネルギーを約０．８Ｊ／ｍ2以上とすることができる。
いずれにせよ、接着界面６の強化熱処理は、Ｇｅが第二層２の厚さ方向にかなり拡散する温度未満で選択される温度Ｔ2で実施される。
この熱処理は、採取後実施する選択エッチングの際の周辺での剥離リスクを阻止するため、接着を十分強化するように選択される。特に、最終的に、接着エネルギーが約０．８Ｊ／ｍ2以上となるように、この熱処理を実施することができる。
接着界面６の強化熱処理は、約８００℃以下で選択される温度Ｔ2で実施される。
ドナー基板の残部１０’と構造３０が分離後常に接触する場合、この接着界面６の強化熱処理は、第一層の二つの部分１’と１’’が再付着する（または再結束する）再付着温度未満の温度で実施され、再付着温度は、本発明の枠内ではＳｉＧｅに関して本出願人が行った実験に基づき、約８００℃超と考えられる。
任意の選択で、温度Ｔ2は結束ステップの際、基板１０と２０が晒される温度Ｔ1を超える。
この接着強化熱処理は、若干酸化させる、または酸化させる不活性雰囲気（ＡｒまたはＮ2雰囲気のような）で実施される。
このように、温度Ｔ2は、例えば、３５０℃〜８００℃の間に含まれる温度にすることができ、３０分〜４時間保持される。
温度Ｔ2は、特に５５０℃〜８００℃の間に含まれる温度とすることができ、３０分〜４時間保持される。
図４および図５を参照に、接着界面６の結束および強化の段階で起こり得る、本発明による温度変化の例を示す。
また、図４を参照すると、約５００℃の最初の安定部を達成して約３０分間保持し、つまりは分離（１０００の矢印のところで）が行われ、温度を約６００℃に上昇させ、次に、本発明による接着界面６の強化熱処理（温度安定部２０００で）が実施される。この接着界面６の強化熱処理は２時間、またはそれ以上継続する。
図５では、分離は温度の安定中には行われず、約５００℃の温度への温度上昇（図の１０００の矢印のところ）時に行われ、接着界面６の強化温度の安定部２０００は約６００℃で達成される。
驚いたことには、特に共注入に続いてこの接着界面６の強化ステップを実施すると、採取層が以下を示すことに本出願人は注目した：
‐注入時（図３ｂ参照）および結束解除時（図３ｄ参照）の損傷部分の結晶品質の改善；
‐特に、高い頻度の粗さ（ＨＦ粗さ）について滑らかな面；
‐約０．８Ｊ／ｍ2超の接着エネルギー（プラズマ活性化なし）。
‐注入時（図３ｂ参照）および結束解除時（図３ｄ参照）の損傷部分の結晶品質の改善；
‐特に、高い頻度の粗さ（ＨＦ粗さ）について滑らかな面；
‐約０．８Ｊ／ｍ2超の接着エネルギー（プラズマ活性化なし）。
採取層１’および２と接触するドナー基板の残部１０’撤去後、受容基板２０、第二層２および第一層の残部１’を具備する構造３０を得る。この構造３０には、改善された結晶品質と粗さの低減があり、中間研磨作業をする必要がない。
電気的に絶縁する接着層を第二層２と受容基板２０との間に先に形成した場合、ＳｉＧｅ／ｓＳＯＩまたはＧｅ／ｓＳＯＩ構造が得られる。
仕上げステップは、化学エッチングを行ってわずかに少ない粗さおよび表面にある幾分かの結晶欠陥を除去するために実施する。
表面粗さの低減のために（従って、エッチングのフロントの異なる点間の不均一の低減のため）化学エッチングに先行して行う機械研磨手段は必ずしも予定しなくともよい。実際、後で検討するように、実施する共注入では単一注入の場合より採取面がかなり円滑になることを保証する。
他方、接着の強化熱処理によって、上記したように、この粗さをかなり低減し接着エネルギーを増加することができる。
場合により、Ｓｉ1-xＧｅxの層１’を除去し、最終構造ｓＳＯＩを得る。次に、場合によりこの構造ｓＳＯＩの歪みケイ素の厚さをエピタキシーで厚くすることができる。
選択的にＳｉ1-xＧｅxの層１’を除去するには、例えば、ＨＦ：Ｈ2Ｏ2：ＣＨ3ＣＯＯＨ、ＳＣ１（ＮＨ4ＯＨ／Ｈ2Ｏ2／Ｈ2Ｏ）またはＨＮＡ（ＨＦ／ＨＮＯ3／Ｈ2Ｏ）を使用して選択エッチングを実施することができる。
ＳｉＧｅとｓＳｉの約４０：１の選択度は、ＣＨ3ＣＯＯＨ／Ｈ2Ｏ2／ＨＦで得ることができる。
ＣＨ3ＣＯＯＨ／Ｈ2Ｏ2／ＨＦのために選択できる濃度の例は、１／１（高濃度）〜２０／１に含まれる比Ｈ2Ｏ2／ＨＦのものである。
エッチング時間はエッチング速度と直接的な相関関係があり、典型的にはＣＨ3ＣＯＯＨ／Ｈ2Ｏ2／ＨＦでエッチングする８００Åでは約５分である。
共注入ならびに場合によっては起こりうる接着の強化熱処理の実施が、表面粗さと採取層１’および２の厚さの不均一を大幅に低減するため、現行技術のものとほぼ同一の選択エッチングを実施することができるが、それは事前に機械的研磨手段を行う必要性があるような、現行技術の選択エッチングが示す不都合をなくすことによるものである。
さらに、接着の強化（プラズマ活性化および／または後分離熱処理で行う）が上記で扱った周辺剥離の問題から免れるのに十分である。
図２では、脆化ゾーンが実現したＳｉ0.8Ｇｅ0.2の単一層の転送および６００℃での後分離熱処理の後に本出願人が得たＧｅ２０％のＳｉＧｅＯＩ構造３０（ＴＥＭで写真撮影）は、Ｓｉ0.8Ｇｅ0.2でできた採取層１（すなわち、図３ａ〜図３ｅを参照すると、先に議論した上記の合体第一層１と第二層２の等価物）を示しており、ＳｉＯ2層５を覆い、図１の絶縁体の上に半導体がある構造のものに対して極わずかの結晶欠陥と極わずかの粗さを含む。
特に、図１による採取層１の欠陥ゾーン１Ａの厚さと図２による修復した採取層１のものとの間の不均衡が注目される。
同様に、図１と図２での採取層１の同じ厚さでは、正常ゾーン１Ｂは現行技術による絶縁体の上にある半導体より本発明によって得られるＳｉＧｅＯＩの方において一層大きい割合を占める。
さらに、本出願人が実施した２０％のＧｅのＳｉＧｅＯＩ構造についての粗さ測定結果が下記の表に示される。これらの測定は、単一注入または共注入および５００℃または６００℃での接着の強化熱処理（後分離）に続く、５００℃で３０分間の分離直後に実施した。
粗さは測定され、ＲＭＳ値と表面（１０μｍ×１０μｍ）についてＡＦＭによる《Ｐｅａｋ ｔｏ Ｖａｌｌｅｙ》（ＰＶ）で示される。
本出願人が、結果を有効にするに十分な回数の測定を実施したことを注記する必要がある。
この表から、単一注入の場合よりも共注入の場合の方が粗さがかなり小さいことが分かる。
このように、出現した後分離粗さの規模に対する、脆化ゾーン４を形成するために、ＳｉＧｅで実施する注入の性質の影響を本出願人は明らかにした：ヘリウム／水素共注入によって、水素単一注入に比べてＳｉＧｅ層１の粗さを実質的に低減することができる。
この表から、どんなケースを取って見ても（唯一種の注入または数種の共注入）、６００℃での修復は、唯一種の注入に続く分離温度（約５００℃）で行う修復処理と比べて平均（ＲＭＳ）および最大（ＰＶ）で粗さを１／３低減するが、粗さは４０ÅＲＭＳ未満であり、共注入のケースでは３５ÅＲＭＳ未満、且つ２７５ÅＰＶ未満である。
採取層１に後分離接着の強化熱処理を施した場合、粗さが実質的により小さいことも本出願人は明らかにした。
図３ｅでは、最終的にｓＳＯＩ構造３０が得られる。
接着界面６に一つまたは複数の接着層を埋め込まれている場合、場合により次に熱処理を行い、特に共有結合を作り接着をさらに強化することができる。
構造３０にはＳｉＧｅまたはＧｅがもはやなく、従ってＧｅの拡散問題（第一層の残り１’は完全に撤去された）がもはやないため、この接着の強化熱処理は８００℃超の温度で実施することができる。
場合により、歪みＳｉの第二層を厚くするために、後で結晶成長ステップ（例えば、ＭＢＥまたはＣＶＤエピタキシー）を実施する。
ｓＳＩ構造（Ｇｅ２０％のＳｉＧｅ層に歪みＳｉ層を溶着した）について本出願人が行った粗さの他の測定結果を以下に示す。これらの結果は特に、取り外しパラメータの幾つか、特に、共注入の様々なパラメータに関するものである。
以下では、Ｓｍａｒｔ−Ｃｕｔ（登録商標）型の層の採取方法によってドナー基板から採取するＳｉ層を含む構造形成時に遭遇する様々な問題を強調する。これらの問題（およびそれらを改善する解決策）は、既に上記で述べた本出願人のＰＣＴ出願で議論されたが、その情報は参照番号ＩＰＣＯＭ００００８３３３３Ｄで２００５年３月１日一般に公開された。
共注入を使用すると、接着界面にブリスター、採取層の厚さ方向に欠陥が形成される可能性がある。
接着する一方および／または他方の基板に存在する粒子あるいは有機物質は、接着界面の一定の領域で十分な接着を阻止する可能性がある。この時、注入する種は接着の弱い接着界面の領域に拡散し、接着界面のレベルでブリスターを形成する。
また、局所的に、接着エネルギーがドナー基板の取り外しに十分ではなくなる。従って採取層の幾つかのゾーンが、受容基板に転送されない可能性がある（これらのゾーンは一般的に《非転送ゾーン》またはＺＮＴと呼ばれる）。
また、採用する共注入条件により、採取層の厚さと欠陥ゾーンを越えてナノキャビテイ型結晶欠陥（直径数ナノメートル）を観察することができる。これらの欠陥は注入中に移動するケイ素またはゲルマニウム原子の凝結に起因する。特に、水素とほぼ同じ深さでヘリウムを注入すると、これらのナノキャビテイ型結晶欠陥（欠陥ゾーンを越える位置にあるが、欠陥ゾーンにある欠陥同様好ましくない）が採取層の厚さ方向に観察される。これらの欠陥が出現すると、必要以上に大きな材料の厚みの取り外し後に撤去が必要となり、従って、より厚い層の採取が必要となる。
ＴＥＭ写真で得た図８ａ、８ｂと８ｃの図面には、取り外し熱処理に続く層の採取のためのＳｉドナー基板へのヘリウムおよび水素の共注入が示されている。
図８ａは、ヘリウムと水素の共注入を行った（矢印参照）Ｓｉドナー基板のＴＥＭで得た図面である。ドナー基板の厚さ方向のこれらの種の分配が、この図８ａに見える（濃い点）。
受容基板への接着後、熱処理によって脆化ゾーンのところで分離される（図８ｂ参照）。一方図８ｃは、取り外しおよび受容基板への転送後の採取層（図２に対して逆転図）を表す。この図８ｃでは、表面付近で欠陥ゾーンが、また採取層の厚さ方向に欠陥（濃い点）が観察できる。
注入する種の各々は、種が原則として濃縮し、最大濃度のピークを示す拡散ゾーンのある分布特性により、ドナー基板の厚さ方向に分配される。一層詳細には、配分には、標準偏差（種が原則的に分配される前記拡散ゾーンを画定する、例えば注入種の７０％がある）と、特に注入エネルギーに左右される最大濃度のピークを示す準ガウス分布とである。
ヘリウム原子は水素原子より容易にＳｉ母材に拡散する。従って、ヘリウムを接着界面付近で注入すると、ブリスターと欠陥ゾーンを越える結晶欠陥が形成されるリスクが増大する。この問題を改善するアプローチは、水素より深くヘリウムを注入し、注入した水素を含む領域がヘリウムの拡散を阻止できるようにすることである。より詳しくは、共注入パラメータを管理し、ヘリウムのピークが水素の拡散ゾーンより深くなるようにすることである。
但し、取り外し後の粗さは同じ傾向にはならず、ヘリウムを水素より深く注入すると増大する傾向にあることが示された。このことは、注入条件（すなわち、容量や注入エネルギー）によって、粗さを、ブリスターおよび欠陥ゾーンを越える結晶欠陥の形成と独立して管理することができないことを意味している。そこで、ブリスターと欠陥の形成を抑制する最良のパラメーターと表面粗さを抑制する最良のパラメータとの間に妥協点を見出すことが必要である。
この問題を解決できる解決策は上述した特許のＰＣＴ出願で本出願人が既に提案し、その情報が２００５年３月１日に公開された。一般的に、この解決策では注入するドナー基板のヘリウムと水素のピーク（ヘリウムのピークは脆化ゾーンレベルおよび水素拡散ゾーンより深いところにある）の相対位置を正確に管理し、各々の種の容量（ヘリウムの容量は総容量の約４０％〜６０％である）を同時に管理することである。上記のパラメータにより、共注入による注入ステップを実施し、粗さと欠陥形成との間に十分な妥協点を見出すことができる。
本出願人がＧｅを含有する層レベル（典型的には、１５％以上のＧｅを含有するＳｉＧｅ層）において実施された取り外しについての実験は、粗さおよび欠陥ゾーンを越えるブリスターおよび結晶欠陥の形成に関して驚くべき結果を示した。
本発明による方法の可能な実施態様は、以下の通りである：
‐特に、ヘリウムのピークが水素拡散ゾーンより深く、また、ヘリウムのピークが脆化ゾーンより深くなるように、ヘリウムと水素の濃度ピークをずらすために適合される注入パラメータによる、ＳｉＧｅ層への典型的にはヘリウムと水素の共注入の実施、および、
‐３０分〜４時間（例えば、約１時間）保持できる約６００℃（＋／−２５℃）の温度での後分離修復熱処理の実施。
‐特に、ヘリウムのピークが水素拡散ゾーンより深く、また、ヘリウムのピークが脆化ゾーンより深くなるように、ヘリウムと水素の濃度ピークをずらすために適合される注入パラメータによる、ＳｉＧｅ層への典型的にはヘリウムと水素の共注入の実施、および、
‐３０分〜４時間（例えば、約１時間）保持できる約６００℃（＋／−２５℃）の温度での後分離修復熱処理の実施。
典型的には、注入パラメータはヘリウムのピークを水素のピークの深さの約１．２倍超の深さに《セット》するのに適合されている。例として、この出願に示す容量と注入エネルギーの条件では、ヘリウムのピークを水素のピークの５００オングストローム上にセットすることになる。
ヘリウムの容量は総容量（水素＋ヘリウム）の３０％〜７０％、好ましくは総容量の４０％〜６０％である。総容量は典型的には、限定はされないが、約１０16原子／ｃｍ2である。
この実施態様によって、粗さ（特に、高い頻度）を大幅に低減し、その上少量の粗さをヘリウムの注入深さから独立させることができる。この実施態様の枠内で、ヘリウムを水素より深く注入することができ、これによって採取層の欠陥ゾーンを越えるブリスターと結晶欠陥の形成を抑制できるが、ヘリウムの転送層への拡散は水素拡散ゾーンで阻止される。
従って、この実施態様によって、取り外し後の粗さ、ブリスター型欠陥数および採取層の厚さ方向にある欠陥数を同時に最小限に抑えることができる。これで最小総厚の採取が可能となり、取り外し後の仕上げ作業（研磨、選択エッチング、犠牲陽極酸化など）を軽減または少なくとも単純化することができる。
図９〜図１１には、ＳＯＩ構造およびＧｅが２０％のＳＧＯＩ構造に関する取り外し後の粗さの測定を示した。
これらの測定は、単一水素注入（これらの図ではＨｏｎｌｙで示す）またはヘリウム／水素共注入（これらの図ではＣｏＩで示す）および５００℃または６００℃で約１時間の接着の強化熱処理に続く分離直後に実施した。
より正確には、分離段階と接着の強化段階での温度変化は次の通りだった：約１時間３５０℃での保持、次に約１時間それぞれ５００℃と６００℃での（接着の強化実施のため）保持のための５℃／ｍｎ勾配による温度上昇。
図７および図８は、ＡＦＭマイクロスコープを用いて、それぞれ表面２×２μｍ2および表面１０×１０μｍ2の走査で行った高い頻度の粗さ測定を示す。図９は、Ｖｅｅｃｏ Ｉｎｓｔｒｕｍｅｎｔｓ社の器具Ｄｅｋｔａｋ（登録商標）を用いて側面計で行った低い頻度の粗さ測定を示す。
この図７〜図９の各々に、平均値（ＲＭＳ）で左に、また最大値（ＰＶ）で右に表した粗さ測定結果を示した。
これらの図面には、Ｓｉ層およびＳｉＧｅ層への注入に続いて実施した測定結果を記載した（それぞれＳｉとＳｉＧｅに関する欄を明確に区別してある図８を参照）。
Ｓｉに関し、共注入Ｈｅ／Ｈを行う二つの基板を検討した。共注入のパラメータは以下の通りであった：
Ｈ：３０ｋｅｖ−１×１０16／ｃｍ2
Ｈｅ：５２または６０ｋｅＶ−１．０×１０16／ｃｍ2
Ｈ：３０ｋｅｖ−１×１０16／ｃｍ2
Ｈｅ：５２または６０ｋｅＶ−１．０×１０16／ｃｍ2
ＳｉＧｅに関しては、五つの基板、すなわちＨ（Ｈ：３０ｋｅＶ、６×１０16／ｃｍ2）だけ注入した基板および以下のパラメータに従ってＨｅ／Ｈを共注入した四つの他の基板について検討された：
Ｈ：３０ｋｅＶ−１×１０16／ｃｍ2
Ｈｅ：４８，５２，５６または６０ｋｅＶ−１×１０16／ｃｍ2
Ｈ：３０ｋｅＶ−１×１０16／ｃｍ2
Ｈｅ：４８，５２，５６または６０ｋｅＶ−１×１０16／ｃｍ2
図９はＨだけの比較で（これは５００℃または６００℃での修復処理に続いて）、Ｈｅ／Ｈの共注入に関する高い頻度の粗さでは極めて興味ある利益が確認される。
しかし、６００℃の高温処理では、Ｈだけの注入および共注入を含む、すべての変型例において粗さが大幅に低下する（典型的には半分以上）ことが観察される。共注入を実施する場合、これらの粗さの値はさらに低くなる。
５００℃の処理では（これはＳｉで観察されたものと同じように）、ヘリウムのピークが脆化ゾーンより深い位置にある場合、粗さが増大する傾向にあることが観察される。
また、６００℃の高温処理の枠内で、ヘリウムのピークが脆化ゾーンより深い位置となるようにヘリウムを注入する場合、粗さは際立った変化を示さない。ここでは、５００℃での処理時のケイ素やＳｉＧｅで観察されたものとは逆に、予期せぬ挙動が観察される。
図９および図１０に示す結果はこれらの観察を確証している。
６００℃の修復処理時の共注入での挙動は、ヘリウムの注入エネルギーが増加した時（脆化ゾーンより深くずれたヘリウムのピーク）、Ｓｉ層での取り外しの枠内で本出願人がこれまでに確認した現象は、粗さの増加現象だったという限りにおいて驚くべきことである。
図１１では、本出願人は様々な転送層に存在する欠陥数（ＺＮＴ型、ブリスター）を確認する測定も実施した。
巨視的観察（斜光での）によって、ＺＮＴ型またはブリスターの欠陥を検知することができる。ここでは、注入と関係し取り外し後で観察される固有の欠陥の代表としてこれらの欠陥（ＺＮＴ＋ブリスター）の総和を考察する。
Ｈｅ：４８ｋｅＶとＨｅ：５２ｋｅＶの二つの変型例で大量の欠陥が確認されている、すなわちヘリウムの配分プロフィールが水素プロフィールと重複または半ば重複する（この時、ヘリウムのピークは水素拡散ゾーンの＜内部＞にある）変型例である。
逆に、少量の欠陥が変型例Ｈｅ：５６ｋｅＶとＨｅ：６０ｋｅＶで確認されている、すなわちヘリウムの配分プロフィールのピークが水素拡散ゾーンより深い位置にある変型例である。言い換えれば、ブリスター型の欠陥は、ヘリウムを深く注入する時最小化される（またこれは、粗さが増加することのない、６００℃での修復の場合である）。
図６ａおよび図６ｂを参照する本発明の第二の変型例によれば、ドナー基板１０は採取前、歪みＳｉでできた第一層１、Ｓｉ1-xＧｅxでできた第二層２および第一層１の下にあるＳｉ1-xＧｅxでできた第三層３を具備する。第二層２の下、例えば第三層３に本発明により脆化ゾーンが形成される。最終的に歪みＳｉでできた第一層１とＳｉ1-xＧｅxでできた第二層２でＳＧＯＩ構造３０（図６ｂに示すようなＳｔｒａｉｎｅｄ−Ｓｉｌｉｃｏｎ−Ｏｎ−Ｓｉｌｉｃｏｎ Ｇｅｒｍａｎｉｕｍ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ構造）が実現されるように、先に検討したものに従い取り外し後Ｓｉ1-xＧｅxの選択エッチングを実施することができる。
任意選択として、場合により結晶成長により歪みＳｉでできた第一層１を厚くすることができる。
任意選択および代替として、例えばＫＯＨ（水酸化カリウム）、ＮＨ4ＯＨ（水酸化アンモニウム）、ＴＭＡＨ（水酸化テトラメチルアンモニウム）、ＥＤＰ（エチレンジアミン／ピロカテコール／ピラジン）を主成分とする例えば化学種によって、歪みＳｉの第二の選択化学エッチングを実施することができる。この場合、歪みＳｉでできた第一層１はここでは、最初の化学腐食からＳｉ1-xＧｅxでできた第二層２を保護するストップ層の役割しか果たさない。この時、ＳｉＧｅＯＩ構造３０（不図示）が得られる。場合により、歪みＳｉ層をＳｉＧｅＯＩ上で成長させることができるが、この新しい歪んだ層には、以前にエッチングした第一層１より良質の結晶構造がある。
図７ａおよび図７ｂを参照する本発明の第三の変型例によれば、ドナー基板１０は採取前、交互にＳｉ1-xＧｅx（ｘ≠０）でできた第一の層１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅおよび歪みＳｉでできた第二層２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅを含む多層構造を具備する。このように、本発明により同一ドナー基板１０から複数の採取が可能であり、各採取の後にドナー基板１０の残部のリサイクルがあり、新しい採取が準備される。こうして、例えば、同じドナー基板１０からｓＳＯＩ第一構造３０ＡとｓＳＯＩ第二構造３０Ｂが形成される。このタイプの採取の情報は米国特許出願公開第２００４／００５３４７７号明細書に示されている。
本発明の特殊ケースにより、ドナー基板１０の歪んだ各層は［図３ａ〜図３ｅの参照符号《２》、図６ａおよび図６ｂの《１》および図７ａおよび図７ｂの《２Ａ》、《２Ｂ》、《２Ｃ》、《２Ｄ》または《２Ｅ》］厚い、すなわち弾性応力の除去なしで厚みが相対的に大きい。これは低温エピタキシーによる形成で可能になった。例えば、温度約４５０℃と６５０℃でＳｉ0.8Ｇｅ0.2の成長媒体に溶着する歪みＳｉ層を、典型的に何らかの方法で応力除去せずに約３０ｎｍ〜６０ｎｍの間に含まれる厚さにすることができる。
この厚い歪んだ層を形成する場合、応力除去を回避するために、後工程の処理（特に層の溶着とＳｍａｒｔ−Ｃｕｔ（登録商標）で行うこの層の取り外しとの間の処理）で一定の限界温度（溶着温度近辺）を超えてはならない。
このように、厚い歪んだ層の場合、典型的には約１００℃未満の常温で行う接着前のプラズマ活性化を実施するのが有利である（上記で議論した通り）。他方、ＳｉＯ2のような誘電材料でできた少なくとも一つの接着層を、接着する一つまたは二つの面に形成するのが有利であり、この誘電材料でできた層は次に（すなわち、取り外し後）弾性応力を保存する役目を果たす。プラズマ活性化の補足として、温度Ｔ2（上記で議論したような）での取り外し後に熱処理を実施することができる。接着層をまったく予定しなかった場合、Ｔ2は厚い歪んだ層の溶着温度未満が有利である。
当業者は、勿論、他の材料に関する物理的特性や物理量を知る限り、上述の本発明を容易にＳｉ1-xＧｅxまたは歪みＳｉ以外の材料に移し変えることができる。
例えば、図３ａ〜図３ｅで先に説明したステップを取り上げると、当業者は、第一層１がＧｅでできており、第二層２がＡｓＧａでできているドナー基板１０を選択する場合、第一層１のＧｅに注入する（上述したように）場合、次に電気的に絶縁された界面を介してＧｅの残り１’とＡｓＧａの第二層２を受容基板２０に転送する場合、および既知の選択エッチング技術でＧｅの残り１’を選択的に除去する場合、絶縁体上にＡｓＧａの最終構造３０を実現することができる。
同様に、ＳｉＣまたはＳｉ（１１１）の第一層１およびＧａＮの第二層２を具備するドナー基板１０から、例えば絶縁体上にＧａＮ構造を作ることができる。ＡＩＧａＮおよび／またはＡＩＮでできた一つまたは複数のストップ層を場合によりＧａＮ層に予定することができる。ＧａＮでできた第二層２の採取後、ストップ層上部のＧａＮを除去する選択エッチングを実施することができる。
このように、例えば、ＣＨ2、Ｈ2、場合によりＡｒから成るプラズマガスによるドライエッチングでＧａＮをＡＩＮより迅速にエッチングすることができる。
場合により、次にストップ層を除去し、ほとんど表面粗さがなく厚さの均一性が良好なＧａＮ層を最終的に得ることができる。
また、同じように、本発明による方法をＩＩＩ−ＶまたはＩＩ−ＶＩ合金の他の採取層に適合させることもできる。
これらの材料を少量の炭素（約５％）またはドーパントを含む材料に拡散することもできる。
１ 第一層
２ 第二層
３ 第三層
４ 脆化ゾーン
５ ＳｉＯ2層
６ 接着界面
１０ ドナー基板
２０ 受容基板
３０ 構造
２ 第二層
３ 第三層
４ 脆化ゾーン
５ ＳｉＯ2層
６ 接着界面
１０ ドナー基板
２０ 受容基板
３０ 構造
Claims (20)
- 半導体材料から選択される第一の材料でできた第一層（１）と半導体材料から選択される第二の材料でできた第一層（１）の上にある第二層（２）とを含むドナー基板（１０）から、第二層（２）を採取する方法であり、該方法は以下の：
（ａ）前記第二層（２）の下の前記ドナー基板に脆化ゾーン（４）を形成するために、前記ドナー基板に核種を注入するステップと、
（ｂ）受容基板（２０）にドナー基板（１０）を接着するステップと、
（ｃ）第二層と第一層の少なくとも一部を含むドナー基板の少なくとも一部が受容基板に転送され、脆化ゾーン（４）でドナー基板（１０）を分離するために、炉において受容基板に接着されたドナー基板に熱処理を実施するステップと、
（ｄ）第二層（２）に対して第一層の少なくとも一部（１’）を選択エッチングするステップとを含み、
ステップ（ａ）で注入する核種は二つの異なる原子を含み、
同じ炉内でステップ（ｃ）から続けて３５０℃から８００℃の間に含まれる温度で３０分から４時間行なわれる熱処理を含む接着強化に適したステップをさらに含むことを特徴とするものである。 - ステップ（ｂ）の前に実施される、ドナー基板または受容基板の片面または両面のプラズマ活性化をさらに含むことを特徴とする、請求項１に記載の方法。
- 熱処理は５５０℃〜８００℃の間に含まれる温度で行われることを特徴とする、請求項１に記載の方法。
- 熱処理にはステップ（ｃ）の分離温度から熱処理のために選択される温度までの単純温度変化が含まれることを特徴とする、請求項１に記載の方法。
- ステップ（ｃ）は３０分〜２時間に及ぶ期間の間、５００℃で実施されることを特徴とする、請求項４に記載の方法。
- 接着強化に適したステップは、ステップ（ｄ）の前に接着エネルギーが０．８Ｊ／ｍ2以上になるように実施されることを特徴とする、請求項１に記載の方法。
- ステップ（ｃ）の実施直後に出現する前記粗さは、表面１０×１０μｍ2で測定される４０ÅＲＭＳ未満であることを特徴とする、請求項１に記載の方法。
- ステップ（ａ）の間に注入する核種は、ヘリウムと水素を含むことを特徴とする、請求項１に記載の方法。
- ドナー基板はＳｉＧｅ層を具備し、前記ステップ（ａ）は、前記ＳｉＧｅ層に、ドナー基板の厚さのうち、水素拡散ゾーンより深く、またピークが脆化ゾーンより深い位置にくるヘリウム濃度で、脆化ゾーンを形成するように実施されることを特徴とする、請求項８に記載の方法。
- 熱処理は５７５℃〜６２５℃の間に含まれる温度で実施されることを特徴とする、請求項９に記載の方法。
- ヘリウムと水素の量はそれぞれ０．９×１０16／ｃｍ2 、１．０×１０16／ｃｍ2になるように選択されることを特徴とする、請求項９または請求項１０に記載の方法。
- ステップ（ｃ）の後、機械研磨手段を実施しないことを特徴とする、請求項１に記載の方法。
- ステップ（ｄ）の後、第二層を厚くするために、第二層（２）上の第二の材料の結晶を成長させることをさらに含んでいることを特徴とする、請求項１に記載の方法。
- 第一層（１）は０＜ｘ≦１のＳｉ1-xＧｅxでできており、第二層（２）は歪みＳｉでできていることを特徴とする、請求項１に記載の方法。
- ドナー基板（１０）はバルクＳｉ支持基板、ＳｉＧｅでできた緩衝構造、Ｓｉ1-xＧｅx（ｘ≠０）を含む第一層（１）および歪みＳｉでできた第二層（２）を具備することを特徴とする、請求項１に記載の方法。
- 第一層（１）は歪みＳｉでできており、第二層（２）は０＜ｘ≦１のＳｉ1-xＧｅxでできており、ドナー基板（１０）はさらに第一層（１）の下にＳｉ1-xＧｅxでできた第三層（３）を具備することを特徴とする、請求項１に記載の方法。
- ステップ（ａ）の注入は第一層（１）の下でも実施されるものであり、方法はさらに、ステップ（ｃ）とステップ（ｄ）との間に、第一層（１）に対して第三層（３）の残部を選択エッチングすることを含むことを特徴とする、請求項１６に記載の方法。
- ドナー基板（１０）はバルクＳｉ支持基板、ＳｉＧｅでできた緩衝構造および同じドナー基板（１０）から複数の採取ができるように、交互に、ｘ≠０であるＳｉ1-xＧｅ x でできた第一層（１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ）と、歪みＳｉでできた第二層（２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅ）とを含む多層構造とを具備することを特徴とする、請求項１に記載の方法。
- ステップ（ａ）の前に、４５０℃〜６５０℃の間に含まれる温度で歪んだ層を形成することをさらに含み、この歪んだ層を形成するステップとステップ（ｃ）で得られる取り外しとの間で行われる処理は、前記４５０℃〜６５０℃の間に含まれる温度以下で実施されることを特徴とする、請求項１４〜１８のいずれか一つに記載の方法。
- ステップ（ｂ）の前に、ドナー基板（１０）および／または受容基板（２０）へ接着層を形成するステップであって、接着層は電気的絶縁材を含む、形成ステップをさらに含むことを特徴とする、請求項１に記載の方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0402340A FR2867307B1 (fr) | 2004-03-05 | 2004-03-05 | Traitement thermique apres detachement smart-cut |
| FR0402340 | 2004-03-05 | ||
| FR0409980A FR2867310B1 (fr) | 2004-03-05 | 2004-09-21 | Technique d'amelioration de la qualite d'une couche mince prelevee |
| FR0409980 | 2004-09-21 | ||
| PCT/FR2005/000542 WO2005086227A1 (fr) | 2004-03-05 | 2005-03-07 | Technique d’amelioration de la qualite d’une couche mince prelevee |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007526645A JP2007526645A (ja) | 2007-09-13 |
| JP4876067B2 true JP4876067B2 (ja) | 2012-02-15 |
Family
ID=34863204
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007501318A Pending JP2007526644A (ja) | 2004-03-05 | 2005-03-07 | 採取薄膜の品質改善熱処理方法 |
| JP2007501319A Active JP4876067B2 (ja) | 2004-03-05 | 2005-03-07 | 採取薄膜の品質改善処理方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007501318A Pending JP2007526644A (ja) | 2004-03-05 | 2005-03-07 | 採取薄膜の品質改善熱処理方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7276428B2 (ja) |
| EP (2) | EP1733423A1 (ja) |
| JP (2) | JP2007526644A (ja) |
| KR (1) | KR100860271B1 (ja) |
| FR (1) | FR2867310B1 (ja) |
| WO (2) | WO2005086226A1 (ja) |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6717213B2 (en) * | 2001-06-29 | 2004-04-06 | Intel Corporation | Creation of high mobility channels in thin-body SOI devices |
| FR2837981B1 (fr) * | 2002-03-28 | 2005-01-07 | Commissariat Energie Atomique | Procede de manipulation de couches semiconductrices pour leur amincissement |
| US20090325362A1 (en) * | 2003-01-07 | 2009-12-31 | Nabil Chhaimi | Method of recycling an epitaxied donor wafer |
| FR2892228B1 (fr) * | 2005-10-18 | 2008-01-25 | Soitec Silicon On Insulator | Procede de recyclage d'une plaquette donneuse epitaxiee |
| US7538010B2 (en) * | 2003-07-24 | 2009-05-26 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating an epitaxially grown layer |
| FR2857983B1 (fr) * | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| FR2858461B1 (fr) * | 2003-07-30 | 2005-11-04 | Soitec Silicon On Insulator | Realisation d'une structure comprenant une couche protegeant contre des traitements chimiques |
| FR2880988B1 (fr) * | 2005-01-19 | 2007-03-30 | Soitec Silicon On Insulator | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE |
| JP4654710B2 (ja) * | 2005-02-24 | 2011-03-23 | 信越半導体株式会社 | 半導体ウェーハの製造方法 |
| EP1894234B1 (en) | 2005-02-28 | 2021-11-03 | Silicon Genesis Corporation | Substrate stiffening method and system for a layer transfer. |
| US7674687B2 (en) * | 2005-07-27 | 2010-03-09 | Silicon Genesis Corporation | Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process |
| US20070029043A1 (en) * | 2005-08-08 | 2007-02-08 | Silicon Genesis Corporation | Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process |
| US7166520B1 (en) * | 2005-08-08 | 2007-01-23 | Silicon Genesis Corporation | Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process |
| US7427554B2 (en) * | 2005-08-12 | 2008-09-23 | Silicon Genesis Corporation | Manufacturing strained silicon substrates using a backing material |
| EP1777735A3 (fr) * | 2005-10-18 | 2009-08-19 | S.O.I.Tec Silicon on Insulator Technologies | Procédé de recyclage d'une plaquette donneuse épitaxiée |
| FR2892230B1 (fr) * | 2005-10-19 | 2008-07-04 | Soitec Silicon On Insulator | Traitement d'une couche de germamium |
| FR2893446B1 (fr) * | 2005-11-16 | 2008-02-15 | Soitec Silicon Insulator Techn | TRAITEMENT DE COUCHE DE SiGe POUR GRAVURE SELECTIVE |
| FR2896619B1 (fr) * | 2006-01-23 | 2008-05-23 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat composite a proprietes electriques ameliorees |
| FR2896618B1 (fr) * | 2006-01-23 | 2008-05-23 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat composite |
| FR2898431B1 (fr) * | 2006-03-13 | 2008-07-25 | Soitec Silicon On Insulator | Procede de fabrication de film mince |
| EP1835533B1 (en) | 2006-03-14 | 2020-06-03 | Soitec | Method for manufacturing compound material wafers and method for recycling a used donor substrate |
| US7598153B2 (en) * | 2006-03-31 | 2009-10-06 | Silicon Genesis Corporation | Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species |
| TW200802544A (en) * | 2006-04-25 | 2008-01-01 | Osram Opto Semiconductors Gmbh | Composite substrate and method for making the same |
| US20070277874A1 (en) * | 2006-05-31 | 2007-12-06 | David Francis Dawson-Elli | Thin film photovoltaic structure |
| US20070298586A1 (en) * | 2006-06-21 | 2007-12-27 | Nissan Motor Co., Ltd. | Method of manufacturing semiconductor device |
| US20080070340A1 (en) * | 2006-09-14 | 2008-03-20 | Nicholas Francis Borrelli | Image sensor using thin-film SOI |
| US20080173895A1 (en) * | 2007-01-24 | 2008-07-24 | Sharp Laboratories Of America, Inc. | Gallium nitride on silicon with a thermal expansion transition buffer layer |
| JP2008198656A (ja) * | 2007-02-08 | 2008-08-28 | Shin Etsu Chem Co Ltd | 半導体基板の製造方法 |
| US7888223B2 (en) * | 2007-03-28 | 2011-02-15 | United Microelectronics Corp. | Method for fabricating P-channel field-effect transistor (FET) |
| US8664073B2 (en) | 2007-03-28 | 2014-03-04 | United Microelectronics Corp. | Method for fabricating field-effect transistor |
| FR2923079B1 (fr) * | 2007-10-26 | 2017-10-27 | S O I Tec Silicon On Insulator Tech | Substrats soi avec couche fine isolante enterree |
| US7998835B2 (en) * | 2008-01-15 | 2011-08-16 | Globalfoundries Singapore Pte. Ltd. | Strain-direct-on-insulator (SDOI) substrate and method of forming |
| JP5466410B2 (ja) * | 2008-02-14 | 2014-04-09 | 信越化学工業株式会社 | Ｓｏｉ基板の表面処理方法 |
| FR2929758B1 (fr) * | 2008-04-07 | 2011-02-11 | Commissariat Energie Atomique | Procede de transfert a l'aide d'un substrat ferroelectrique |
| FR2931585B1 (fr) * | 2008-05-26 | 2010-09-03 | Commissariat Energie Atomique | Traitement de surface par plasma d'azote dans un procede de collage direct |
| JP5663150B2 (ja) * | 2008-07-22 | 2015-02-04 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| US20100044827A1 (en) * | 2008-08-22 | 2010-02-25 | Kinik Company | Method for making a substrate structure comprising a film and substrate structure made by same method |
| TWI479552B (zh) * | 2008-09-05 | 2015-04-01 | Kinik Co | 表面平滑處理方法 |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| GB2467935B (en) * | 2009-02-19 | 2013-10-30 | Iqe Silicon Compounds Ltd | Formation of thin layers of GaAs and germanium materials |
| TWI451474B (zh) * | 2009-12-14 | 2014-09-01 | Tien Hsi Lee | 一種製作可轉移性晶體薄膜的方法 |
| US20110207306A1 (en) * | 2010-02-22 | 2011-08-25 | Sarko Cherekdjian | Semiconductor structure made using improved ion implantation process |
| FR2961948B1 (fr) * | 2010-06-23 | 2012-08-03 | Soitec Silicon On Insulator | Procede de traitement d'une piece en materiau compose |
| US8196546B1 (en) | 2010-11-19 | 2012-06-12 | Corning Incorporated | Semiconductor structure made using improved multiple ion implantation process |
| US8558195B2 (en) | 2010-11-19 | 2013-10-15 | Corning Incorporated | Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process |
| US8008175B1 (en) | 2010-11-19 | 2011-08-30 | Coring Incorporated | Semiconductor structure made using improved simultaneous multiple ion implantation process |
| FR2968121B1 (fr) | 2010-11-30 | 2012-12-21 | Soitec Silicon On Insulator | Procede de transfert d'une couche a haute temperature |
| RU2469433C1 (ru) * | 2011-07-13 | 2012-12-10 | Юрий Георгиевич Шретер | Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты) |
| FR2980916B1 (fr) | 2011-10-03 | 2014-03-28 | Soitec Silicon On Insulator | Procede de fabrication d'une structure de type silicium sur isolant |
| FR2982071B1 (fr) * | 2011-10-27 | 2014-05-16 | Commissariat Energie Atomique | Procede de lissage d'une surface par traitement thermique |
| US9147803B2 (en) | 2013-01-02 | 2015-09-29 | Micron Technology, Inc. | Engineered substrates having epitaxial formation structures with enhanced shear strength and associated systems and methods |
| JP6511516B2 (ja) * | 2014-05-23 | 2019-05-15 | マサチューセッツ インスティテュート オブ テクノロジー | ゲルマニウム・オン・インシュレータ基板の製造方法 |
| FR3045934B1 (fr) * | 2015-12-22 | 2018-02-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de fabrication d’un empilement de dispositifs electroniques |
| US20180019169A1 (en) * | 2016-07-12 | 2018-01-18 | QMAT, Inc. | Backing substrate stabilizing donor substrate for implant or reclamation |
| US10818540B2 (en) * | 2018-06-08 | 2020-10-27 | Globalwafers Co., Ltd. | Method for transfer of a thin layer of silicon |
| FR3134229B1 (fr) * | 2022-04-01 | 2024-03-08 | Commissariat Energie Atomique | Procede de transfert d’une couche mince sur un substrat support |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187668A (ja) * | 1997-09-04 | 1999-03-30 | Mitsubishi Materials Shilicon Corp | Ｓｏｉ基板の製造方法 |
| JPH11186187A (ja) * | 1997-12-22 | 1999-07-09 | Mitsubishi Materials Silicon Corp | Ｓｏｉ基板の製造方法 |
| JP2000036583A (ja) * | 1998-05-15 | 2000-02-02 | Canon Inc | 半導体基板、半導体薄膜の作製方法および多層構造体 |
| JP2002502122A (ja) * | 1998-02-02 | 2002-01-22 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 原子注入による半導体基板のキャビティ形成法 |
| JP2003037253A (ja) * | 2001-07-26 | 2003-02-07 | Shin Etsu Handotai Co Ltd | Ｓｏｉ基板の製造方法及びｓｏｉ基板 |
| JP2003078116A (ja) * | 2001-08-31 | 2003-03-14 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
| WO2003062507A2 (en) * | 2002-01-22 | 2003-07-31 | S.O.I.Tec Silicon Insulator Technologies | Method for manufacturing a free-standing substrate made of monocrystalline semi-conductor material |
| JP2003324199A (ja) * | 2002-05-01 | 2003-11-14 | Sony Corp | 半導体装置の製造方法 |
| WO2004006326A1 (en) * | 2002-07-09 | 2004-01-15 | S.O.I.Tec Silicon On Insulator Technologies | Method of transferring of a layer of strained semiconductor material |
Family Cites Families (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4462847A (en) * | 1982-06-21 | 1984-07-31 | Texas Instruments Incorporated | Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition |
| US4604304A (en) * | 1985-07-03 | 1986-08-05 | Rca Corporation | Process of producing thick layers of silicon dioxide |
| US4722912A (en) * | 1986-04-28 | 1988-02-02 | Rca Corporation | Method of forming a semiconductor structure |
| JPS63185588A (ja) | 1987-01-27 | 1988-08-01 | 松下電工株式会社 | 電動ドリルドライバ− |
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| JPH06318588A (ja) | 1993-03-11 | 1994-11-15 | Nec Corp | 半導体装置の製造方法 |
| US6159825A (en) * | 1997-05-12 | 2000-12-12 | Silicon Genesis Corporation | Controlled cleavage thin film separation process using a reusable substrate |
| US6150239A (en) * | 1997-05-31 | 2000-11-21 | Max Planck Society | Method for the transfer of thin layers monocrystalline material onto a desirable substrate |
| US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
| JPH11150287A (ja) * | 1997-09-10 | 1999-06-02 | Canon Inc | 太陽電池モジュール、太陽電池付き外囲体、太陽電池付き外囲体の設置方法、及び太陽光発電システム |
| FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| FR2777115B1 (fr) * | 1998-04-07 | 2001-07-13 | Commissariat Energie Atomique | Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede |
| JP3456521B2 (ja) * | 1998-05-12 | 2003-10-14 | 三菱住友シリコン株式会社 | Ｓｏｉ基板の製造方法 |
| US6989294B1 (en) * | 1998-06-10 | 2006-01-24 | Asat, Ltd. | Leadless plastic chip carrier with etch back pad singulation |
| JP3358550B2 (ja) | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| US6352942B1 (en) * | 1999-06-25 | 2002-03-05 | Massachusetts Institute Of Technology | Oxidation of silicon on germanium |
| EP1212787B1 (en) * | 1999-08-10 | 2014-10-08 | Silicon Genesis Corporation | A cleaving process to fabricate multilayered substrates using low implantation doses |
| DE10031388A1 (de) * | 2000-07-03 | 2002-01-17 | Bundesdruckerei Gmbh | Handsensor für die Echtheitserkennung von Signets auf Dokumenten |
| DE60125952T2 (de) * | 2000-08-16 | 2007-08-02 | Massachusetts Institute Of Technology, Cambridge | Verfahren für die herstellung eines halbleiterartikels mittels graduellem epitaktischen wachsen |
| US6448152B1 (en) * | 2001-02-20 | 2002-09-10 | Silicon Genesis Corporation | Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer |
| US6603156B2 (en) * | 2001-03-31 | 2003-08-05 | International Business Machines Corporation | Strained silicon on insulator structures |
| US7238622B2 (en) * | 2001-04-17 | 2007-07-03 | California Institute Of Technology | Wafer bonded virtual substrate and method for forming the same |
| US6593625B2 (en) * | 2001-06-12 | 2003-07-15 | International Business Machines Corporation | Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing |
| US6717213B2 (en) * | 2001-06-29 | 2004-04-06 | Intel Corporation | Creation of high mobility channels in thin-body SOI devices |
| US6649492B2 (en) * | 2002-02-11 | 2003-11-18 | International Business Machines Corporation | Strained Si based layer made by UHV-CVD, and devices therein |
| US6562703B1 (en) * | 2002-03-13 | 2003-05-13 | Sharp Laboratories Of America, Inc. | Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content |
| FR2839385B1 (fr) | 2002-05-02 | 2004-07-23 | Soitec Silicon On Insulator | Procede de decollement de couches de materiau |
| US7335545B2 (en) * | 2002-06-07 | 2008-02-26 | Amberwave Systems Corporation | Control of strain in device layers by prevention of relaxation |
| US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US20030227057A1 (en) * | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
| US7074623B2 (en) * | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
| US7307273B2 (en) * | 2002-06-07 | 2007-12-11 | Amberwave Systems Corporation | Control of strain in device layers by selective relaxation |
| WO2003105189A2 (en) | 2002-06-07 | 2003-12-18 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US6953736B2 (en) * | 2002-07-09 | 2005-10-11 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Process for transferring a layer of strained semiconductor material |
| US7018910B2 (en) * | 2002-07-09 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Transfer of a thin layer from a wafer comprising a buffer layer |
| FR2842349B1 (fr) | 2002-07-09 | 2005-02-18 | Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon | |
| WO2004009861A2 (en) | 2002-07-19 | 2004-01-29 | Asm America, Inc. | Method to form ultra high quality silicon-containing compound layers |
| US20040137698A1 (en) * | 2002-08-29 | 2004-07-15 | Gianni Taraschi | Fabrication system and method for monocrystaline semiconductor on a substrate |
| FR2844634B1 (fr) | 2002-09-18 | 2005-05-27 | Soitec Silicon On Insulator | Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon |
| US6911379B2 (en) * | 2003-03-05 | 2005-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming strained silicon on insulator substrate |
| US7772087B2 (en) * | 2003-12-19 | 2010-08-10 | Commissariat A L'energie Atomique | Method of catastrophic transfer of a thin film after co-implantation |
| US20060014363A1 (en) * | 2004-03-05 | 2006-01-19 | Nicolas Daval | Thermal treatment of a semiconductor layer |
-
2004
- 2004-09-21 FR FR0409980A patent/FR2867310B1/fr active Active
-
2005
- 2005-02-16 US US11/059,122 patent/US7276428B2/en active Active
- 2005-03-07 JP JP2007501318A patent/JP2007526644A/ja active Pending
- 2005-03-07 WO PCT/FR2005/000541 patent/WO2005086226A1/fr active Application Filing
- 2005-03-07 EP EP05737043A patent/EP1733423A1/fr not_active Withdrawn
- 2005-03-07 EP EP05737045A patent/EP1721333A1/fr not_active Withdrawn
- 2005-03-07 JP JP2007501319A patent/JP4876067B2/ja active Active
- 2005-03-07 KR KR1020067020815A patent/KR100860271B1/ko active IP Right Grant
- 2005-03-07 WO PCT/FR2005/000542 patent/WO2005086227A1/fr active Application Filing
- 2005-07-11 US US11/179,713 patent/US7449394B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187668A (ja) * | 1997-09-04 | 1999-03-30 | Mitsubishi Materials Shilicon Corp | Ｓｏｉ基板の製造方法 |
| JPH11186187A (ja) * | 1997-12-22 | 1999-07-09 | Mitsubishi Materials Silicon Corp | Ｓｏｉ基板の製造方法 |
| JP2002502122A (ja) * | 1998-02-02 | 2002-01-22 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 原子注入による半導体基板のキャビティ形成法 |
| JP2000036583A (ja) * | 1998-05-15 | 2000-02-02 | Canon Inc | 半導体基板、半導体薄膜の作製方法および多層構造体 |
| JP2003037253A (ja) * | 2001-07-26 | 2003-02-07 | Shin Etsu Handotai Co Ltd | Ｓｏｉ基板の製造方法及びｓｏｉ基板 |
| JP2003078116A (ja) * | 2001-08-31 | 2003-03-14 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
| WO2003062507A2 (en) * | 2002-01-22 | 2003-07-31 | S.O.I.Tec Silicon Insulator Technologies | Method for manufacturing a free-standing substrate made of monocrystalline semi-conductor material |
| JP2003324199A (ja) * | 2002-05-01 | 2003-11-14 | Sony Corp | 半導体装置の製造方法 |
| WO2004006326A1 (en) * | 2002-07-09 | 2004-01-15 | S.O.I.Tec Silicon On Insulator Technologies | Method of transferring of a layer of strained semiconductor material |
Also Published As
| Publication number | Publication date |
|---|---|
| US7276428B2 (en) | 2007-10-02 |
| WO2005086227A8 (fr) | 2006-10-19 |
| EP1733423A1 (fr) | 2006-12-20 |
| US20050196937A1 (en) | 2005-09-08 |
| US7449394B2 (en) | 2008-11-11 |
| JP2007526645A (ja) | 2007-09-13 |
| WO2005086227A1 (fr) | 2005-09-15 |
| FR2867310A1 (fr) | 2005-09-09 |
| WO2005086226A8 (fr) | 2006-10-26 |
| US20050245049A1 (en) | 2005-11-03 |
| WO2005086226A1 (fr) | 2005-09-15 |
| EP1721333A1 (fr) | 2006-11-15 |
| FR2867310B1 (fr) | 2006-05-26 |
| KR20070085086A (ko) | 2007-08-27 |
| KR100860271B1 (ko) | 2008-09-25 |
| JP2007526644A (ja) | 2007-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4876067B2 (ja) | 採取薄膜の品質改善処理方法 | |
| JP4876068B2 (ja) | スマートカット（登録商標）剥離後の熱処理方法 | |
| US20060014363A1 (en) | Thermal treatment of a semiconductor layer | |
| TWI307935B (en) | Treatment of a removed layer of si1-ygey | |
| TW201041015A (en) | Formation of thin layers of semiconductor materials | |
| US20060141748A1 (en) | Thermal treament of a semiconductor layer | |
| TWI296819B (en) | Formation of a relaxed useful layer from a wafer with no buffer layer and a structure formed thereby | |
| JP4999272B2 (ja) | 共注入後に中温で薄膜を分離する方法 | |
| KR101519643B1 (ko) | 절연체-위-실리콘 ｓｏｉ 타입의 기판을 위한 마감 방법 | |
| US8367519B2 (en) | Method for the preparation of a multi-layered crystalline structure | |
| JP2006505928A5 (ja) | ||
| JP2011515838A (ja) | セミコンダクタオンインシュレータ型基板を製作する方法 | |
| KR100797210B1 (ko) | 다층구조의 제조방법 | |
| JP2008263010A (ja) | Ｓｏｉ基板の製造方法 | |
| KR100842848B1 (ko) | 반도체 층의 열처리 방법 | |
| KR20070090251A (ko) | ＳｉＧｅ 구조체 제조 및 처리방법 | |
| FR3031236A1 (ja) | ||
| JP5032743B2 (ja) | バッファ層を有しないウエハからの緩和された有用層の形成 | |
| JP5096634B2 (ja) | 低いホール密度を有する薄層を得るための方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110418 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110425 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4876067 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |