FR2867310A1 - Technique d'amelioration de la qualite d'une couche mince prelevee - Google Patents
Technique d'amelioration de la qualite d'une couche mince prelevee Download PDFInfo
- Publication number
- FR2867310A1 FR2867310A1 FR0409980A FR0409980A FR2867310A1 FR 2867310 A1 FR2867310 A1 FR 2867310A1 FR 0409980 A FR0409980 A FR 0409980A FR 0409980 A FR0409980 A FR 0409980A FR 2867310 A1 FR2867310 A1 FR 2867310A1
- Authority
- FR
- France
- Prior art keywords
- layer
- forming
- structure according
- bonding
- donor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
L'invention concerne un procédé de formation d'une structure (30) comprenant une couche prélevée (2) à partir d'une plaquette donneuse (10), la plaquette donneuse (10) comprenant avant prélèvement une première couche (1) et une deuxième couche (2) en matériaux différents.Le procédé comprend les étapes suivantes :(a) implantation d'espèces atomiques pour former une zone de fragilisation (4) sous la deuxième couche (2);(b) collage de la plaquette donneuse (10) à une plaquette réceptrice (20) ;(c) apport d'énergie pour désolidariser les couches prélevées (1' et 2) de la plaquette donneuse (10) au niveau de la zone de fragilisation (4) ;(d) gravure sélective de la partie restante de la première couche (1') vis à vis de la deuxième couche (2).Le procédé comprend en outre une étape apte à renforcer le collage, mise en oeuvre à une température inférieure à environ 800°C.Les paramètres de l'implantation réalisée lors de l'étape (a) sont ajustés de sorte à minimiser les rugosités apparaissant immédiatement après la mise en oeuvre de l'étape (c).
Description
La présente invention concerne un procédé de formation d'une structure
comprenant une couche prélevée en matériau semi-conducteur à partir d'une plaquette donneuse, le procédé comprenant les étapes successives suivantes:
(a) implantation d'espèces atomiques pour former une zone de fragilisation dans la plaquette donneuse à une profondeur déterminée; (b) collage de la plaquette donneuse à une plaquette réceptrice; (c) apport d'énergie pour désolidariser la couche prélevée de la lo plaquette donneuse au niveau de la zone de fragilisation; (d) traitement de la couche prélevée.
Ce type de prélèvement de couches est encore appelé Smart-Cut , et est connu de l'homme du métier. On pourra en particulier trouver des détails dans nombre de documents déjà publiés, tels que par exemple l'extrait pages 50 et 51 de l'ouvrage Silicon-on-lnsulator technology: material tools VLSI, second edition de Jean-Pierre Colinge chez Kluwer Academic Publishers .
L'étape (a) peut être réalisée par simple implantation (par exemple d'hydrogène) ou par co-implantation (par exemple d'hydrogène et d'hélium), avec un dosage des espèces chimiques à implanter et une énergie d'implantation adaptées.
L'étape (b) de collage de la plaquette réceptrice (de la couche prélevée), se fait typiquement au niveau de la surface de la plaquette donneuse ayant subi l'implantation, par l'intermédiaire d'une couche de collage en matériau diélectrique, tel que du SiO2.
Les techniques de collage typiquement employées par l'homme du métier comprennent un premier collage par adhésion moléculaire. On pourra se référer au document "Semiconductor Wafer Bonding Science and Technology" (Q-Y. Tong et U. Gbsele, a Wiley Interscience publication, Johnson Wiley & Sons, Inc.), pour obtenir plus d'informations.
Lors de l'étape (c), l'énergie est au moins en partie apportée, typiquement, sous forme thermique. C'est alors le budget thermique (le couple température/durée du traitement thermique) qu'il faut considérer pour déterminer le moment où la couche à prélever se détachera.
On pourra ainsi former une structure semiconducteur-sur-isolant, telle qu'une structure SOI (dans le cas où la couche prélevée est en silicium), SiGeOI (dans le cas où la couche prélevée est en silicium germanium), sSOI (dans le cas où la couche prélevée est en silicium contraint) ou GeOl (dans le cas où la couche prélevée est en germanium).
II est fréquent d'observer qu'après détachement de la couche prélevée, cette dernière présente des rugosités qui peuvent être importantes, ainsi qu'une diminution de sa qualité cristalline en surface, du fait notamment de l'étape d'implantation et de l'étape de détachement ayant été mises en oeuvre antérieurement.
En référence à la figure 1, est schématiquement représentée une structure semiconducteur-sur-isolant 30 (constituée d'une plaquette réceptrice 20 recouverte de la couche prélevée 1 par l'intermédiaire d'une couche isolante électriquement 5) qui présente, dans sa partie semiconductrice (i.e. la couche prélevée 1), une telle diminution de qualité cristalline.
On peut ainsi observer que la couche prélevée 1 comprend une zone 20 défectueuse 1A, cette zone défectueuse 1A comprenant des défauts cristallins et une rugosité superficielle existants.
La zone défectueuse 1A a une épaisseur typiquement autour de 150 nm pour une implantation atomique d'hydrogène.
En outre, l'étape d'implantation peut avoir provoqué dans la couche à prélever 1 une diminution de la qualité cristalline.
L'étape (d) de traitement de la couche prélevée 1 est alors nécessaire à mettre en oeuvre pour retirer cette zone défectueuse 1A, et récupérer ainsi au moins une partie de la zone saine 1B de la couche prélevée 1.
On pourra par exemple mettre en oeuvre un polissage mécanique ou une planarisation mécano-chimique ( CMP ) pour rattraper les rugosités de surface, et/ou des étapes d'oxydation sacrificielle de la zone défectueuse 1A.
Pour illustration, un tel procédé à cinq étapes est divulgué dans le document US2004/0053477, dans lequel on réalise le prélèvement d'une s couche de Si contraint à partir d'un substrat donneur comprenant une couche tampon en SiGe. L'étape (a) consiste à réaliser l'implantation dans la couche tampon et l'étape (d) comprend l'enlèvement de la partie prélevée de la couche tampon au moyen d'un polissage de la surface en SiGe puis d'une gravure sélective du SiGe vis à vis du Si contraint. La gravure io sélective permet notamment d'obtenir au final la couche souhaitée avec une bonne qualité de surface, sans risquer de trop l'endommager (ce qui pourrait être le cas si on mettait en oeuvre un unique polissage).
Cependant, la gravure chimique mise en oeuvre lors de cette étape (d) peut dans certains cas amener des problèmes de décollement au moins partiel de l'interface de collage (collage réalisé lors de l'étape (b)). En effet, la gravure chimique de l'étape (d) peut en particulier délaminer en bord la couche de collage, c'est à dire attaquer cette dernière au niveau de son affleurement par la tranche de la structure réalisée. On pourra citer par exemple le cas d'un traitement HF sur une structure sSOI ( strained Silicon On Insulator ) comprenant du SiO2 enterré sous le Si contraint, ou le cas d'un traitement H202:HF:HAc (HAc étant l'abréviation d'acide acétique) sur une structure sSi/SiGeOI ( strained Silicon on SiGe On Insulator ), où les couches de SiGe et de SiO2 enterrées sont susceptibles d'être gravées sous la couche de Si contraint.
Une alternative qui pourrait être envisagée pour contourner ce dernier problème serait de diluer plus fortement la solution de gravure de sorte à pouvoir mieux contrôler son action. Mais cette solution n'est pas satisfaisante du fait qu'elle ne résout pas totalement le problème de délamination et qu'on ralentit sensiblement le procédé.
En outre, cette gravure chimique nécessite une préparation préalable de la surface de gravure, typiquement réalisée par des moyens mécaniques de polissage. En effet, cette préparation à la gravure reste nécessaire pour rattraper une partie des rugosités importantes qui pourraient par la suite provoquer une gravure trop inhomogène apte à créer des défauts traversants ou trous dans la couche restante.
Or les actions successives d'un polissage et d'une gravure chimique rendent l'étape (d) de finition post-détachement (ainsi que l'ensemble du procédé de prélèvement) longue, complexe et coûteuse d'un point de vue économique.
Un premier but de l'invention est de diminuer la durée, le coût économique, et le nombre des moyens de traitement, lors de l'étape (d), io d'une couche prélevée, et en particulier ne plus utiliser des moyens mécaniques de polissage.
Un deuxième objectif de l'invention est d'éviter la délamination en bord de la couche de collage lors de la mise en oeuvre d'une gravure chimique de finition.
Un troisième objectif de l'invention est de réaliser une structure, telle qu'une structure semiconducteur sur isolant, comprenant une couche prélevée incluant un matériau plus fragile que le Si, tel que le Si contraint ou le SiGe.
Un quatrième objectif est de réaliser une telle structure à partir d'une couche prélevée de meilleure qualité.
Un cinquième objectif de l'invention est de diminuer la quantité de matière sacrifiée lors du traitement de la couche prélevée.
Un sixième objectif de l'invention est de proposer une méthode simple de traitement de la couche prélevée et s'intégrant facilement dans 25 l'ensemble du procédé de prélèvement de type Smart-Cut .
La présente invention tente de pallier ces problèmes en proposant selon un premier aspect, un procédé de formation d'une structure comprenant une couche prélevée à partir d'une plaquette donneuse, la plaquette donneuse comprenant avant prélèvement une première couche en un premier matériau choisi parmi les matériaux semiconducteurs et une deuxième couche sur la première couche en un deuxième matériau choisi parmi les matériaux semiconducteurs, le procédé comprenant les étapes suivantes: (a) implantation d'espèces atomiques pour former une zone de fragilisation sous la deuxième couche; (b) collage de la plaquette donneuse à une plaquette réceptrice; (c) apport d'énergie pour désolidariser les couches prélevées de la plaquette donneuse au niveau de la zone de fragilisation; (d) gravure sélective de la partie restante de la première couche vis à vis de la deuxième couche; io caractérisé en ce que les paramètres de l'implantation réalisée lors de l'étape (a) sont ajustés de sorte à minimiser les rugosités apparaissant immédiatement après la mise en oeuvre de l'étape (c), et en ce qu'il comprend en outre une étape apte à renforcer le collage, mise en oeuvre à une température inférieure à environ 800 C.
D'autres caractéristiques possibles de l'invention sont: - l'étape apte à renforcer le collage est mise en oeuvre avant l'étape (b) , et comprend une activation plasma; - l'étape apte à renforcer le collage est mise en oeuvre après l'étape (b) , et comprend un traitement thermique; - le traitement thermique se fait à une température comprise entre environ 350 C et environ 800 C pendant 30 minutes à 4 heures environ; - le traitement thermique se fait à une température comprise entre environ 550 C et environ 800 C pendant 30 minutes à 4 heures environ; - le traitement thermique est mis en oeuvre après l'étape (c) et en continuité de l'étape (c), dans un même four; - le traitement thermique comprend un simple changement de la température à partir de la température de désolidarisation de l'étape (c) jusqu'à la température choisie pour le traitement thermique; - l'étape (c) est mise en oeuvre autour de 500 C pendant une durée pouvant aller d'environ 30 minutes à 2 heures; 2867310 6 - l'étape apte à renforcer le collage est mise en oeuvre de sorte à avoir, avant l'étape (d), une énergie de collage supérieure ou égale à environ 0,8 J/m2; - lesdites rugosités apparaissant immédiatement après la mise en oeuvre de 5 l'étape (c) sont inférieures à environ 40ÂRMS mesurée sur une surface de 10xlOpm; - les espèces atomiques implantées lors de l'étape (a) comprennent deux éléments atomiques distincts, l'étape (a) étant ainsi une co-implantation; - la co-implantation de l'étape (a) est une co-implantation d'hélium et d'hydrogène; - les dosages de l'hélium et de l'hydrogène sont choisis comme étant, respectivement, de l'ordre de 0,9.1016/cm2 et de l'ordre de 1,0.1016/cm2; - après l'étape (c), le procédé ne comprend pas la mise en oeuvre de moyens mécaniques de polissage; - le procédé comprend en outre, après l'étape (d), une croissance cristalline du deuxième matériau sur la deuxième couche pour épaissir cette dernière; - la première couche est en Si1_XGex avec 0 < x 5 1 et la deuxième couche est en Si contraint élastiquement; - la plaquette donneuse comprend un substrat support en Si massif, une 20 structure tampon en SiGe, une première couche comprenant du Si1_XGex (x 0) et une deuxième couche en Si contraint; - la première couche est en Si contraint élastiquement et la deuxième couche est en Si1_xGex avec 0 < x 5 1, la plaquette donneuse comprenant en outre une troisième couche en Si1_xGex sous la première couche; - l'implantation de l'étape (a) est réalisée aussi sous la première couche, et le procédé comprenant en outre, entre l'étape (c) et l'étape (d), une gravure sélective de la partie restante de la troisième couche vis à vis de la première couche; - la plaquette donneuse comprend un substrat support en Si massif, une 30 structure tampon en SiGe, et une structure multicouche comprenant alternativement des premières couches en Si1_xGex (x 0) et des 2867310 7 deuxièmes couches en Si contraint, de sorte à pouvoir réaliser une pluralité de prélèvements à partir de la même plaquette donneuse; - chaque couche en Si contraint a une épaisseur plus grande que l'épaisseur critique d'équilibre; - le procédé comprend en outre, avant l'étape (a), la formation de cette couche contrainte a une température de dépôt comprise entre environ 450 C et environ 650 C, et en ce que les traitements mis en oeuvre entre ce dépôt et le détachement obtenu à l'étape (c) sont effectués à des températures inférieures ou égale à la température de déposition.
io - le procédé comprend en outre, avant l'étape (b), une étape de formation d'une couche de collage sur la plaquette donneuse et/ou sur la plaquette réceptrice, la couche de collage comprenant un matériau isolant électriquement, tel que par exemple du SiO2, du Si3N4 ou du Six0yNZ; Selon un deuxième aspect, l'invention propose une application dudit procédé de formation d'une structure, à la formation d'une structure semiconducteu r-sur-isolant.
Selon un troisième aspect, l'invention propose une structure semiconducteur-sur-isolant obtenue après avoir mis en oeuvre toutes les étapes (a), (b) et (c) du procédé, et après avoir retiré le contact des couches prélevées avec la partie restante de la plaquette donneuse, cette structure présentant des rugosités inférieures à 40QRMS mesurée sur une surface de 10xlOpm, et une énergie de collage supérieure ou égale à environ 0,8 J/m2.
D'autres caractéristiques, buts et avantages de l'invention apparaîtront mieux à la lecture de la description détaillée suivante de mise en oeuvre de procédés préférés de celle-ci, donnés à titre d'exemples non limitatif et faits en référence aux dessins annexés auxquels: La figure 1 représente une vue en coupe schématique d'une structure semiconducteur- sur-isolant obtenue après la mise en oeuvre d'un procédé Smart-Cut selon l'état de la technique.
La figure 2 représente une vue en coupe obtenue par TEM par la Demanderesse d'une structure semiconducteur-sur-isolant obtenue après la mise en oeuvre d'un procédé selon l'invention.
Les figures 3a à 3e représentent schématiquement les différentes étapes d'un procédé selon l'invention pour former une structure comprenant une couche prélevée par Smart-Cut .
La figure 4 représente une première évolution temporelle des températures des traitements thermiques pouvant être mis en oeuvre selon l'invention lors de l'étape de désolidarisation et lors du traitement de la couche prélevée selon le procédé représenté par les figures 3a à 3e.
La figure 5 représente une deuxième évolution temporelle des températures des traitements thermiques pouvant être mis en oeuvre selon io l'invention lors de l'étape de désolidarisation et lors du traitement de la couche prélevée selon le procédé représenté par les figures 3a à 3e.
Les figures 6a et 6b représentent schématiquement une première variante selon l'invention.
Les figures 7a et 7b représentent schématiquement une deuxième 15 variante selon l'invention.
Nous représentons ci-dessous des exemples de mises en oeuvre de procédés selon l'invention, ainsi que d'applications selon l'invention, basés sur des couches prélevées par Smart-Cut en matériau ou en alliage de type IV, et en particulier en Si et en SiGe.
En référence aux figures 3a à 3e, est illustré un premier procédé de prélèvement d'une première couche 1 en Si1_xGex (avec x E]0;1]) et d'une deuxième couche 2 en Si contraint élastiquement, à partir d'une plaquette donneuse 10, pour les transférer sur une plaquette réceptrice 20, selon l'invention.
En référence à la figure 3a, une plaquette donneuse 10, comprenant la première couche 1 en Si1_xGex et la deuxième couche 2 en Si contraint à prélever, est illustrée.
De manière classique, une plaquette donneuse 10 incluant du Sil_ xGex, comprend un substrat 5 massif en Si sur lequel a été formée, par exemple par croissance cristalline, une structure tampon en SiGe (non représentée) composée de différentes couches. En particulier, cette dernière peut avoir une évolution graduelle en épaisseur de sa composition en Ge, allant de 0% au niveau du substrat massif en Si jusqu'à environ 100x% au niveau de l'interface avec la première couche 1 en Sii_XGex (elle aussi préférentiellement formée par croissance cristalline).
Une deuxième couche 2 en Si contraint est formée sur la première couche 1 en Si1,Gex. Dans un premier cas, la croissance de la deuxième couche 2 est réalisée in situ, directement en continuation de la formation de la première couche 1. Dans un deuxième cas, la croissance de la deuxième couche 2 est réalisée après une légère étape de préparation de surface de la couche d'adaptation 2 sous-jacente, par exemple par polissage CMP.
La deuxième couche 2 en Si est avantageusement formée par épitaxie en utilisant les techniques connues telles que les techniques CVD et MBE (abréviations respectives de Chemical Vapor Deposition et Molecular Beam Epitaxy ).
Le silicium compris dans la deuxième couche 2 est alors obligé par la première couche 1 à augmenter son paramètre de maille nominal pour le rendre sensiblement identique à celui de son substrat de croissance et présenter ainsi des contraintes élastiques internes en tension. Il est nécessaire de former une deuxième couche 2 assez mince: une épaisseur de couche trop importante, supérieure à une épaisseur critique d'équilibre, provoquerait en effet une relaxation de la contrainte dans l'épaisseur du film vers le paramètre de maille nominal du silicium et/ou une génération de défauts. On pourra se référer au document intitulé "High-mobility Si and Ge structures" de Friedrich Schaffler ("Semiconductor Science Technology" 12 (1997) 1515-1549) pour plus de précisions à ce sujet.
Toutefois, dans le cas particulier d'un dépôt de matériau contraint à une température suffisamment basse, il peut devenir possible de former une telle deuxième couche contrainte 2 ayant une épaisseur supérieure à l'épaisseur critique d'équilibre (discuté plus loin).
En référence à la figure 3b, une zone de fragilisation 4 est ensuite formée dans la plaquette donneuse 10 sous la deuxième couche 2. En particulier, cette implantation peut être faite dans la première couche 1 en Sii_XGex (tel que représenté sur la figure 3b).
Cette zone de fragilisation 4 est formée par implantation d'espèces atomiques dont le dosage, la nature, et l'énergie sont choisis de sorte à déterminer une profondeur d'implant et un niveau de fragilisation.
En particulier, les paramètres déterminant l'implantation d'espèces atomiques sont ajustés de sorte à minimiser les rugosités apparaissant au niveau de la zone de fragilisation 4 après détachement. En effet, l'ampleur des rugosités post-détachement est en partie causée par les paramètres définissant l'implantation employée, comme on va le voir par la suite.
Ainsi, préférentiellement selon l'invention, l'implantation d'espèces io atomiques peut être une co-implantation d'espèces atomiques (i.e. une implantation de, principalement, au moins deux espèces atomiques), telle que par exemple une co-implantation d'hydrogène, et d'hélium ou d'Argon ou d'un autre gaz rare ou d'un autre gaz adapté.
Dans le cas d'une co-implantation, la Demanderesse a en effet 15 remarqué que la zone de fragilisation 4 est en général plus fine que dans le cas d'une simple implantation (voir étude ci-après).
L'énergie de l'implantation est choisie de sorte à avoir une profondeur d'implant voisine de la profondeur de la première couche 1.
Ainsi, pour une co-implantation avec de l'hélium à environ 0,9.10161cm2 et une énergie comprise entre 50 et 90 Kev et de l'hydrogène à 1,0.1016/cm2 et une énergie comprise entre 20 et 60 Kev, on pourra obtenir une profondeur d'implant de l'ordre de 300 à 600 nanomètres.
Mais on pourra surtout obtenir une rugosité post-détachement inférieure aux rugosités obtenues avec une simple implantation d'hydrogène ou d'hélium. Cette rugosité est ainsi typiquement inférieure à environ 40À RMS, mesurée sur une surface de 10xlOpm.
En référence à la figure 3c, une étape de collage d'une plaquette réceptrice 20 avec le côté de la plaquette donneuse 10 ayant subi la coimplantation, est mise en oeuvre.
La plaquette réceptrice 20 peut être en Si massif ou en d'autres matériaux.
Antérieurement à l'étape d'implantation, une couche de collage pourra être formée, telle qu'une couche comprenant du SiO2, du Si3N4, du SiXOyNZ sur l'une et/ou l'autre des surfaces respectives à coller. La technique employée pour former cette couche de collage pourra être un dépôt, afin d'éviter toute détérioration des contraintes dans la deuxième couche 2 ou toute diffusion conséquente dans la première couche 1.
Antérieurement à la mise en contact de la plaquette réceptrice 20 avec la plaquette donneuse 10, une préparation des surfaces à coller peut éventuellement être mise en oeuvre, employant les techniques connues de io nettoyage et de préparation de surface telles que des solutions SC1 et SC2, des solutions ozonées, etc. Le collage en tant que tel peut être en premier lieu réalisé par adhésion moléculaire, en pouvant tenir compte de l'hydrophilie que présente chacune des deux surfaces à coller.
On pourra aussi mettre en oeuvre une activation plasma d'une ou des deux surfaces de collage juste avant de réaliser le collage.
Une activation plasma permet notamment de créer des liaisons pendantes, par exemple sur une surface d'oxyde, sur la ou les surfaces traitées, et donc augmente les forces du collage à réaliser et réduit le nombre de défauts à l'interface de collage 6, ainsi que leur influence sur la qualité du collage.
Un tel renforcement de l'interface de collage 6 aura aussi comme avantage de rendre alors cette interface beaucoup plus résistante à l'attaque chimique d'une gravure ultérieure (mise en oeuvre au moment de la finition de la surface de la couche prélevée), et éviter des problèmes de délamination en bord tels que discutés auparavant, qui peuvent typiquement apparaître pour une énergie de collage inférieure à environ 0, 8 J/m2.
En particulier, l'activation plasma est mise en oeuvre pour qu'au final, après collage et après prélèvement, l'énergie de collage soit supérieure ou égale à environ 0,8 J/m2.
Le plasma peut être par exemple obtenu à partir d'un gaz inerte, comme l'Ar ou le N2, ou à partir d'un gaz oxydant, comme l'O2.
L'activation plasma est typiquement réalisée à une température ambiante, inférieure à environ 100 C. L'utilisation de cette technique a donc aussi comme avantage de ne pas provoquer de problèmes notables de diffusion de Ge de la première couche 1 en SiGe vers la deuxième couche 2 en Si contraint (la température où diffusion du Ge commence à être importante dans l'épaisseur des couches voisines pour des températures bien plus élevées, typiquement de l'ordre de 800 C ou plus).
io La durée du traitement plasma est très rapide, typiquement inférieure à 1 minute.
L'équipement utilisé sera par exemple un équipement standard de gravure plasma de type RIE, ICP-RIE, ou autre.
Après avoir mis en oeuvre un tel traitement plasma avant collage, un traitement thermique de recuit inférieur à 800 C ou inférieur à une température limite à partir de laquelle on considère que la diffusion du Ge dans les couches voisines devient préjudiciable, pourra être mis en oeuvre postérieurement au collage, pour renforcer encore le collage de sorte à éviter encore plus toute délamination lors de la gravure sélective post- prélèvement, contrairement aux traitements thermiques sans activation plasma préalable qui demandent, pour un résultat équivalent, des températures supérieures à environ 900 C pour être efficaces et qui ne peuvent être réalisés dans le cas présent à cause notamment des problèmes de diffusion de Ge.
On pourra ainsi typiquement atteindre une énergie de collage d'au moins 1J/m2 après un traitement thermique de recuit à 200 C, dans le cas où le collage est précédé d'une activation plasma.
En référence à la figure 3d, est décrite l'étape de désolidarisation. Celle-ci est réalisée grâce à un apport d'énergie thermique et/ou d'énergie mécanique, suffisant pour casser les liaisons faibles au niveau de la zone de fragilisation 4, et ainsi désolidariser la plaquette donneuse 10 en une première partie 10' comprenant un reste de la première couche 1" et en une deuxième partie 30 comprenant l'autre partie de la première couche 1' et la deuxième couche 2. Cette énergie thermique peut alors être suffisante pour provoquer, au niveau de la zone de fragilisation 4, des effets thermiques sur les espèces gazeuses qui y sont enfermées provoquant la rupture des liaisons faibles.
La désolidarisation pourra être obtenue à des températures comprises entre environ 300 C et environ 600 C pendant des temps plus ou moins longs selon que, respectivement, la température est moins ou plus élevée.
io On pourra par exemple mettre en oeuvre, pour une couche à prélever en Siq_xGex, un traitement thermique à une température d'environ 500 C pendant une durée pouvant aller de 15 à 30 minutes jusqu'à 2 heures.
Dans le cas où la désolidarisation est réalisée uniquement par traitement thermique, cela peut permettre de réaliser la désolidarisation sans nécessairement retirer le contact avec la partie restante de la plaquette donneuse 10'.
Dans ce dernier cas, et optionnellement, on pourra réaliser un nouveau traitement thermique directement à la suite de la désolidarisation, sans sortir les plaquettes du four (dans lequel a eu lieu le traitement thermique de désolidarisation), et sans effectuer de manipulations supplémentaires qui représenteraient une perte de temps, et nécessiteraient d'utiliser un matériel approprié. En outre, la partie restante de la plaquette donneuse 10' offre une protection aux première et deuxième couches 1' et 2 prélevées contre d'éventuels contaminants, oxydants, ou autres espèces, ce qui offre la possibilité de mettre en oeuvre le nouveau traitement thermique dans des atmosphères diverses.
Un traitement thermique pourra aussi tout à fait s'effectuer après que les plaquettes aient été physiquement séparées (et sorties du four de détachement).
Ainsi, selon une variante du procédé de l'invention, on met en oeuvre un traitement thermique de renforcement de l'interface de collage 6 directement après la désolidarisation.
Ce traitement thermique peut être mis en oeuvre en complément ou en remplacement de l'activation plasma éventuellement mise en oeuvre avant collage (voir ci-dessus).
Dans le cas où ce traitement thermique est mis en oeuvre en s complément de l'activation plasma, on pourra alors faire en sorte que les effets combinés de ces deux traitements atteignent les objectifs souhaités, et notamment une énergie de collage suffisante pour rendre l'interface de collage 6 résistante à l'attaque chimique d'une gravure ultérieure, et pour éviter alors des problèmes de délamination en bord tels que discutés io auparavant. On peut ainsi combiner les deux traitements de renforcement de l'interface de collage 6 pour obtenir une énergie de collage supérieure ou égale à environ 0,8 J/m2.
Dans tous les cas, le traitement thermique de renforcement de l'interface de collage 6 est réalisé à une température T2 choisie inférieure à la température à partir de laquelle le Ge diffuse de manière non négligeable dans l'épaisseur de la.deuxième couche 2.
Ce traitement thermique est choisi de sorte à renforcer suffisamment le collage pour empêcher tout risque de délamination en bord lors de lagravure sélective qui sera mise en oeuvre après prélèvement. En particulier, on pourra mettre en oeuvre ce traitement thermique de sorte à obtenir au final une énergie de collage supérieure ou égale à environ 0, 8 J/m2.
Le traitement thermique de renforcement de l'interface de collage 6 est réalisé à une température T2 choisie inférieure ou égale à environ 800 C.
Dans le cas où la partie restante 10' de la plaquette donneuse et la structure 30 sont toujours en contact après désolidarisation, ce traitement thermique de renforcement de l'interface de collage 6 est réalisé à une température inférieure à la température de réadhérence à partir de laquelle les deux parties 1' et 1" de la première couche réadhèrent (ou se resolidarisent), la température de réadhérence étant considérée ici, dans le cadre de l'invention, et en se basant sur des expériences réalisées par la Demanderesse sur du SiGe, supérieure à environ 800 C.
De manière optionnelle, la température T2 est supérieure à la température TI à laquelle les plaquettes 10 et 20 ont été soumises lors de l'étape de solidarisation.
Ce traitement thermique de renforcement du collage est mis en 5 oeuvre en atmosphère inerte (telle qu'une atmosphère d'Ar ou de N2), légèrement oxydante ou oxydante.
La température T2 peut ainsi par exemple se situer entre 350 C et 800 C, maintenue pendant 30 minutes à 4 heures.
La température T2 peut encore plus particulièrement être comprise io entre 550 C et 800 C, maintenue pendant 30 minutes à 4 heures.
En référence aux figures 4 et 5, sont donnés des exemples d'évolutions possibles de températures selon l'invention lors des phases de solidarisation et de renforcement de l'interface de collage 6.
Ainsi, en référence à la figure 4, un premier pallier à environ 500 C est atteint et maintenu pendant environ 30 minutes afin de réaliser au bout du compte une désolidarisation (au niveau de la flèche 1000), puis une élévation de la température à 600 C environ pour réaliser un traitement thermique de renforcement de l'interface de collage 6 selon l'invention (au niveau du pallier de température 2000). Ce traitement thermique de renforcement de l'interface de collage 6 pourrait alors durer 2 heures ou plus.
En référence à la figure 5, la désolidarisation ne se réalise pas ici au cours d'un pallier de température mais lors d'une montée en température à une température autour de 500 C (au niveau de la flèche 1000 sur la figure), puis le pallier 2000 de température de renforcement de l'interface de collage 6 est atteint à environ 600 C.
De manière surprenante, la Demanderesse a ainsi remarqué qu'en mettant en oeuvre une telle étape de renforcement de l'interface de collage 6, en particulier lorsqu'elle est succède à une étape de co-implantation, les couches prélevées présentaient alors: une amélioration de la qualité cristalline de ses parties endommagées lors de l'implantation (en référence à la figure 3b) et lors de la désolidarisation (en référence à la figure 3d) ; une surface lissée, notamment pour les rugosités haute fréquence 5 (rugosité HF) ; une énergie de collage supérieure à environ 0, 8 Jlm2 (sans activation plasma).
Après retrait de la partie restante de la plaquette donneuse 10' du contact avec les couches prélevées 1' et 2, est obtenue une structure 30 io comprenant la plaquette réceptrice 20, la deuxième couche 2 et la partie restante de la première couche 1'. Cette structure 30 présente une qualité cristalline améliorée et une rugosité diminuée, sans qu'il y ait eu besoin de mettre en oeuvre une opération intermédiaire de polissage.
Dans le cas où une couche de collage isolante électriquement a été formée antérieurement, entre la deuxième couche 2 et la plaquette réceptrice 20, on obtient alors une structure SiGe/sSOI ou Ge/sSOI.
Une étape de finition est alors mise en oeuvre pour retirer les quelques faibles rugosités et les quelques défauts cristallins subsistant en surface, telles que la mise en oeuvre d'une gravure chimique.
Des moyens mécaniques de polissage mis en oeuvre antérieurement à la gravure chimique pour diminuer les rugosités superficielles (et donc pour diminuer les inhomogénéités entre les différents points du front de gravure), ne doivent pas être nécessairement prévus. En effet, comme nous le verrons plus loin, la co-implantation mise en oeuvre assure une surface de prélèvement beaucoup plus lisse que dans le cas d'une simple implantation.
D'autre part, le traitement thermique de renforcement du collage a permis de diminuer substantiellement ces rugosités, comme décrit ci-dessus, et d'augmenter l'énergie de collage.
Eventuellement, la couche 1' de Sii,Gex est enlevée afin d'obtenir une structure finale sSOI. On pourra ensuite éventuellement épaissir l'épaisseur de silicium contraint de cette structure sSOI par épitaxie.
Pour enlever sélectivement la couche 1' de Si1,Gex, on pourra mettre en oeuvre une gravure sélective en employant par exemple du HF:H202:CH3COOH, du SC1 (NH4OH / H2O2 / H20), ou HNA (HF/HNO3/H2O).
Une sélectivité d'environ 40:1 entre le SiGe et le sSi peut être obtenue avec du CH3000H/H202/HF.
i0 Un exemple de concentration qui peut être choisie pour le CH3000H/H2021HF est 4:3:0.25, et pour le SC1 est 1:1:5.
Le temps de gravure est directement corrélé avec la vitesse de la gravure. II est typiquement d'environ 5 minutes pour 800Â à graver avec du CH3000H/H202/HF.
Ainsi, la co-implantation et la mise en oeuvre éventuelle du traitement thermique de renforcement du collage ayant considérablement diminué les rugosités superficielles et les non-uniformités d'épaisseur dans les couches prélevées 1' et 2, il est possible de mettre en oeuvre des gravures sélectives sensiblement identiques à celles de l'état de la technique, mais en supprimant aussi les inconvénients qu'elles pouvaient présenter, tels que la nécessité de mettre en oeuvre préalablement des moyens mécaniques de polissage.
En outre, le renforcement du collage (réalisé par activation plasma et/ou traitement thermique post-désolidarisation) est suffisant pour s'affranchir des problèmes de délamination en bord évoqués plus haut.
En référence à la figure 2, une structure 30 SiGeOl à 20% de Ge (photographiée par TEM) obtenue par la Demanderesse suite à un transfert d'une simple couche de Sio,8Geo,2 dans laquelle a été réalisée la zone de fragilisation, et suite à un traitement thermique de postdésolidarisation à 600 C, montre une couche prélevée 1 en Sio,8Geo,2 (i.e. l'équivalent desdites première couche 1 et deuxième couche 2 réunies, discutées auparavant en référence aux figures 3a à 3e), couvre une couche de SiO2 5 et comprend très peu de défauts cristallins et très peu de rugosités par rapport à celle de la structure semiconducteur-sur-isolant de la figure 1.
On remarquera notamment la disproportion entre l'épaisseur de la zone défectueuse 1A de la couche prélevée 1 en référence à la figure 1 et celle de la couche prélevée 1 guérie en référence à la figure 2.
De même, et pour une même épaisseur de couches prélevées 1 pour la figure 1 et pour la figure 2, la zone saine 1B est bien plus importante en proportion dans le SiGeOl obtenu selon l'invention que dans le semiconducteur-sur-isolant selon l'état de la technique.
Io En outre, des résultats de mesures de rugosités sur une telle structure SiGeOl à 20% de Ge, effectuées par la Demanderesse, sont présentés dans le tableau ci-dessous. Ces mesures ont été réalisées juste après désolidarisation à 500 C pendant 30 minutes suite à de simples implantations ou de co-implantations, et à un traitement thermique de renforcement de collage (post-désolidarisation) à 500 C ou à 600 C.
Les rugosités ont été mesurées et sont données en valeurs RMS et en Peak to Valley (PV) par AFM sur des surfaces (10 pm x 10 pm).
II y a lieu de noter que la Demanderesse a effectué un nombre de mesures suffisant pour valider les résultats.
Nature de l'implantation Traitement de Rugosités renforcement du collage RMS (A) PV(À) Simple implant de H: 500 C/30mn 80-85 850 H: 40keV 6. 1016/cm2 Co-implant de H et He: 500 C/30mn 49 407 ^ H: 35keV 1,0.1016/cm2 He: 70keV 0,9.1016/cm2 600 C/30mn 33 272 De ce tableau, on remarque que les rugosités sont moins importantes dans le cas d'une co-implantation que dans le cas d'une implantation.
2867310 19 Ainsi, la Demanderesse a mis en évidence l'influence de la nature de l'implantation réalisée dans du SiGe pour former une zone de fragilisation 4, sur l'ampleur des rugosités post-désolidarisation apparues: une coimplantation hélium hydrogène permet de diminuer substantiellement la rugosité de la couche de SiGe 1 par rapport à une simple implantation d'hydrogène.
De ce tableau, on peut aussi noter que, dans le cas d'une coimplantation, un traitement thermique de renforcement du collage postdésolidarisation à 600 C diminue de près d'un tiers les rugosités aussi bien io moyennes (RMS) que maximales (PV), par rapport au même traitement thermique effectué à la température de désolidarisation (d'environ 500 C), les rugosités étant inférieures à 40QRMS, voire inférieures à 35ÂRMS, et inférieures à 300ÂPV, voire inférieures à 275ÂPV.
La Demanderesse a ainsi établi que les rugosités sont substantiellement moins importantes dans le cas où la couche prélevée 1 a subi un traitement thermique de renforcement du collage postdésolidarisation.
En référence à la figure 3e, on obtient au final une structure 30 sSOI.
Dans le cas où une ou plusieurs couches de collage sont enterrées au niveau de l'interface de collage 6, un traitement thermique pourra être ensuite éventuellement mis en oeuvre pour renforcer d'avantage encore le collage, et notamment en créant des liaisons covalentes.
Ce traitement thermique de renforcement du collage peut être ici réalisé à une température supérieure à 800 C, étant donné qu'il n'y a plus de SiGe ou de Ge dans la structure 30, et qu'il n'y a donc plus de problèmes de diffusion de Ge (le reste de la première couche 1' ayant été entièrement retiré).
Eventuellement, est mise en oeuvre une étape ultérieure de croissance cristalline (épitaxie par exemple MBE ou CVD) pour épaissir la 30 deuxième couche de Si contraint).
Selon une deuxième variante de l'invention, en référence aux figures 6a et 6b, la plaquette donneuse 10 comprend avant prélèvement une première couche 1 en Si contraint, puis une deuxième couche 2 en Si1_xGex et une troisième couche 3 en Sii_xGex qui se situe sous la première couche 1. La zone de fragilisation est alors formée selon l'invention sous la deuxième couche 2, par exemple dans la troisième couche 3. Une gravure sélective du Si1_xGex peut alors être mise en oeuvre après détachement, conformément à ce qui a été vu précédemment, de sorte à réaliser au final une structure 30 sSi/SiGeOl (telle que représentée sur la figure 6b) avec une première couche 1 en Si contraint et une deuxième couche 2 en Sil_ xGex.
io Optionnellement, on pourra éventuellement épaissir la première couche 1 en Si contraint par croissance cristalline.
Optionnellement et alternativement, une deuxième gravure chimique sélective du Si contraint peut alors être réalisée, au moyen par exemple d'espèces chimiques à base par exemple de KOH (hydroxyde de potassium), de NH4OH (hydroxyde d'ammonium), de TMAH (hydroxyde de tetraméthyl d'ammonium), d'EDP (diamine d'éthylène / pyrocatechol / pyrazine). Dans ce cas, la première couche 1 en Si contraint ne joue ici le rôle que d'une couche d'arrêt protégeant la deuxième couche 2 en Si1_xGex de la première attaque chimique. On obtient alors une structure 30 SiGeOI (non représentée). Eventuellement, on pourra faire croître une couche de Si contraint sur le SiGeOl, cette nouvelle couche contrainte pouvant alors avoir une structure cristalline de meilleure qualité que la première couche 1 qui a été gravée auparavant.
Selon une troisième variante de l'invention, en référence aux figures 7a et 7b, la plaquette donneuse 10 comprend avant prélèvement une structure multicouche comprenant alternativement des premières couches 1A, 1B,1C,1D,1E en Si1_xGex (x g 0) et des deuxièmes couches 2A,2B,2C,2D,2E en Si contraint. On peut ainsi réaliser une pluralité de prélèvements selon l'invention à partir de la même plaquette donneuse 10, chaque prélèvement étant alors suivi d'un recyclage de la partie restante de la plaquette donneuse 10 afin de la préparer à un nouveau prélèvement. On formera ainsi par exemple une première structure 30A sSOI et une deuxième structure 30B sSOI à partir de la même plaquette donneuse 10. Ce type de prélèvement est enseigné dans le document US200410053477.
Selon un cas particulier de l'invention, chaque couche contrainte [référencée 2 dans les figures 3a à 3e, 1 dans les figures 6a et 6b, et 2A , 2B , 2C , 2D ou 2E dans les figures 7a et 7b] de la plaquette donneuse 10 est épaisse, c'est à dire qu'elle a une épaisseur supérieure à l'épaisseur critique d'équilibre (épaisseur à partir de laquelle les contraintes élastiques commencent à se relâcher) sans présenter de relâchement de ses contraintes élastiques. Ceci a été rendu possible grâce io à une formation par épitaxie à basse température. Par exemple, une couche de Si contraint déposée à des températures comprises entre environ 450 C et 650 C sur un support de croissance en Sio,8Geo,2 peut atteindre typiquement une épaisseur comprise entre environ 30 nm et 60 nm sans que ses contraintes se relâchent d'une façon ou d'une autre.
Si on forme ainsi une telle couche contrainte épaisse, il faut alors prendre garde à ne pas dépasser une certaine température limite (qui se situe autour de la température de dépôt) dans les traitements qui suivent, et en particulier les traitements se situant entre le dépôt de la couche et le détachement de celle-ci réalisé par Smart-Cut , afin d'éviter un relâchement des contraintes.
Ainsi, dans ce cas de couche contrainte épaisse, sera avantageusement mise en oeuvre une activation plasma avant collage (comme discuté plus haut) qui se fait typiquement à une température ambiante inférieure à environ 100 C. D'autre part, au moins une couche de collage en matériau diélectrique, tel que du SiO2, est avantageusement formée sur l'une ou les deux surfaces à coller, cette couche en matériau diélectrique aidant par la suite (i.e. après détachement) à conserver les contraintes élastiques. En complément de l'activation plasma, un traitement thermique post-détachement à une température T2 (tel que discuté plus haut) peut être mis en oeuvre. T2 est avantageusement inférieure à la température de dépôt de la couche contrainte épaisse dans le cas où aucune couche de collage n'a été prévue.
Bien entendu, l'homme du métier pourra sans difficulté transposer l'invention présentée ci-dessus à d'autres matériaux que le Si1_XGex ou que le Si contraint dans la mesure où il connaît les propriétés et les grandeurs physiques associées à ces autres matériaux.
Par exemple, en reprenant les étapes précédemment décrites en référence aux figures 3a à 3e, l'homme du métier pourra réaliser une structure finale 30 AsGa sur isolant, s'il choisit une plaquette donneuse 10 dont la première couche 1 est en Ge et la deuxième couche 2 est en AsGa, s'il implante (comme décrit ci-dessus) dans le Ge de la première couche 1, i0 s'il transfert ensuite le reste 1' de Ge et la deuxième couche 2 d'AsGa sur une plaquette réceptrice 20 par l'intermédiaire d'une interface isolante électriquement, et s'il enlève sélectivement le reste 1' du Ge en utilisant les techniques de gravure sélective connues.
De même, on pourra par exemple réaliser une structure GaN sur isolant à partir d'une plaquette donneuse 10 comprenant une première couche 1 en SiC ou en Si (111) et une deuxième couche 2 en GaN. Une ou plusieurs couche(s) d'arrêt en AIGaN et/ou en AIN peuvent avoir éventuellement été prévues dans la couche de GaN. Après prélèvement de la deuxième couche 2 en GaN, on pourra ainsi mettre en oeuvre une gravure sélective comprenant l'enlèvement du GaN situé au-dessus de la couche d'arrêt.
Ainsi, par exemple, une gravure sèche à l'aide d'un gaz plasma comprenant du CH2, du H2 et éventuellement de l'Ar, peut graver plus rapidement le GaN que l'AIN.
Eventuellement, on peut ensuite enlever la couche d'arrêt pour obtenir au final une couche de GaN ayant peu de rugosités superficielles et une bonne homogénéité en épaisseur.
On pourra aussi de la même manière adapter le procédé selon l'invention à d'autres couches prélevées en alliage III-V ou II-VI.
On pourra aussi étendre tous ces matériaux à ceux comprenant du carbone en petite quantité (environ 5%) ou des dopants.
Claims (25)
1. Procédé de formation d'une structure (30) comprenant une couche prélevée (2) à partir d'une plaquette donneuse (10), la plaquette donneuse (10) comprenant avant prélèvement une première couche (1) en un premier matériau choisi parmi les matériaux semiconducteurs et une deuxième couche (2) sur la première couche (1) en un deuxième matériau choisi parmi les matériaux semiconducteurs, le procédé comprenant les étapes lo suivantes: (a) implantation d'espèces atomiques pour former une zone de fragilisation (4) sous la deuxième couche (2) ; (b) collage de la plaquette donneuse (10) à une plaquette réceptrice (20) ; (c)apport d'énergie pour désolidariser les couches prélevées (1' et 2) de la plaquette donneuse (10) au niveau de la zone de fragilisation (4) ; (d) gravure sélective de la partie restante de la première couche (1') vis à vis de la deuxième couche (2) ; caractérisé en ce que les paramètres de l'implantation réalisée lors de l'étape (a) sont ajustés de sorte à minimiser les rugosités apparaissant immédiatement après la mise en oeuvre de l'étape (c), et en ce qu'il comprend en outre une étape apte à renforcer le collage, mise en oeuvre à une température inférieure à environ 800 C.
2. Procédé de formation selon l'une des revendications précédentes, caractérisé en ce que l'étape apte à renforcer le collage est mise en oeuvre avant l'étape (b), et comprend une activation plasma.
3. Procédé de formation selon l'une des revendications précédentes, 30 caractérisé en ce que l'étape apte à renforcer le collage est mise en oeuvre après l'étape (b), et comprend un traitement thermique.
4. Procédé de formation d'une structure selon la revendication précédente, caractérisé en ce que le traitement thermique se fait à une température comprise entre environ 350 C et environ 800 C pendant 30 minutes à 4 heures environ.
5. Procédé de formation d'une structure selon la revendication 3, caractérisé en ce que le traitement thermique se fait à une température comprise entre environ 550 C et environ 800 C pendant 30 minutes à 4 io heures environ.
6. Procédé de formation d'une structure selon l'une des trois revendications précédentes, caractérisé en ce que le traitement thermique est mis en oeuvre après l'étape (c) et en continuité de l'étape (c), dans un même four.
7. Procédé de formation d'une structure selon la revendication précédente, caractérisé en ce que le traitement thermique comprend un simple changement de la température à partir de la température de désolidarisation de l'étape (c) jusqu'à la température choisie pour le traitement thermique.
8. Procédé de formation d'une structure selon la revendication précédente, caractérisé en ce que l'étape (c) est mise en oeuvre autour de 25 500 C pendant une durée pouvant aller d'environ 30 minutes à 2 heures.
9. Procédé de formation d'une structure selon l'une des revendications précédentes, caractérisé en ce que l'étape apte à renforcer le collage est mise en oeuvre de sorte à avoir, avant l'étape (d), une énergie de collage supérieure ou égale à environ 0,8 J/m2.
2867310 25
10. Procédé de formation d'une structure selon l'une des revendications précédentes, caractérisé en ce que lesdites rugosités apparaissant immédiatement après la mise en oeuvre de l'étape (c) sont inférieures à environ 40ÂRMS mesurée sur une surface de 10xl Opm.
11. Procédé de formation d'une structure selon l'une des revendications précédentes, caractérisé en ce que les espèces atomiques implantées lors de l'étape (a) comprennent deux éléments atomiques distincts, l'étape (a) étant ainsi une co-implantation.
12. Procédé de formation d'une structure selon la revendication précédente, caractérisé en ce que la co-implantation de l'étape (a) est une co-implantation d'hélium et d'hydrogène.
13. Procédé de formation d'une structure selon la revendication précédente, caractérisé en ce que les dosages de l'hélium et de l'hydrogène sont choisis comme étant, respectivement, de l'ordre de 0,9. 1016/cm2 et de l'ordre de 1,0.1016/cm2.
14. Procédé de formation d'une structure selon l'une des revendications précédentes, caractérisé en ce que, après l'étape (c), le procédé ne comprend pas la mise en oeuvre de moyens mécaniques de polissage.
15. Procédé de formation d'une structure selon l'une des revendications précédentes, caractérisé en ce qu'il comprend en outre, après l'étape (d), une croissance cristalline du deuxième matériau sur la deuxième couche (2) pour épaissir cette dernière.
16. Procédé de formation d'une structure selon l'une des revendications 30 précédentes, caractérisé en ce que la première couche (1) est en Si1_xGex avec 0 < x s 1 et la deuxième couche (2) est en Si contraint élastiquement.
17. Procédé de formation d'une structure selon l'une des revendications 1 à 15, caractérisé en ce que la plaquette donneuse (10) comprend un substrat support en Si massif, une structure tampon en SiGe, une première couche (1) comprenant du Si1_xGex (x 0) et une deuxième couche (2) en Si contraint.
18. Procédé de formation d'une structure selon l'une des revendications 1 à 15, caractérisé en ce que la première couche (1) est en Si contraint élastiquement et la deuxième couche (2) est en Si1_xGex avec 0 < x s 1, et ro en ce que la plaquette donneuse (10) comprend en outre une troisième couche (3) en Sii_xGex sous la première couche (1).
19. Procédé de formation d'une structure selon la revendication précédente, caractérisé en ce que l'implantation de l'étape (a) est réalisée aussi sous la première couche (1), et en ce qu'il comprend en outre, entre l'étape (c) et l'étape (d), une gravure sélective de la partie restante de la troisième couche (3) vis à vis de la première couche (1).
20. Procédé de formation d'une structure selon l'une des revendications 1 à 15, caractérisé en ce que la plaquette donneuse (10) comprend un substrat support en Si massif, une structure tampon en SiGe, et une structure multicouche comprenant alternativement des premières couches (1A,1B,IC,ID,IE) en Si1_xGex (x 0) et des deuxièmes couches (2A,2B,2C,2D, 2E) en Si contraint, de sorte à pouvoir réaliser une pluralité de prélèvements à partir de la même plaquette donneuse (10).
21. Procédé de formation d'une structure selon l'une des revendications 16 à 20, caractérisé en ce que chaque couche en Si contraint a une épaisseur plus grande que l'épaisseur critique d'équilibre.
22. Procédé de formation d'une structure selon la revendication précédente, caractérisé en ce qu'il comprend en outre, avant l'étape (a), la 2867310 27 formation de cette couche contrainte a une température de dépôt comprise entre environ 450 C et environ 650 C, et en ce que les traitements mis en oeuvre entre ce dépôt et le détachement obtenu à l'étape (c) sont effectués à des températures inférieures ou égale à la température de déposition.
23. Procédé de formation d'une structure selon l'une des revendications précédentes, caractérisé en ce qu'il comprend en outre, avant l'étape (b), une étape de formation d'une couche de collage sur la plaquette donneuse (10) et/ou sur la plaquette réceptrice (20), la couche de collage comprenant un matériau isolant électriquement, tel que par exemple du SiO2, du Si3N4 ou du SiXOyNZ.
24. Application du procédé de formation d'une structure selon la revendication précédente, à la formation d'une structure semiconducteur15 sur-isolant.
25. Structure semiconducteur-sur-isolant (30) obtenue après avoir mis en oeuvre toutes les étapes (a), (b) et (c) du procédé selon la revendication 1, et après avoir retiré le contact des couches prélevées (1' et 2) avec la partie restante de la plaquette donneuse (10'), cette structure présentant des rugosités inférieures à 40QRMS mesurée sur une surface de 10x10pm, et une énergie de collage supérieure ou égale à environ 0,8 J/m2.
Priority Applications (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0409980A FR2867310B1 (fr) | 2004-03-05 | 2004-09-21 | Technique d'amelioration de la qualite d'une couche mince prelevee |
| US11/059,122 US7276428B2 (en) | 2004-03-05 | 2005-02-16 | Methods for forming a semiconductor structure |
| PCT/FR2005/000542 WO2005086227A1 (fr) | 2004-03-05 | 2005-03-07 | Technique d’amelioration de la qualite d’une couche mince prelevee |
| CN2005800141634A CN1950937B (zh) | 2004-03-05 | 2005-03-07 | 用于改善剥离薄层的质量的方法 |
| EP05737045A EP1721333A1 (fr) | 2004-03-05 | 2005-03-07 | Technique d'amelioration de la qualite d'une couche mince prelevee |
| EP05737043A EP1733423A1 (fr) | 2004-03-05 | 2005-03-07 | TRAITEMENT THERMIQUE D’AMELIORATION DE LA QUALITE D’UNE COUCHE MINCE PRELEVEE |
| KR1020067020815A KR100860271B1 (ko) | 2004-03-05 | 2005-03-07 | 분기되는 박층의 품질 향상법 |
| JP2007501319A JP4876067B2 (ja) | 2004-03-05 | 2005-03-07 | 採取薄膜の品質改善処理方法 |
| PCT/FR2005/000541 WO2005086226A1 (fr) | 2004-03-05 | 2005-03-07 | Traitement thermique d’amelioration de la qualite d’une couche mince prelevee |
| JP2007501318A JP2007526644A (ja) | 2004-03-05 | 2005-03-07 | 採取薄膜の品質改善熱処理方法 |
| US11/179,713 US7449394B2 (en) | 2004-03-05 | 2005-07-11 | Atomic implantation and thermal treatment of a semiconductor layer |
| US11/233,318 US20060014363A1 (en) | 2004-03-05 | 2005-09-21 | Thermal treatment of a semiconductor layer |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0402340A FR2867307B1 (fr) | 2004-03-05 | 2004-03-05 | Traitement thermique apres detachement smart-cut |
| FR0409980A FR2867310B1 (fr) | 2004-03-05 | 2004-09-21 | Technique d'amelioration de la qualite d'une couche mince prelevee |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2867310A1 true FR2867310A1 (fr) | 2005-09-09 |
| FR2867310B1 FR2867310B1 (fr) | 2006-05-26 |
Family
ID=34863204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0409980A Active FR2867310B1 (fr) | 2004-03-05 | 2004-09-21 | Technique d'amelioration de la qualite d'une couche mince prelevee |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7276428B2 (fr) |
| EP (2) | EP1733423A1 (fr) |
| JP (2) | JP2007526644A (fr) |
| KR (1) | KR100860271B1 (fr) |
| FR (1) | FR2867310B1 (fr) |
| WO (2) | WO2005086226A1 (fr) |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6717213B2 (en) * | 2001-06-29 | 2004-04-06 | Intel Corporation | Creation of high mobility channels in thin-body SOI devices |
| FR2837981B1 (fr) * | 2002-03-28 | 2005-01-07 | Commissariat Energie Atomique | Procede de manipulation de couches semiconductrices pour leur amincissement |
| US20090325362A1 (en) * | 2003-01-07 | 2009-12-31 | Nabil Chhaimi | Method of recycling an epitaxied donor wafer |
| FR2892228B1 (fr) * | 2005-10-18 | 2008-01-25 | Soitec Silicon On Insulator | Procede de recyclage d'une plaquette donneuse epitaxiee |
| FR2857983B1 (fr) * | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| US7538010B2 (en) * | 2003-07-24 | 2009-05-26 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating an epitaxially grown layer |
| FR2858461B1 (fr) * | 2003-07-30 | 2005-11-04 | Soitec Silicon On Insulator | Realisation d'une structure comprenant une couche protegeant contre des traitements chimiques |
| FR2880988B1 (fr) * | 2005-01-19 | 2007-03-30 | Soitec Silicon On Insulator | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE |
| JP4654710B2 (ja) * | 2005-02-24 | 2011-03-23 | 信越半導体株式会社 | 半導体ウェーハの製造方法 |
| JP2008532317A (ja) | 2005-02-28 | 2008-08-14 | シリコン・ジェネシス・コーポレーション | レイヤ転送プロセス用の基板強化方法および結果のデバイス |
| US7674687B2 (en) * | 2005-07-27 | 2010-03-09 | Silicon Genesis Corporation | Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process |
| US20070029043A1 (en) * | 2005-08-08 | 2007-02-08 | Silicon Genesis Corporation | Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process |
| US7166520B1 (en) * | 2005-08-08 | 2007-01-23 | Silicon Genesis Corporation | Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process |
| US7427554B2 (en) * | 2005-08-12 | 2008-09-23 | Silicon Genesis Corporation | Manufacturing strained silicon substrates using a backing material |
| EP1777735A3 (fr) * | 2005-10-18 | 2009-08-19 | S.O.I.Tec Silicon on Insulator Technologies | Procédé de recyclage d'une plaquette donneuse épitaxiée |
| FR2892230B1 (fr) * | 2005-10-19 | 2008-07-04 | Soitec Silicon On Insulator | Traitement d'une couche de germamium |
| FR2893446B1 (fr) * | 2005-11-16 | 2008-02-15 | Soitec Silicon Insulator Techn | TRAITEMENT DE COUCHE DE SiGe POUR GRAVURE SELECTIVE |
| FR2896619B1 (fr) * | 2006-01-23 | 2008-05-23 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat composite a proprietes electriques ameliorees |
| FR2896618B1 (fr) | 2006-01-23 | 2008-05-23 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat composite |
| FR2898431B1 (fr) * | 2006-03-13 | 2008-07-25 | Soitec Silicon On Insulator | Procede de fabrication de film mince |
| EP1835533B1 (fr) | 2006-03-14 | 2020-06-03 | Soitec | Méthode de fabrication de plaquettes composites et procédé de recyclage d'un substrat donneur usagé |
| US7598153B2 (en) * | 2006-03-31 | 2009-10-06 | Silicon Genesis Corporation | Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species |
| TW200802544A (en) * | 2006-04-25 | 2008-01-01 | Osram Opto Semiconductors Gmbh | Composite substrate and method for making the same |
| US20070277874A1 (en) * | 2006-05-31 | 2007-12-06 | David Francis Dawson-Elli | Thin film photovoltaic structure |
| US20070298586A1 (en) * | 2006-06-21 | 2007-12-27 | Nissan Motor Co., Ltd. | Method of manufacturing semiconductor device |
| US20080070340A1 (en) * | 2006-09-14 | 2008-03-20 | Nicholas Francis Borrelli | Image sensor using thin-film SOI |
| US20080173895A1 (en) * | 2007-01-24 | 2008-07-24 | Sharp Laboratories Of America, Inc. | Gallium nitride on silicon with a thermal expansion transition buffer layer |
| JP2008198656A (ja) * | 2007-02-08 | 2008-08-28 | Shin Etsu Chem Co Ltd | 半導体基板の製造方法 |
| US8664073B2 (en) | 2007-03-28 | 2014-03-04 | United Microelectronics Corp. | Method for fabricating field-effect transistor |
| US7888223B2 (en) * | 2007-03-28 | 2011-02-15 | United Microelectronics Corp. | Method for fabricating P-channel field-effect transistor (FET) |
| FR2923079B1 (fr) * | 2007-10-26 | 2017-10-27 | S O I Tec Silicon On Insulator Tech | Substrats soi avec couche fine isolante enterree |
| US7998835B2 (en) * | 2008-01-15 | 2011-08-16 | Globalfoundries Singapore Pte. Ltd. | Strain-direct-on-insulator (SDOI) substrate and method of forming |
| JP5466410B2 (ja) * | 2008-02-14 | 2014-04-09 | 信越化学工業株式会社 | Ｓｏｉ基板の表面処理方法 |
| FR2929758B1 (fr) * | 2008-04-07 | 2011-02-11 | Commissariat Energie Atomique | Procede de transfert a l'aide d'un substrat ferroelectrique |
| FR2931585B1 (fr) * | 2008-05-26 | 2010-09-03 | Commissariat Energie Atomique | Traitement de surface par plasma d'azote dans un procede de collage direct |
| JP5663150B2 (ja) * | 2008-07-22 | 2015-02-04 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| US20100044827A1 (en) * | 2008-08-22 | 2010-02-25 | Kinik Company | Method for making a substrate structure comprising a film and substrate structure made by same method |
| TWI479552B (zh) * | 2008-09-05 | 2015-04-01 | Kinik Co | 表面平滑處理方法 |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| GB2467935B (en) * | 2009-02-19 | 2013-10-30 | Iqe Silicon Compounds Ltd | Formation of thin layers of GaAs and germanium materials |
| TWI451474B (zh) * | 2009-12-14 | 2014-09-01 | Tien Hsi Lee | 一種製作可轉移性晶體薄膜的方法 |
| US20110207306A1 (en) * | 2010-02-22 | 2011-08-25 | Sarko Cherekdjian | Semiconductor structure made using improved ion implantation process |
| FR2961948B1 (fr) * | 2010-06-23 | 2012-08-03 | Soitec Silicon On Insulator | Procede de traitement d'une piece en materiau compose |
| US8008175B1 (en) | 2010-11-19 | 2011-08-30 | Coring Incorporated | Semiconductor structure made using improved simultaneous multiple ion implantation process |
| US8196546B1 (en) | 2010-11-19 | 2012-06-12 | Corning Incorporated | Semiconductor structure made using improved multiple ion implantation process |
| US8558195B2 (en) | 2010-11-19 | 2013-10-15 | Corning Incorporated | Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process |
| FR2968121B1 (fr) | 2010-11-30 | 2012-12-21 | Soitec Silicon On Insulator | Procede de transfert d'une couche a haute temperature |
| RU2469433C1 (ru) * | 2011-07-13 | 2012-12-10 | Юрий Георгиевич Шретер | Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты) |
| FR2980916B1 (fr) | 2011-10-03 | 2014-03-28 | Soitec Silicon On Insulator | Procede de fabrication d'une structure de type silicium sur isolant |
| FR2982071B1 (fr) * | 2011-10-27 | 2014-05-16 | Commissariat Energie Atomique | Procede de lissage d'une surface par traitement thermique |
| US9147803B2 (en) | 2013-01-02 | 2015-09-29 | Micron Technology, Inc. | Engineered substrates having epitaxial formation structures with enhanced shear strength and associated systems and methods |
| US10049916B2 (en) * | 2014-05-23 | 2018-08-14 | Massachusetts Institute Of Technology | Method of manufacturing a germanium-on-insulator substrate |
| FR3045934B1 (fr) * | 2015-12-22 | 2018-02-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de fabrication d’un empilement de dispositifs electroniques |
| US20180019169A1 (en) * | 2016-07-12 | 2018-01-18 | QMAT, Inc. | Backing substrate stabilizing donor substrate for implant or reclamation |
| KR102463727B1 (ko) * | 2018-06-08 | 2022-11-07 | 글로벌웨이퍼스 씨오., 엘티디. | 얇은 실리콘 층의 전사 방법 |
| FR3134229B1 (fr) * | 2022-04-01 | 2024-03-08 | Commissariat Energie Atomique | Procede de transfert d’une couche mince sur un substrat support |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2773261A1 (fr) * | 1997-12-30 | 1999-07-02 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| EP0961312A2 (fr) * | 1998-05-15 | 1999-12-01 | Canon Kabushiki Kaisha | Substrat du type SOI fabriqué par collage |
| US20030124815A1 (en) * | 1999-08-10 | 2003-07-03 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
Family Cites Families (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4462847A (en) * | 1982-06-21 | 1984-07-31 | Texas Instruments Incorporated | Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition |
| US4604304A (en) * | 1985-07-03 | 1986-08-05 | Rca Corporation | Process of producing thick layers of silicon dioxide |
| US4722912A (en) * | 1986-04-28 | 1988-02-02 | Rca Corporation | Method of forming a semiconductor structure |
| JPS63185588A (ja) | 1987-01-27 | 1988-08-01 | 松下電工株式会社 | 電動ドリルドライバ− |
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| JPH06318588A (ja) | 1993-03-11 | 1994-11-15 | Nec Corp | 半導体装置の製造方法 |
| US5985742A (en) * | 1997-05-12 | 1999-11-16 | Silicon Genesis Corporation | Controlled cleavage process and device for patterned films |
| US6150239A (en) * | 1997-05-31 | 2000-11-21 | Max Planck Society | Method for the transfer of thin layers monocrystalline material onto a desirable substrate |
| US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
| JP3412470B2 (ja) * | 1997-09-04 | 2003-06-03 | 三菱住友シリコン株式会社 | Ｓｏｉ基板の製造方法 |
| JPH11150287A (ja) * | 1997-09-10 | 1999-06-02 | Canon Inc | 太陽電池モジュール、太陽電池付き外囲体、太陽電池付き外囲体の設置方法、及び太陽光発電システム |
| JP3582566B2 (ja) * | 1997-12-22 | 2004-10-27 | 三菱住友シリコン株式会社 | Ｓｏｉ基板の製造方法 |
| FR2774510B1 (fr) * | 1998-02-02 | 2001-10-26 | Soitec Silicon On Insulator | Procede de traitement de substrats, notamment semi-conducteurs |
| FR2777115B1 (fr) * | 1998-04-07 | 2001-07-13 | Commissariat Energie Atomique | Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede |
| JP3456521B2 (ja) * | 1998-05-12 | 2003-10-14 | 三菱住友シリコン株式会社 | Ｓｏｉ基板の製造方法 |
| US6989294B1 (en) * | 1998-06-10 | 2006-01-24 | Asat, Ltd. | Leadless plastic chip carrier with etch back pad singulation |
| JP3358550B2 (ja) | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| EP1192646B1 (fr) * | 1999-06-25 | 2008-08-13 | Massachusetts Institute Of Technology | Recuit thermique cyclique destine a la reduction des dislocations |
| DE10031388A1 (de) * | 2000-07-03 | 2002-01-17 | Bundesdruckerei Gmbh | Handsensor für die Echtheitserkennung von Signets auf Dokumenten |
| US6573126B2 (en) * | 2000-08-16 | 2003-06-03 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded epitaxial growth |
| FR2835096B1 (fr) * | 2002-01-22 | 2005-02-18 | Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin | |
| US6448152B1 (en) * | 2001-02-20 | 2002-09-10 | Silicon Genesis Corporation | Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer |
| US6603156B2 (en) * | 2001-03-31 | 2003-08-05 | International Business Machines Corporation | Strained silicon on insulator structures |
| US7238622B2 (en) * | 2001-04-17 | 2007-07-03 | California Institute Of Technology | Wafer bonded virtual substrate and method for forming the same |
| US6593625B2 (en) * | 2001-06-12 | 2003-07-15 | International Business Machines Corporation | Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing |
| US6717213B2 (en) * | 2001-06-29 | 2004-04-06 | Intel Corporation | Creation of high mobility channels in thin-body SOI devices |
| JP5055671B2 (ja) * | 2001-07-26 | 2012-10-24 | 信越半導体株式会社 | Ｓｏｉ基板の製造方法 |
| JP2003078116A (ja) * | 2001-08-31 | 2003-03-14 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
| US6649492B2 (en) * | 2002-02-11 | 2003-11-18 | International Business Machines Corporation | Strained Si based layer made by UHV-CVD, and devices therein |
| US6562703B1 (en) * | 2002-03-13 | 2003-05-13 | Sharp Laboratories Of America, Inc. | Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content |
| JP2003324199A (ja) * | 2002-05-01 | 2003-11-14 | Sony Corp | 半導体装置の製造方法 |
| FR2839385B1 (fr) | 2002-05-02 | 2004-07-23 | Soitec Silicon On Insulator | Procede de decollement de couches de materiau |
| US7335545B2 (en) * | 2002-06-07 | 2008-02-26 | Amberwave Systems Corporation | Control of strain in device layers by prevention of relaxation |
| US7074623B2 (en) * | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
| US7307273B2 (en) * | 2002-06-07 | 2007-12-11 | Amberwave Systems Corporation | Control of strain in device layers by selective relaxation |
| US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US20030227057A1 (en) * | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
| WO2003105189A2 (fr) | 2002-06-07 | 2003-12-18 | Amberwave Systems Corporation | Structures de dispositif a semi-conducteurs contraints sur isolant |
| FR2842349B1 (fr) | 2002-07-09 | 2005-02-18 | Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon | |
| US7018910B2 (en) * | 2002-07-09 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Transfer of a thin layer from a wafer comprising a buffer layer |
| FR2842350B1 (fr) | 2002-07-09 | 2005-05-13 | Procede de transfert d'une couche de materiau semiconducteur contraint | |
| US6953736B2 (en) * | 2002-07-09 | 2005-10-11 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Process for transferring a layer of strained semiconductor material |
| JP5005170B2 (ja) | 2002-07-19 | 2012-08-22 | エーエスエム アメリカ インコーポレイテッド | 超高品質シリコン含有化合物層の形成方法 |
| WO2004021420A2 (fr) * | 2002-08-29 | 2004-03-11 | Massachusetts Institute Of Technology | Systeme de fabrication ameliore et procede pour semi-conducteur monocristallin sur un substrat |
| FR2844634B1 (fr) | 2002-09-18 | 2005-05-27 | Soitec Silicon On Insulator | Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon |
| US6911379B2 (en) * | 2003-03-05 | 2005-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming strained silicon on insulator substrate |
| US7772087B2 (en) * | 2003-12-19 | 2010-08-10 | Commissariat A L'energie Atomique | Method of catastrophic transfer of a thin film after co-implantation |
| US20060014363A1 (en) * | 2004-03-05 | 2006-01-19 | Nicolas Daval | Thermal treatment of a semiconductor layer |
-
2004
- 2004-09-21 FR FR0409980A patent/FR2867310B1/fr active Active
-
2005
- 2005-02-16 US US11/059,122 patent/US7276428B2/en active Active
- 2005-03-07 EP EP05737043A patent/EP1733423A1/fr not_active Withdrawn
- 2005-03-07 JP JP2007501318A patent/JP2007526644A/ja active Pending
- 2005-03-07 KR KR1020067020815A patent/KR100860271B1/ko active IP Right Grant
- 2005-03-07 WO PCT/FR2005/000541 patent/WO2005086226A1/fr active Application Filing
- 2005-03-07 JP JP2007501319A patent/JP4876067B2/ja active Active
- 2005-03-07 WO PCT/FR2005/000542 patent/WO2005086227A1/fr active Application Filing
- 2005-03-07 EP EP05737045A patent/EP1721333A1/fr not_active Withdrawn
- 2005-07-11 US US11/179,713 patent/US7449394B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2773261A1 (fr) * | 1997-12-30 | 1999-07-02 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| EP0961312A2 (fr) * | 1998-05-15 | 1999-12-01 | Canon Kabushiki Kaisha | Substrat du type SOI fabriqué par collage |
| US20030124815A1 (en) * | 1999-08-10 | 2003-07-03 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
Non-Patent Citations (1)
| Title |
|---|
| AGARWAL A ET AL: "EFFICIENT PRODUCTION OF SILICON-ON-INSULATOR FILMS BY CO- IMPLANTATION OF HE+ WITH H+", APPLIED PHYSICS LETTERS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 72, no. 9, 2 March 1998 (1998-03-02), pages 1086 - 1088, XP000742819, ISSN: 0003-6951 * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2005086227A8 (fr) | 2006-10-19 |
| US20050196937A1 (en) | 2005-09-08 |
| JP4876067B2 (ja) | 2012-02-15 |
| EP1721333A1 (fr) | 2006-11-15 |
| JP2007526645A (ja) | 2007-09-13 |
| KR100860271B1 (ko) | 2008-09-25 |
| WO2005086227A1 (fr) | 2005-09-15 |
| EP1733423A1 (fr) | 2006-12-20 |
| KR20070085086A (ko) | 2007-08-27 |
| US20050245049A1 (en) | 2005-11-03 |
| US7276428B2 (en) | 2007-10-02 |
| JP2007526644A (ja) | 2007-09-13 |
| WO2005086226A8 (fr) | 2006-10-26 |
| FR2867310B1 (fr) | 2006-05-26 |
| WO2005086226A1 (fr) | 2005-09-15 |
| US7449394B2 (en) | 2008-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2867310A1 (fr) | Technique d'amelioration de la qualite d'une couche mince prelevee | |
| FR2867307A1 (fr) | Traitement thermique apres detachement smart-cut | |
| FR2880988A1 (fr) | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE | |
| FR2903808A1 (fr) | Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique | |
| EP2259302B1 (fr) | Procédé d'obtention d'une couche mince de qualité accrue par co-implantation et recuit thermique. | |
| WO2011067394A1 (fr) | Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante | |
| FR2892230A1 (fr) | Traitement d'une couche de germamium | |
| FR2842349A1 (fr) | Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon | |
| FR2816445A1 (fr) | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible | |
| FR2817394A1 (fr) | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede | |
| FR2855909A1 (fr) | Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat | |
| WO2007020351A1 (fr) | Procédé de report d'une couche mince sur un support | |
| EP2342744A1 (fr) | Procede de formation d'une couche monocristalline dans le domaine micro-electronique | |
| FR2842350A1 (fr) | Procede de transfert d'une couche de materiau semiconducteur contraint | |
| FR2877491A1 (fr) | Structure composite a forte dissipation thermique | |
| FR2891281A1 (fr) | Procede de fabrication d'un element en couches minces. | |
| FR3094573A1 (fr) | Procede de preparation d’une couche mince de materiau ferroelectrique | |
| FR2864970A1 (fr) | Substrat a support a coefficient de dilatation thermique determine | |
| FR2907966A1 (fr) | Procede de fabrication d'un substrat. | |
| FR2980919A1 (fr) | Procede de double report de couche | |
| FR2913528A1 (fr) | Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues. | |
| FR2860340A1 (fr) | Collage indirect avec disparition de la couche de collage | |
| EP1786025B1 (fr) | Procédé de formation de couches non-contraintes | |
| FR2928031A1 (fr) | Procede de transfert d'une couche mince sur un substrat support. | |
| FR2851847A1 (fr) | Relaxation d'une couche mince apres transfert |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name |
Owner name: SOITEC, FR Effective date: 20120423 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| PLFP | Fee payment |
Year of fee payment: 14 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 16 |
|
| PLFP | Fee payment |
Year of fee payment: 17 |
|
| PLFP | Fee payment |
Year of fee payment: 18 |
|
| PLFP | Fee payment |
Year of fee payment: 19 |
|
| PLFP | Fee payment |
Year of fee payment: 20 |