JP2008532317A - レイヤ転送プロセス用の基板強化方法および結果のデバイス - Google Patents

レイヤ転送プロセス用の基板強化方法および結果のデバイス Download PDF

Info

Publication number
JP2008532317A
JP2008532317A JP2007558077A JP2007558077A JP2008532317A JP 2008532317 A JP2008532317 A JP 2008532317A JP 2007558077 A JP2007558077 A JP 2007558077A JP 2007558077 A JP2007558077 A JP 2007558077A JP 2008532317 A JP2008532317 A JP 2008532317A
Authority
JP
Japan
Prior art keywords
substrate
layer
donor
handle
donor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007558077A
Other languages
English (en)
Other versions
JP2008532317A5 (ja
Inventor
ヘンリー,フランセス・ジェイ
カーク,ハリー・ロバート
サリバン,ジェイムズ・アンドリュー
Original Assignee
シリコン・ジェネシス・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シリコン・ジェネシス・コーポレーション filed Critical シリコン・ジェネシス・コーポレーション
Publication of JP2008532317A publication Critical patent/JP2008532317A/ja
Publication of JP2008532317A5 publication Critical patent/JP2008532317A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349Creating layers of material on a substrate
    • B81C1/00357Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019Bonding or gluing multiple substrate layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers

Abstract

1つまたは複数のデバイス、たとえば光エレクトロニクス、集積回路を含むマルチレイヤ基板構造。この構造は、ハンドル基板を有し、このハンドル基板は、所定の層と約1MPaから約130GPaまでの範囲のヤング率の特徴がある。この構造は、ハンドル基板に連結された実質的に結晶材料の層をも有する。好ましくは、実質的に結晶材料の層は、約100μから約5mmまでの範囲にわたる。この構造は、実質的に結晶材料の層上の劈開される表面と、200Å未満の劈開された膜の特徴を表す表面粗さとを有する。少なくとも1つまたは複数の光エレクトロニクス・デバイスが、材料の層に設けられる。

Description

関連出願
(関連出願の相互引用)
本非仮特許出願は、2005年2月28日出願の米国特許仮出願第60/657558号と2005年2月28日出願の米国特許仮出願第60/657262号の優先権を主張するものであり、この両方の仮出願は、参照によってその全体が本明細書に組み込まれている。
本発明は、上にデバイスを含む基板の製造に関する。より具体的には、本発明は、たとえば半導体集積回路の製造または光エレクトロニクス・デバイス用のマルチレイヤ基板構造を形成する方法および構造を含む技法を提供する。しかし、本発明が、より広い範囲の適用可能性を有することを理解されたく、本発明は、マルチレイヤ集積回路デバイスすなわち、集積された半導体デバイス、フォトニック・デバイス、および/または光エレクトロニクス・デバイス(たとえば、光弁)、ピエゾエレクトロニック・デバイス、微細電気機械システム(「MEMS」)、ナノテクノロジ構造、センサ、アクチュエータ、太陽電池、フラット・パネル・ディスプレイ(たとえば、LCD、AMLCD)、生物デバイスと生医学デバイス、これらの類似物の3次元パッケージング用の他の基板にも適用することができる。
初期段階から、人間は、長年、より有用でない材料を使用して有用な物品、工具、またはデバイスを作り続けてきた。いくつかの場合に、物品は、より小さい要素またはビルディング・ブロックによって組み立てられる。その代わりに、より有用でない物品が、その有用性を改善するためにより小さい片に分離される。分離されるこれらの物品の一般的な例に、ガラス板、ダイヤモンド、半導体基板、その他のものなどの基板構造が含まれる。
これらの基板構造は、さまざまな技法を使用して劈開されまたは分離される。いくつかの場合に、基板を、鋸で切ることによって分離させている。鋸で切る動作は、一般に、回転羽根または回転工具に頼り、この回転羽根または回転工具は、基板材料を切って、基板材料を2つの片に分離する。しかし、この技法は、しばしば極端に「粗く」、一般に、微細な工具やアセンブリの製造のために基板内の精密な分離をもたらすのに使用することはできない。さらに、鋸で切る動作は、しばしば、ダイヤモンドまたはガラスなど、極端に堅い材料またはもろい材料を分離しまたは切断するのが困難である。
したがって、劈開手法を使用してこれらの堅い材料および/またはもろい材料を分離する技法が、開発されてきた。たとえば、ダイヤモンド切断では、強い方向性の熱的機械的衝撃が、選択的にダイヤモンド材料の結晶面に沿って向けられる。この熱的機械的衝撃は、一般に、劈開フロントを主結晶面に沿って伝搬させ、熱的機械的衝撃からのエネルギ・レベルが、選択された結晶面に沿った破断エネルギ・レベルを超える時に劈開が発生する。
ガラス切断では、工具を使用するスクライブ・ラインが、しばしば、好ましい方向でガラス材料上に押印され、このガラス材料は、一般に、性質において非晶質である。スクライブ・ラインは、非晶質ガラス材料を囲むより高い応力の区域をもたらす。機械的な力が、スクライブ・ラインの両側に加えられ、この力は、ガラス材料が、好ましくはスクライブ・ラインに沿って破断するまで、スクライブ・ラインに沿った応力を高める。この破断は、ガラスの劈開プロセスを完了させ、この劈開プロセスは、家庭を含むさまざまな応用で使用することができる。
上で説明した技法は、ダイヤモンドまたは家庭用ガラスの切断に適用される時に、大部分は満足であるが、小さく複雑な構造または精密ワーク・ピースの製造において厳しい制限を有する。たとえば、上の技法は、しばしば「粗く」、小さく精巧な機械工具、電子デバイス、または類似物の製造に高い精度で使用することはできない。さらに、上の技法は、ガラスの1つの大きい平面を別の平面から分離するのに有用であるが、より大きい基板から材料の薄膜をはがす、削る、またははぎ取るのに有効ではないことが多い。さらに、上の技法は、複数の劈開フロントをもたらすことが多く、これらの劈開フロントは、わずかに異なる平面に沿って接し、これは、精密切断応用には非常に望ましくない。
したがって、より大きいドナー基板部分から結晶材料の薄膜を劈開する、ある種の技法が開発されてきた。これらの技法は、一般に、「レイヤ・トランスファ(layer transfer)」プロセスとして知られている。そのようなレイヤ・トランスファ・プロセスは、シリコン・オン・インシュレータなどの特殊化された基板構造の製造において有用であった。単に例として、先駆者的技法が、材料の膜を劈開するためにFrancois J. HenleyyとNathan Chungによって開発された。そのような技法は、その全体が参照によって本明細書に組み込まれている、本願と共通して米国カリフォルニア州サン・ノゼのSilicon Genesis Corporationに譲渡された米国特許第6013563号、名称「Controlled Cleaving Process」に記載されている。そのような技法は、成功であったが、それでも、マルチレイヤ構造を製造する改善された形に関する要求がある。
上記から、費用効果がよく費用効率の高い、基板から材料の薄膜を分離する技法が望ましいことがわかる。
本発明によれば、その上のデバイスを含む基板の製造の技法が提供される。より具体的には、本発明は、たとえば半導体集積回路の製造または光エレクトロニクス・デバイス用のマルチレイヤ基板構造を形成する方法および構造を含む技法を提供する。しかし、本発明が、より広い範囲の適用可能性を有することを理解されたく、本発明は、マルチレイヤ集積回路デバイスすなわち、集積された半導体デバイス、フォトニック・デバイス、および/または光エレクトロニクス・デバイス(たとえば、光弁)、ピエゾエレクトロニック・デバイス、微細電気機械システム(「MEMS」)、ナノテクノロジ構造、センサ、アクチュエータ、太陽電池、フラット・パネル・ディスプレイ(たとえば、LCD、AMLCD)、生物デバイスと生医学デバイス、それらの類似物の3次元パッケージング用の他の基板にも適用することができる。
マルチレイヤ基板を製造する本発明による方法および構造の実施態様。この方法は、ドナー基板を用意することを含み、ドナー基板は、第1たわみ特性を有する。ドナー基板は、背面、正面、劈開領域、その劈開領域と正面との間で決められる材料の層を有する。この方法は、ドナー基板の正面をハンドル基板の正面に結合することを含む。この方法は、マルチレイヤ構造を形成するためにバッキング基板をドナー基板の背面に連結することを含む。バッキング基板は、ドナー基板の第1たわみ特性を所定のレベルまで減少させるのに適切である。所定のレベルは、材料の層ハンドル基板の正面に転写するのに適切なたわみ特性である。この方法は、バッキング基板が少なくとも適切なたわみ特性を維持するためにドナー基板に取り付けられたままである間に、劈開領域の部分でドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始することを含む。
特定の実施態様で、本発明は、たとえばシリコン・オン・ガラス、シリコン・オン・クォーツなど、マルチレイヤ構造上にデバイスを製造する方法を提供する。この方法は、第1たわみ特性を有するハンドル基板を用意することを含む。ハンドル基板は、背面と正面を有する。この方法は、マルチレイヤ構造を形成するためにハンドル基板の背面にバッキング基板を結合することを含む。好ましい実施態様では、バッキング基板は、ハンドル基板の第1たわみ特性を所定のレベルまで減少させるのに適切である。所定のレベルは、材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である。この方法は、劈開領域、材料の層、表面領域を含むドナー基板を用意することを含む。好ましい実施態様では、劈開領域は、材料の層を定義するためにドナー基板内にあり、層は、劈開領域と表面領域との間に設けられる。この方法は、バッキング基板が少なくともたわみ特性を維持するためにハンドル基板と共に損なわれないままである間に、ドナー基板の表面領域をハンドル基板の正面に結合させることを含む。この方法は、劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、ドナー基板からの材料の層の解放を継続する。好ましくは、1つまたは複数のデバイスが、材料の層の諸部分に製造される。
代替の特定の実施態様では、本発明は、マルチレイヤ基板上でデバイスを製造する代替方法を提供する。この方法は、ドナー基板を用意することを含み、ドナー基板は、第1たわみ特性を有する。好ましくは、ドナー基板は、背面、正面、劈開領域、その劈開領域と正面との間で決められる材料の層を有する。この方法は、マルチレイヤ構造を形成するためにバッキング基板をドナー基板の背面に連結することを含む。好ましい実施態様では、バッキング基板は、ドナー基板の第1たわみ特性を所定のレベルまで減少させるのに適切である。所定のレベルは、バッキング基板が少なくとも適切なたわみ特性を維持するためにドナー基板に取り付けられたままである間に、材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である。この方法は、ドナー基板の正面をハンドル基板の正面に結合することを含む。この方法は、劈開領域の部分でドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始することを含み、ドナー基板からの材料の層の解放を継続する。好ましくは、1つまたは複数のデバイスが、材料の層の諸部分に製造される。
もう1つの代替の特定の実施態様では、本発明は、マルチレイヤ基板上でデバイスを製造するもう1つの方法を提供する。この方法は、ドナー基板を用意することを含み、ドナー基板は、第1たわみ特性を有する。ドナー基板は、背面、正面、劈開領域、その劈開領域と正面との間で決められる材料の層を有する。この方法は、ドナー基板の正面をハンドル基板の正面に結合することを含む。この方法は、マルチレイヤ構造を形成するためにバッキング基板をドナー基板の背面に連結することを含む。バッキング基板は、ドナー基板の第1たわみ特性を所定のレベルまで減少させるのに適切である。所定のレベルは、材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である。この方法は、バッキング基板が少なくとも適切なたわみ特性を維持するためにドナー基板に取り付けられたままである間に、劈開領域の部分でドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始することを含み、ドナー基板からの材料の層の解放を継続する。好ましくは、1つまたは複数のデバイスが、材料の層の諸部分に製造される。
さらに、本発明は、マルチレイヤ基板上でデバイスを製造する方法を提供する。この方法は、第1たわみ特性を有するハンドル基板を用意することを含む。ハンドル基板は、背面と正面を有する。この方法は、劈開領域、材料の層、表面領域を含むドナー基板を用意することを含む。劈開領域は、材料の層を定義するためにドナー基板内にあり、層は、劈開領域と表面領域との間に設けられる。この方法は、ドナー基板の表面領域をハンドル基板の正面に結合することを含む。この方法は、バッキング基板をハンドル基板の背面に連結することを含む。好ましくは、バッキング基板は、ハンドル基板の第1たわみ特性を所定のレベルまで減少させるのに適切である。そのような所定のレベルは、バッキング基板が少なくとも適切なたわみ特性を維持するためにハンドル基板に取り付けられたままである間に、材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である。この方法は、劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始することを含み、ドナー基板からの材料の層の解放を継続する。好ましくは、1つまたは複数のデバイスが、材料の層の諸部分に製造される。
さらに、本発明は、たとえばガラス、石英など、透明材料を含むマルチレイヤ構造上にデバイスを製造する方法を提供する。この方法は、第1たわみ特性を有する透明ハンドル基板を用意することを含む。透明ハンドル基板は、背面と正面を有する。この方法は、透明ハンドル基板の背面へのバッキング基板の係合を開始することと、マルチレイヤ構造を形成するためにバッキング基板を透明ハンドル基板にしっかりと係合するために透明ハンドル基板の背面にバッキング基板を取り付けることとを含む。好ましくは、バッキング基板は、シリコン担持材料の層がハンドル基板の正面に転写されるのに適切なマルチレイヤ構造の有効たわみ特性を与えるのに適切である。この方法は、劈開領域、材料の層、表面領域を含むドナー基板を用意することを含む。劈開領域は、シリコン担持材料の層を定義するためにドナー基板内にあり、層は、劈開領域と表面領域との間に設けられる。この方法は、バッキング基板が有効たわみ特性を実質的に維持するためにハンドル基板に取り付けられたままである間にドナー基板の表面領域を透明ハンドル基板の正面に結合することを含む。この方法は、劈開領域の部分でのドナー基板からのシリコン担持材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、ドナー基板からの材料の層の解放を継続する。好ましくは、1つまたは複数のデバイスが、材料の層の諸部分に製造される。
さらなる実施態様では、本発明は、1つまたは複数のデバイスを含むマルチレイヤ基板構造を提供する。この構造は、約10mm未満の層と約1MPaから約130GPaまでの範囲にわたるヤング率の特徴がある透明ハンドル基板を有する。この構造は、透明ハンドル基板に連結されたシリコン担持材料の層をも有する。好ましい実施態様で、シリコン担持材料の層は、約100μから約5mmの範囲にわたる。この構造は、シリコン担持材料の層上の劈開される表面と、200Å未満の劈開される膜の特徴を表す表面粗さとを有する。好ましくは、1つまたは複数のデバイスが、材料の層の諸部分に製造される。
さらに、本発明は、デバイスを含む代替のマルチレイヤ基板構造を提供する。この構造は、所定の層と約1MPaから約130GPaまでの範囲にわたるヤング率の特徴があるハンドル基板を有する。この構造は、ハンドル基板に連結された実質的に結晶材料の層をも有する。好ましくは、実質的に結晶材料の層は、約100μから約5mmの範囲にわたる。この構造は、実質的に結晶材料の層上の劈開される表面と、200Å未満の劈開される膜の特徴を表す表面粗さとを有する。好ましくは、1つまたは複数のデバイスが、材料の層の諸部分に製造される。
さらに、本発明は、好ましい実施態様による透明材料を含むマルチレイヤ基板上でデバイスを製造する方法をも提供する。この方法は、劈開領域、材料の層、表面領域を含むドナー基板を用意することを含む。好ましくは、劈開領域は、シリコン担持材料の層を定義するためにドナー基板内にあり、シリコン担持材料は、好ましくは、劈開領域と表面領域との間に設けられたシリコン担持材料である。この方法は、第1たわみ特性を有する透明ハンドル基板を用意することを含む。好ましくは、透明ハンドル基板は、背面と正面を有する。この方法は、ドナー基板の表面領域を透明ハンドル基板の正面に結合することを含む。この方法は、透明ハンドル基板の背面へのバッキング基板の係合を開始することを含む。さらに、この方法は、マルチレイヤ構造を形成するためにバッキング基板を透明ハンドル基板にしっかりと係合するために透明ハンドル基板の背面にバッキング基板を取り付ける。好ましくは、バッキング基板は、シリコン担持材料の層がハンドル基板の正面に転写されるのに適切なマルチレイヤ構造の有効たわみ特性を与えるのに適切である。この方法は、劈開領域の部分でのドナー基板からのシリコン担持材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始することを含む。この方法は、ドナー基板からの材料の層の解放を継続する。好ましくは、1つまたは複数のデバイスが、材料の層の諸部分に製造される。
代替実施態様では、本発明は、装置内のプラテン構造を使用して材料の膜を処理する方法を提供する。この方法は、正面、背面、劈開面、正面と劈開面との間で決められる材料の層を有するドナー基板を用意することを含む。この方法は、第1たわみ特性を有するハンドル基板を用意することであって、第1たわみ特性は、ハンドル基板がドナー基板に連結されている間に、材料の層をドナー基板の正面に転写するのに不適切である、用意することを含む。この方法は、マルチレイヤ構造を形成するために、ドナー基板の正面をハンドル基板に結合することと、マルチレイヤ構造をプラテン構造に連結することとを含む。この方法は、マルチレイヤ構造の有効たわみ特性を、材料の層をハンドル基板の正面に転写するのに適するものにさせるために、マルチレイヤ構造をプラテン構造にしっかりと係合させることを含む。この方法は、マルチレイヤ構造がプラテン構造に係合されたままである間に、材料の層の一部を劈開する。
さらに、本発明は、材料の膜を処理するシステムを提供する。このシステムは、マルチレイヤ構造を形成するためにハンドル基板に接合されるドナー基板を受けるように適合された入力デバイスを有する。好ましくは、ドナー基板は、正面、背面、劈開面、正面と劈開面との間で決められる材料の層を有する。ハンドル基板は、第1たわみ特性を有し、第1たわみ特性は、ハンドル基板がドナー基板に連結されている間に、材料の層をドナー基板の正面に転写するのに不適切である。このシステムは、入力デバイスに機能的に結合された転送デバイスを有する。好ましい実施態様では、転送デバイスは、マルチレイヤ構造をチャンバに転送するように適合される。このシステムは、表面領域を含むプラテン構造を有する。特定の実施態様によれば、プラテン構造の表面領域は、複数の細孔、たとえば、セラミック、プラスチック、金属、半導体、絶縁体を含む、このシステムは、プラテン構造に結合された係合源をも有する。係合源は、マルチレイヤ構造の有効たわみ特性を、材料の層をハンドル基板の正面に転写するのに適するものにさせるために、マルチレイヤ構造をプラテン構造の表面領域にしっかりと係合させるように適合される。エネルギ源(たとえば、機械的、熱的、電気的、または組合せ)が、プラテン構造に結合される。好ましくは、エネルギ源は、マルチレイヤ構造の表面領域がプラテン構造と係合したままである間に、材料の層の一部を劈開するように適合される。
特定の実施態様に応じて、ある種の変形形態があり得る。たとえば、劈開プロセスは、ハンドル基板に取り付けられた材料の層を選択的に解放するために伝搬する劈開フロントを使用する、制御された劈開プロセスである。劈開の代替技法を使用することもできる。そのような技法は、米国カリフォルニア州サンタ・クララのSilicon Genesis Corporation社のNanocleave(商標)と呼ばれる技法、フランス国のSoitec SA社のSmartCut(商標)プロセス、日本国東京のキャノン社のEltran(商標)プロセス、すべての類似するプロセス、その他のものを含むが、これらに限定はされない。さらに、用語「第1」または「第2」あるいは「第3」または他のすべての類似する用語さえもが、特定の実施態様での本明細書に添付の特許請求の範囲の範囲を不当に制限することを意図されたものではない。さらに、用語たわみ特性(たとえば、第1たわみ特性)は、特定の実施態様による、ある厚さの材料の能力である曲げパラメータによって定義することができる。特定の実施態様で、各基板は、たわみ特性を有する。好ましい実施態様で、劈開に有効に使用することができず、劈開に不適切な、ある基板のより弱いたわみ特性が、より強い有効たわみ特性を与えるためにバッキング基板または類似するフィーチャを使用して変更される(たとえば、増やされる)。そのようなより強い有効たわみ特性は、ボイド、破損、粗い表面、膜剥離などの実質的な望ましくない特性を一切伴わずに劈開を介して材料の薄膜を除去することを可能にする。実施態様に応じて、用語「石英」は、一般に、ガラス産業で理解される。そのような石英用語は、少なくとも、ヒューズド・シリコン・ガラス(fused silicon glass)、石英、溶融石英、おそらくは特定の実施態様による他のものを含む。実施態様に応じて、不純物、ドーパント、他の種などのある種の添加物が、石英に加えられる場合がある。代替実施態様では、コーティングが、石英材料の表面または他の領域に施される場合もある。上記および他の特徴は、本願全体を通じて、より具体的には下で説明される。
本発明を使用することによって、既存の技法を上回る多数の利益が達成される。具体的に言うと、本発明は、制御されたエネルギと選択された条件を使用して、複数の材料のサンドイッチされた膜を含むドナー基板から材料の薄膜を選択的に劈開する。この劈開プロセスは、膜または基板の残りの部分への損傷の可能性を防ぎながら、基板から材料の薄膜を選択的に除去する。したがって、残りの基板部分を、繰り返して他の応用に再利用することができる。さらに、本発明は、薄膜の制御された劈開プロセス中に比較的低い温度を使用して、他の実施態様による分離された薄膜、ドナー基板、または複数材料膜の温度逸脱を減らす。このより低温の手法は、たとえば実質的に異なる熱膨張係数を有する材料の劈開や結合など、より高い材料とプロセスの寛容度を可能にする。他の実施態様では、本発明は、基板内のエネルギまたは応力を劈開開始エネルギ未満の値に制限し、これは、一般に、ランダムな劈開開始場所または劈開フロントが作成される可能性を除去する。これは、既存の技法でしばしば引き起こされる劈開損傷(たとえば、ピット、結晶欠陥、破損、クラック、ステップ、ボイド、過度の粗さ)を減らす。さらに、本発明は、既存の技法と比較して、必要より高い応力または圧力の効果によって引き起こされる損傷と、エネルギ粒子によって引き起こされる核形成部位とを減らす。好ましくは、本方法および本構造は、転写された膜を有効に受け取ることができない基板での劈開を可能にするバッキング基板をもたらす。そのようなバッキング基板は、ドナーとハンドルを含む一方または両方の基板に、ある堅さを与えて、特定の実施態様に従って、薄い柔軟な基板での有効な劈開を可能にする。好ましい実施態様では、本発明は、柔軟な基板に対する主要なバック・グラインディング動作および/または薄くする動作を一切用いずに、柔軟な基板に転写される材料の薄いレイヤを形成する方法および構造を実現する。実施態様に応じて、これらの利益のうちの1つまたは複数を達成することができる。上記および他の利益は、本願全体を通じて、より具体的には下で説明される。
本発明は、既知のプロセス・テクノロジの文脈で上記および他の利益を達成する。しかし、本発明の性質および利点のさらなる理解は、本明細書のこの後の部分および添付図面を参照することによって実現することができる。
本発明によれば、基板の製造の技法が提供される。より具体的には、本発明は、たとえば半導体集積回路の製造用のマルチレイヤ基板構造を形成する方法および構造を含む技法を提供する。しかし、本発明が、より広い範囲の適用可能性を有することを理解されたく、本発明は、マルチレイヤ集積回路デバイスすなわち、集積された半導体デバイス、フォトニック・デバイス、および/または光エレクトロニクス・デバイス、ピエゾエレクトロニック・デバイス、微細電気機械システム(「MEMS」)、ナノテクノロジ構造、センサ、アクチュエータ、太陽電池、フラット・パネル・ディスプレイ(たとえば、LCD、AMLCD)、生物デバイスと生医学デバイス、それらの類似物の3次元パッケージング用の他の基板にも適用することができる。
図1から5に、マルチレイヤ基板構造を形成するレイヤ・トランスファ法を示す。図からわかるように、我々は、破損ならびに/または極端な表面の粗さや不連続な膜になる基板のある種のサンプルを用意した。単に例として、我々の最初の基板は、図1によって示されるシリコン・ウエハ100を含む。このシリコン・ウエハは単結晶シリコンである。この単結晶シリコンは、SEMI標準デバイス等級材料、P型、6から9Ω−cmであった。このシリコン・ウエハは、表面領域107、劈開領域103、劈開領域と表面領域との間の材料の層105を有した。劈開面は、水素注入プロセスを使用して設けられた。そのような水素注入プロセスは、ある配合表に従って、6.6E16原子/cm2の線量および約34.5KeVのエネルギで実現された。
この方法は、図2によって示される透明基板201を用意する。この透明基板は、約800±20μの厚さ、背面、正面を有する。この透明基板は、石英であり、この石英は、日本国東京の信越化学工業によって製造された合成水晶(VISIL−SQ、SX)と呼ばれるものであった。この石英の表面粗さは、10μ×10μ原子間力顕微鏡(「AFM」)測定の約2Åから約3Å表面粗さであった。
透明基板とシリコン・ウエハの両方が、プラズマ活性化されたプロセス(plasma activated process)をうける。そのようなプラズマ活性化されたプロセスは、基板の表面を洗浄し、かつ/または活性化するのに使用された。その後、これらの基板のそれぞれが、図3によって示されるように一緒に結合された。図からわかるように、透明基板201は、シリコン・ウエハ100に結合されている。結合の後に、結合された構造が、ベーキング処理をうけた。このベーキング処理は、結合された基板を、約1時間程度にわたって約350℃のアニールを維持した。
この方法は、図3によって示されるように、結合された基板構造に対して、制御された劈開プロセスを実行した。制御された劈開プロセスは、劈開領域の部分の中に選択されたエネルギ301を与える。単に例として、制御された劈開プロセスは、本願と共通して米国カリフォルニア州サン・ノゼのSilicon Genesis Corporation社に譲渡された、参照によってその全体が本明細書に組み込まれている米国特許第6013563号、名称「Controlled Cleaving Process」に記載されている。劈開プロセスを実行する際に、図4によって示されるように、我々は、符号405によって示される劈開エネルギの開始の際に、結合された基板のある部分が変形し、かつ/または曲がることを発見した。
この方法は、非常に粗い膜501、表面剥離503、および/または膜破損505などの欠陥を生じ、さらに他の欠陥や不完全をもたらした。そのような欠陥は、集積回路または他のデバイスの製造に不適切である。これらの活動に基づいて、とりわけマルチレイヤ基板構造の製造に関して、望ましくない曲げ特性を克服する、これらの欠陥を改善し、または少なくとも減らすことが必要であると判定された。上記および他の制限は、本明細書全体を通じて説明される本発明の諸態様を使用することによって克服された。
代替の特定の実施形態による、透明材料を含むマルチレイヤ基板上でデバイスを製造する方法は、次のように概要を示すことができる。
1.第1たわみ特性、背面、正面を有する透明ハンドル基板を用意し、
2.シリコン担持材料の層をハンドル基板の正面に転写するのに適切なマルチレイヤ構造の有効たわみ特性を与えるのに適切なバッキング基板を用意し、
3.ハンドル基板とバッキング基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.透明ハンドル基板の背面へのバッキング基板の係合を開始し、
5.マルチレイヤ構造を形成するためにバッキング基板を透明ハンドル基板にしっかりと係合させるために透明ハンドル基板の背面にバッキング基板を取り付け、
6.劈開領域、材料の層、表面領域を含むドナー基板を用意し、
7.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
8.バッキング基板が少なくとも有効たわみ特性を実質的に維持するためにハンドル基板に取り付けられたままである間に、透明ハンドル基板の正面にドナー基板の表面領域を結合させ、
9.劈開領域の部分でのドナー基板からのシリコン担持材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
10.ドナー基板から材料の層を除去し、
11.任意選択として、ハンドル基板からバッキング基板を除去し、
12.材料の層の上に1つまたは複数のデバイスを形成し、
13.望みに応じて他のステップを実行する。
代替の特定の実施形態による、透明材料を含むマルチレイヤ基板を製造する方法は、次のように概要を示すことができる。
1.第1たわみ特性、背面、正面を有する透明ハンドル基板を用意し、
2.シリコン担持材料の層をハンドル基板の正面に転写するのに適切なマルチレイヤ構造の有効たわみ特性を与えるのに適切なバッキング基板を用意し、
3.ハンドル基板とバッキング基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.透明ハンドル基板の背面へのバッキング基板の係合を開始し、
5.マルチレイヤ構造を形成するためにバッキング基板を透明ハンドル基板にしっかりと係合させるために透明ハンドル基板の背面にバッキング基板を取り付け、
6.劈開領域、材料の層、表面領域を含むドナー基板を用意し、
7.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
8.バッキング基板が少なくとも有効たわみ特性を実質的に維持するためにハンドル基板に取り付けられたままである間に、透明ハンドル基板の正面にドナー基板の表面領域を結合させ、
9.劈開領域の部分でのドナー基板からのシリコン担持材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
10.ドナー基板から材料の層を除去し、
11.任意選択として、ハンドル基板からバッキング基板を除去し、
12.望みに応じて他のステップを実行する。
上のステップのシーケンスは、本発明の実施形態による方法を実現する。示されているように、この方法は、望ましくない曲げ特性を有する基板上で、強化基板を使用してデバイスを含むマルチレイヤ基板構造を形成することを含むステップの組合せを使用する。本明細書に添付の特許請求の範囲の範囲から逸脱せずに、ステップが追加され、1つまたは複数のステップが除去され、あるいは1つまたは複数のステップが異なるシーケンスで実現される、他の代替案をも提供することができる。本発明の代替実施形態は、本明細書全体を通じて、より具体的には下で見ることができる。
本発明の代替実施形態による、デバイスを含むマルチレイヤ基板構造を製造する代替方法は、次のように概要を示すことができる。
1.レイヤをその上に有効に転写するのに不適切な第1たわみ特性を有するハンドル基板を用意し、
2.材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である所定のレベルまでハンドル基板の第1たわみ特性を減少させるのに適切なバッキング基板を用意し、
3.ハンドル基板と/またはバッキング基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.ハンドル基板の背面とバッキング基板との間の一時的結合を形成するために、マルチレイヤ構造を形成するためにバッキング基板をハンドル基板の背面に連結し、
5.劈開領域、材料の層、表面領域を含むドナー基板を用意し(材料の層は、劈開領域と表面領域との間で定義される)、
6.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
7.バッキング基板が少なくとも適切なたわみ特性を維持するためにハンドル基板に取り付けられたままである間に、ハンドル基板の正面にドナー基板の表面領域を結合させ、
8.劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
9.ハンドル基板に連結されたドナー基板から材料の層を完全に解放し、
10.任意選択として、ハンドル基板からバッキング基板を除去し、
11.材料の層の上で1つまたは複数のデバイスを形成し、
12.望みに応じて他のステップを実行する。
本発明の代替実施形態による、マルチレイヤ基板構造を製造する代替方法は、次のように概要を示すことができる。
1.レイヤをその上に有効に転写するのに不適切な第1たわみ特性を有するハンドル基板を用意し、
2.材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である所定のレベルまでハンドル基板の第1たわみ特性を減少させるのに適切なバッキング基板を用意し、
3.ハンドル基板と/またはバッキング基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.ハンドル基板の背面とバッキング基板との間の一時的結合を形成するために、マルチレイヤ構造を形成するためにバッキング基板をハンドル基板の背面に連結し、
5.劈開領域、材料の層、表面領域を含むドナー基板を用意し(材料の層は、劈開領域と表面領域との間で定義される)、
6.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
7.バッキング基板が少なくとも適切なたわみ特性を維持するためにハンドル基板に取り付けられたままである間に、ハンドル基板の正面にドナー基板の表面領域を結合させ、
8.劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
9.ハンドル基板に連結されたドナー基板から材料の層を完全に解放し、
10.任意選択として、ハンドル基板からバッキング基板を除去し、
11.望みに応じて他のステップを実行する。
上のステップのシーケンスは、本発明の実施形態による方法を実現する。示されているように、この方法は、望ましくない曲げ特性を有する基板上で、強化基板を使用してデバイスを含むマルチレイヤ基板構造を形成することを含むステップの組合せを使用する。本明細書に添付の特許請求の範囲の範囲から逸脱せずに、ステップが追加され、1つまたは複数のステップが除去され、あるいは1つまたは複数のステップが異なるシーケンスで実現される、他の代替案をも提供することができる。本発明のさらなる詳細は、本明細書全体を通じて、より具体的には下で見ることができる。
図6から19に、本発明の実施形態による、バッキング部材を使用してデバイスを含むマルチレイヤ基板を製造する方法を示す。これらの図は、単なる例であり、本明細書に添付の特許請求の範囲の範囲を不当に制限してはならない。当業者は、多数の変形形態、修正形態、代替形態を認めるであろう。図6に示されているように、この方法は、第1たわみ特性、背面、正面を有する透明ハンドル基板601を用意する。この透明ハンドル基板は、ガラス、石英、ポリマ、または他の複合物、およびそれらの類似物とすることができる。単に例として、この透明基板は、約800±20μの厚さ、背面、正面を有する。この透明基板は、石英であり、この石英は、日本国東京の信越化学工業によって製造された合成水晶(VISIL−SQ、SX)と呼ばれるものである。この合成水晶は、10μ×10μ原子間力顕微鏡(「AFM」)測定の約2Åから約3Åの表面粗さの特徴がある。もちろん、他の変形形態、修正形態、代替形態があり得る。
代替実施形態では、ハンドル基板を、任意の同質材料、傾斜材料、またはマルチレイヤ材料、あるいはこれらの任意の組合せとすることができる。すなわち、ハンドル基板は、ほとんどすべての単結晶タイプの基板、多結晶タイプの基板、または非晶質タイプの基板などから作ることができる。さらに、基板は、ガリウム砒素、窒化ガリウム(GaN)、その他の材料などのIII/V族材料から作ることができる。さらに、基板は、炭化珪素、ゲルマニウム、シリコン、ガラスまたは石英の組合せ、プラスチック、さらには柔軟な特性を有するポリマとすることもできる。ハンドル基板は、Si、SiGe、SiGe合金、SiC、II/VI族化合物、III/V族化合物を含むことができる。好ましくは、ハンドル基板は、特定の実施形態によるレイヤ・トランスファ・プロセスに不適切な多少柔軟な特性を有する。基板の不適切な性質は、特定の実施形態に応じて、過度の粗さ、破損、部分的な膜分離、それらの類似を引き起こす。特定の実施形態に応じて、材料の任意の他の組合せを使用することもできる。
好ましい実施形態では、本発明は、図7に示されているように、ハンドル基板構造に剛性を追加するためにバッキング基板701を用意する。好ましくは、バッキング基板は、ドナー基板からのシリコン担持材料の層をハンドル基板の正面に転写するのに適切な、少なくともバッキング基板とハンドル基板からなるマルチレイヤ構造の有効たわみ特性を与えるのに適切な厚さと材料を有する。
単に例として、バッキング基板は、石英ハンドル基板に対してシリコン・ウエハである。そのようなバッキング基板は、725μ±15μの厚さを有し、たとえば200mmドナー/ハンドル/バッキング基板構造を使用して単結晶シリコンから作られる。そのような基板は、約130GPaのヤング率を有する。プラスチック、金属、ガラス、石英、複合物、それらの類似物など、他のタイプの材料やある厚さを使用して、組み合わされたバッキング基板構造やハンドル基板構造に剛性を与えることができる。もちろん、当業者は、他の変形形態、修正形態、代替形態を認めるはずである。
特定の実施形態では、この方法は、図8および9によって示されるように、バッキング基板の表面に対する洗浄プロセスおよび/または活性化プロセス802ならびに/あるいは透明ハンドル基板の表面に対する洗浄プロセスおよび/または活性化プロセス902(たとえば、プラズマ活性化されたプロセス)を実行する。そのようなプラズマ活性化プロセスは、基板の表面を洗浄し、かつ/または活性化する。プラズマ活性化されたプロセスは、20℃〜40℃の温度で窒素を担持するプラズマを使用することによって実現される。プラズマ活性化されたプロセスは、好ましくは米国カリフォルニア州サン・ノゼのSilicon Genesis Corporation社によって製造される二重周波数プラズマ活性化システム内で実行される。もちろん、他の変形形態、修正形態、代替形態があり得る。
図10を参照すると、この方法は、他の構造から物理的に分離されることが多い透明ハンドル基板の背面へのバッキング基板の係合1002を開始する。この方法は、好ましくは、マルチレイヤ構造を形成するためにバッキング基板を透明ハンドル基板にしっかりと係合させるために透明ハンドル基板の背面にバッキング基板を一時的に取り付ける。単に例として、シリコン・ウエハ・バッキング基板は、好ましい実施形態によれば、他の修正および/または変更を一切伴わずに、石英板にしっかりと取り付けられる。ここで、シリコン・ウエハは、石英板の表面に結合する自然酸化物の非常に薄いコーティングを有するが、図11に示されているように、そのような自然酸化物を伴わない実施形態があってもよい。
図示されているように、この方法は、図12に示されているように、劈開領域1203、正面1205、背面1207、正面と劈開領域との間のシリコン担持材料の層1209を含むドナー基板1201を用意することを含む。そのような材料の層の例に、シリコン担持材料の層が含まれる。単に例として、ドナー基板を、シリコン・ウエハ、ゲルマニウム・ウエハ、シリコン・ゲルマニウム材料、炭化珪素担持材料、III/V族化合物、これらの任意の組合せ、その他のものとすることができる。ドナー基板は、Si、SiGe、SiGe合金、SiC、II/VI族化合物、III/V族化合物を含むことができる。もちろん、他の変形形態、修正形態、代替形態があり得る。
実施形態に応じて、劈開領域を、さまざまな技法を使用して形成することができる。すなわち、劈開領域は、注入される粒子、堆積されるレイヤ、拡散される物質、パターン形成される領域、その他の技法の任意の適切な組合せを使用して形成することができる。図12を参照すると、この方法は、ドナー基板の上面を介する選択された深さまでの注入プロセスを使用して、あるエネルギ粒子1211を導入し、この選択された深さは、材料の「薄膜」と称する材料領域の層を定義する。さまざまな技法を使用して、エネルギ粒子をシリコン・ウエハに注入することができる。これらの技法に、たとえば、Applied Materials,Inc.社や他の会社によって製造されるビーム・ライン・イオン注入(beam line ion implantation)機器を使用するイオン注入が含まれる。代替案では、注入は、プラズマ浸入イオン注入(plasma immersion ion implantation)(「PIII」)技法、イオン・シャワー、その他の質量固有でない技法を使用して行われる。そのような技法の組合せを使用することもできる。もちろん、使用される技法は、応用例に依存する。
応用例に応じて、より小さい質量の粒子が、一般に、好ましい実施形態に従って材料領域への損傷の可能性を減らすために選択される。すなわち、より小さい質量の粒子は、その粒子が通る材料領域に実質的に損傷を与えずに、基板材料を通って選択された深さまで簡単に移動する。たとえば、より小さい質量の粒子(またはエネルギ粒子)は、ほとんどが、任意の帯電した(たとえば正または負の)および/または中性の原子もしくは分子または電子あるいは類似物とすることができる。特定の実施形態で、粒子は、実施形態に応じて、水素とその同位元素のイオン、ヘリウムとその同位元素、ネオンなどの希ガス・イオンまたは他のイオンなどのイオンを含む中性のおよび/または帯電した粒子とすることができる。粒子は、たとえば水素ガス、水蒸気、メタン、水素化合物のガス、その他の軽い原子質量の粒子などの化合物から導出することもできる。代替案では、粒子を、上記の粒子および/またはイオンおよび/または分子種および/または原子種の任意の組合せとすることができる。粒子は、一般に、表面を通って表面の下の選択された深さまで貫通するのに十分な運動エネルギを有する。
例として、シリコン・ウエハに注入される種として水素を使用すると、注入プロセスは、条件の特定の組を使用して実行される。注入線量は、約1015原子/cm2から約1018原子/cm2までの範囲にわたり、好ましくは、線量は、約1016原子/cm2を超える。注入エネルギは、約1KeVから約1MeVまでの範囲にわたり、一般に約50KeVである。注入温度は、約200℃から約600℃の範囲にわたり、好ましくは、かなりの量の水素イオンが、注入されるシリコン・ウエハから外に拡散し、注入された損傷や応力をアニールする可能性を防ぐために、約400℃未満である。水素イオンを、約±0.03μから約±0.05μまでの正確さでシリコン・ウエハの選択された深さまで選択的に導入することができる。もちろん、使用されるイオンの種類やプロセス条件は、応用例に依存する。
効果的に、注入される粒子は、選択された深さにある、基板の上面に平行な平面1301に沿った応力を増やす、すなわち、破断エネルギを減らす。このエネルギは、部分的には注入種と注入条件に依存する。これらの粒子は、選択された深さでの基板の破断エネルギ・レベルを減らす。これは、注入された平面に沿った選択された深さでの制御された劈開を可能にする。注入は、すべての内部位置での基板のエネルギ状態が基板材料内の非可逆破断(すなわち、分離または劈開)を開始するのに不十分になる条件の下で行うことができる。しかし、注入線量が、一般に、後続熱処理、たとえば熱アニールまたは高速熱アニールによって通常は少なくとも部分的に修復できる基板内のある量の欠陥(たとえば、マイクロ欠陥)を引き起こすことに留意されたい。注入をうけた、結果の基板1300は、図13の単純化された図によって示される。
実施形態に応じて、劈開領域および/または劈開レイヤを形成する他の技法が存在する。単に例として、そのような劈開領域は、米国カリフォルニア州サンタ・クララのSilicon Genesis Corporation社のNanocleave(商標)プロセスと呼ばれる技法、フランス国のSoitec SA社のSmartCut(商標)プロセス、日本国東京のキャノン社のEltran(商標)プロセス、それらの類似するプロセス、その他のプロセスなど、他のプロセスを使用して形成される。もちろん、他の変形形態、修正形態、代替形態があり得る。
図14を参照すると、バッキングに連結された透明ハンドル基板と、ドナー基板との両方が、プラズマ活性化されたプロセスをうける。そのようなプラズマ活性化されたプロセスは、基板の表面を洗浄し、かつ/または活性化する。プラズマ活性化されたプロセスは、20℃から40℃までの温度の窒素を担持するプラズマを使用することによって実現される。プラズマ活性化されたプロセスは、好ましくは、米国カリフォルニア州サン・ノゼのSilicon Genesis Corporation社によって製造される二重周波数プラズマ活性化システム内で実行される。もちろん、本明細書でならびに本明細書の外部で説明される他の変形形態、修正形態、代替形態があり得る。
その後、やはり図14によって示されるように、これらの基板のそれぞれを一緒に結合する。図に示されているように、ハンドル基板がドナー・ウエハに結合されて、結合された構造1401が形成されている。これらの基板は、好ましくは、Electronic Vision Group社によって製造されるEVG 850結合ツールまたは他の類似するプロセスを使用して結合される。Karl Suss社によって製造されるものなどの他のタイプのツールを使用することもできる。もちろん、他の変形形態、修正形態、代替形態があり得る。透明ハンドル基板とドナーとの間の結合は、好ましくは、実質的に永久的であり、高い信頼性を有する。
したがって、結合の後に、結合された構造は、ベーキング処理をうける。このベーキング処理は、結合された基板を所定の時間だけ所定の温度に維持する。好ましくは、温度は、約200℃または約250℃から約400℃までの範囲にわたり、シリコン・ドナー基板と透明石英ハンドル基板について好ましくは約1時間程度にわたって約350℃である。特定の応用例に応じて、他の変形形態、修正形態、代替形態があり得る。
特定の実施形態で、基板は、低温熱ステップ(low temperature thermal step)を使用して一緒に接合されまたは融着される。低温熱プロセスは、一般に、注入された粒子が、制御されない劈開作用を生じる可能性がある過度の応力を材料領域に働かせないことを保証する。特定の実施形態で、低温結合プロセスは、自己結合プロセスによって行われる。具体的に言うと、1つのウエハが、酸化を除くためためにはぎ取られる(すなわち、1つの基板が酸化されない)。洗浄液が、ウエハの表面を処理して、ウエハ表面にO−H結合を形成する。ウエハの洗浄に使用される液の例が、過酸化水素、硫酸、その他の類似する液の混合物である。乾燥機が、ウエハ表面を乾かして、すべての残留する液または粒子を基板表面から除去する。自己結合は、洗浄された基板の表面を一緒に置くことによって行われる。
代替案では、接着剤が基板の一方または両方の表面に配置される。この接着剤は、一方の基板をもう1つの基板に結合する。特定の実施形態で、接着剤は、エポキシ、ポリイミドタイプの材料、それらの類似物を含む。スピンオングラス・レイヤを使用して、一方の基板表面をもう1つの基板の正面に結合させることができる。これらのスピンオングラス(「SOG」)材料に、とりわけ、シロキサンまたは珪酸塩が含まれ、このシロキサンまたは珪酸塩は、しばしば、アルコール系の溶剤または類似物と混合される。SOGは、ウエハの表面に塗布された後にSOGを硬化させるのにしばしば必要な低温(たとえば、150℃から250℃)のゆえに、望ましい材料である。
代替案では、さまざまな他の低温技法を使用して、ドナー・ウエハをハンドル基板に接合させることができる。たとえば、静電結合技法を使用して、2つの基板を一緒に接合することができる。具体的に言うと、一方または両方の基板表面を帯電させて、他方の基板表面を引き付ける。さらに、ドナー基板を、さまざまな他の一般に知られている技法を使用してハンドル・ウエハに融着することができる。もちろん、使用される技法は、応用例に依存する。
この方法は、図15、16によって示されるように、結合された基板構造に対して制御された劈開プロセス1601を実行する。制御された劈開プロセスは、ドナー基板の劈開領域の部分内で選択されたエネルギ1501を与える。単に例として、制御された劈開プロセスは、本願と共通して米国カリフォルニア州サン・ノゼのSilicon Genesis Corporation社に譲渡された、参照によってその全体が本明細書に組み込まれている米国特許第6013563号、名称「Controlled Cleaving Process」に記載されている。次に、この方法は、ドナー基板からシリコン担持材料の層を解放して、図17によって示されるように、シリコン担持材料の層をドナー基板から完全に除去する。
好ましい実施形態では、この方法は、図18に示されているように、透明ハンドル基板からバッキング基板を除去する。好ましい実施形態では、バッキング基板とハンドル基板との間の取付けは、一時的であり、両方の基板に損傷を与えずに機械的な力を用いて除去することができる。特定の実施形態で、制御された劈開プロセスを使用して、バッキング基板をハンドル基板から剥離することができる。もちろん、他の変形形態、修正形態、代替形態があり得る。
図19を参照すると、この方法は、シリコン担持材料の層の表面にデバイス1901を形成する。そのようなデバイスに、集積された半導体デバイス、フォトニック・デバイス、および/または光エレクトロニクス・デバイス(たとえば、光弁)、ピエゾエレクトロニック・デバイス、微細電気機械システム(「MEMS」)、ナノテクノロジ構造、センサ、アクチュエータ、太陽電池、フラット・パネル・ディスプレイ(たとえば、LCD、AMLCD)、生物デバイスと生医学デバイス、それらの類似物を含めることができる。そのようなデバイスは、堆積、エッチング、注入、フォト・マスク・プロセス、これらの任意の組合せ、それらの類似物を使用することによって作ることができる。もちろん、他の変形形態、修正形態、代替形態があり得る。本発明の代替実施形態のさらなる詳細は、本明細書全体を通じて、より具体的には下で見ることができる。
代替の特定の実施形態では、本発明は、本発明の代替実施形態によるマルチレイヤ基板構造上でデバイスを製造する方法を提供する、次のように概要を示すことができる。
1.第1たわみ特性、背面、正面を有するハンドル基板を用意し、
2.劈開領域、材料の層、表面領域を含むドナー基板を用意し(劈開領域は、材料の層を定義するためにドナー基板内にある)、
3.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.ハンドル基板の正面にドナー基板の表面領域を結合させ、
5.バッキング基板が少なくとも適切なたわみ特性を維持するためにハンドル基板に取り付けられたままである間に、材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である所定のレベルまでハンドル基板の第1たわみ特性を減少させるのに適切なバッキング基板を用意し、
6.ハンドル基板とバッキング基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
7.バッキング基板をハンドル基板の背面に連結し、
8.劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
9.任意選択として、ハンドル基板の背面からバッキング基板を除去し、
10.材料の剥離された層の上で1つまたは複数のデバイスを形成し、
11.望みに応じて他のステップを実行する。
代替の特定の実施形態では、本発明は、本発明の代替実施形態によるマルチレイヤ基板構造を製造する方法を提供する、次のように概要を示すことができる。
1.第1たわみ特性、背面、正面を有するハンドル基板を用意し、
2.劈開領域、材料の層、表面領域を含むドナー基板を用意し(劈開領域は、材料の層を定義するためにドナー基板内にある)、
3.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.ハンドル基板の正面にドナー基板の表面領域を結合させ、
5.バッキング基板が少なくとも適切なたわみ特性を維持するためにハンドル基板に取り付けられたままである間に、材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である所定のレベルまでハンドル基板の第1たわみ特性を減少させるのに適切なバッキング基板を用意し、
6.ハンドル基板とバッキング基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
7.バッキング基板をハンドル基板の背面に連結し、
8.劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
9.任意選択として、ハンドル基板の背面からバッキング基板を除去し、
10.望みに応じて他のステップを実行する。
上のステップのシーケンスは、本発明の実施形態による方法を実現する。示されているように、この方法は、望ましくない曲げ特性を有する基板上で、強化基板を使用してマルチレイヤ基板構造とデバイスを形成することを含むステップの組合せを使用する。本明細書に添付の特許請求の範囲の範囲から逸脱せずに、ステップが追加され、1つまたは複数のステップが除去され、あるいは1つまたは複数のステップが異なるシーケンスで実現される、他の代替案をも提供することができる。本方法のさらなる詳細は、本明細書全体を通じて、より具体的には下で見ることができる。
図20から25に、本発明の実施形態による、バッキング部材を使用してデバイスを含むマルチレイヤ基板を製造する方法を示す。これらの図は、単なる例であり、本明細書に添付の特許請求の範囲の範囲を不当に制限してはならない。当業者は、多数の変形形態、修正形態、代替形態を認めるであろう。図20に示されているように、この方法は、第1たわみ特性、背面、正面を有する透明ハンドル基板2001を用意する。この透明ハンドル基板は、ガラス、石英、ポリマ、または他の複合物、それらの類似物とすることができる。単に例として、この透明基板は、石英基板を使用する実施形態で、約800±20μの厚さ、背面、正面を有する。この透明基板は、石英から作られ、この石英は、日本国東京の信越化学工業によって製造された合成水晶(VISIL−SQ、SX)と呼ばれるものである。この合成水晶は、10μ×10μ原子間力顕微鏡(「AFM」)測定の約2Åから約3Åの表面粗さの特徴がある。もちろん、他の変形形態、修正形態、代替形態があり得る。
代替実施形態では、ハンドル基板を、任意の同質材料、傾斜材料、またはマルチレイヤ材料、あるいはこれらの任意の組合せとすることができる。すなわち、ハンドル基板は、ほとんどすべての単結晶タイプの基板、多結晶タイプの基板、または非晶質タイプの基板などから作ることができる。さらに、基板は、ガリウム砒素、窒化ガリウム(GaN)、その他の材料などのIII/V族材料から作ることができる。さらに、基板は、炭化珪素、ゲルマニウム、シリコン、ガラスまたは石英の組合せ、プラスチック、柔軟な特性を有するポリマとすることができる。ハンドル基板は、Si、SiGe、SiGe合金、SiC、II/VI族化合物、III/V族化合物を含むことができる。好ましくは、ハンドル基板は、特定の実施形態によるレイヤ・トランスファ・プロセスに不適切な多少柔軟な特性を有する。基板の不適切な性質は、特定の実施形態に応じて、過度の粗さ、破損、部分的な膜分離、それらの類似物を引き起こす。特定の実施形態に応じて、材料の任意の他の組合せを使用することもできる。
図示されているように、この方法は、劈開領域2005、正面2007、背面2009、正面と劈開領域との間の材料の層2011を含むドナー基板2003を用意することを含む。単に例として、ドナー基板を、シリコン・ウエハ、ゲルマニウム・ウエハ、シリコン・ゲルマニウム材料、炭化珪素担持材料、III/V族化合物、これらの任意の組合せ、その他のものとすることができる。ドナー基板は、Si、SiGe、SiGe合金、SiC、II/VI族化合物、III/V族化合物を含むことができる。材料の層の例は、シリコン担持材料の層とすることができる。もちろん、他の変形形態、修正形態、代替形態があり得る。
実施形態に応じて、劈開領域を、さまざまな技法を使用して形成することができる。すなわち、劈開領域は、注入される粒子、堆積されるレイヤ、拡散される物質、パターン形成される領域、その他の技法の任意の適切な組合せを使用して形成することができる。特定の実施形態で、この方法は、ドナー基板の上面を介する選択された深さまでの注入プロセスを使用して、あるエネルギ粒子を導入し、この選択された深さは、材料の「薄膜」と称する材料領域の層を定義する。さまざまな技法を使用して、エネルギ粒子をシリコン・ウエハに注入することができる。これらの技法に、たとえば、Applied Materials,Inc.社や他の会社などによって製造されるビーム・ライン・イオン注入機器を使用するイオン注入が含まれる。代替案では、注入は、プラズマ浸入イオン注入(「PIII」)技法、イオン・シャワー、その他の質量固有でない技法を使用して行われる。そのような技法の組合せを使用することもできる。もちろん、使用される技法は、応用例に依存する。
応用例に応じて、より小さい質量の粒子が、一般に、好ましい実施形態に従って材料領域への損傷の可能性を減らすために選択される。すなわち、より小さい質量の粒子は、その粒子が通る材料領域に実質的に損傷を与えずに、基板材料を通って選択された深さまで簡単に移動する。たとえば、より小さい質量の粒子(またはエネルギ粒子)は、ほとんどが、任意の帯電した(たとえば正または負の)および/または中性の原子もしくは分子または電子あるいは類似物とすることができる。特定の実施形態で、粒子は、実施形態に応じて、水素とその同位元素のイオン、ヘリウムとその同位元素、ネオンなどの希ガス・イオンまたは他のイオンなどのイオンを含む中性のおよび/または帯電した粒子とすることができる。粒子は、たとえば水素ガス、水蒸気、メタン、水素化合物のガス、その他の軽い原子質量の粒子などの化合物から導出することもできる。代替案では、粒子を、上記の粒子および/またはイオンおよび/または分子種および/または原子種の任意の組合せとすることができる。粒子は、一般に、表面を通って表面の下の選択された深さまで貫通するのに十分な運動エネルギを有する。
例として、シリコン・ウエハに注入される種として水素を使用すると、注入プロセスは、条件の特定の組を使用して実行される。注入線量は、約1015原子/cm2から約1018原子/cm2までの範囲にわたり、好ましくは、線量は、約1016原子/cm2を超える。注入エネルギは、約1KeVから約1MeVまでの範囲にわたり、一般に約50KeVである。注入温度は、約200℃から約600℃の範囲にわたり、好ましくは、かなりの量の水素イオンが、注入されるシリコン・ウエハから外に拡散し、注入された損傷と応力をアニールする可能性を防ぐために、約400℃未満である。水素イオンを、約±0.03μから約±0.05μまでの正確さでシリコン・ウエハの選択された深さまで選択的に導入することができる。もちろん、使用されるイオンの種類やプロセス条件は、応用例に依存する。
効果的に、注入される粒子は、選択された深さにある、基板の上面に平行な平面に沿った応力を増やす。これらの粒子は、選択された深さでの基板の上面に平行な平面に沿った破断エネルギ・レベルを減らす。このエネルギ・レベルは、部分的には注入種と注入条件に依存する。これは、注入された平面に沿った選択された深さでの制御された劈開を可能にする。注入は、すべての内部位置での基板のエネルギ状態が基板材料内の非可逆破断(すなわち、分離または劈開)を開始するのに不十分になる条件の下で行うことができる。しかし、注入線量が、一般に、後続熱処理、たとえば熱アニールまたは高速熱アニールによって通常は少なくとも部分的に修復できる基板内のある量の欠陥(たとえば、マイクロ欠陥)を引き起こすことに留意されたい。注入をうけた、結果の基板2003は、図20の単純化された図によって示される。
実施形態に応じて、劈開領域および/または劈開レイヤを形成する他の技法が存在する。単に例として、そのような劈開領域は、米国カリフォルニア州サンタ・クララのSilicon Genesis Corporation社のNanocleave(商標)プロセスと呼ばれる技法、フランス国のSoitec SA社のSmartCut(商標)プロセス、日本国東京のキャノン社のEltran(商標)プロセス、それらの類似するプロセス、その他のプロセスなど、他のプロセスを使用して形成される。もちろん、他の変形形態、修正形態、代替形態があり得る。
好ましい実施形態では、剥離された物理的実体であるハンドル基板とドナー基板の両方が、プラズマ活性化されたプロセスをうける。そのようなプラズマ活性化されたプロセスは、基板の表面を洗浄し、かつ/または活性化する。プラズマ活性化されたプロセスは、20℃から40℃までの温度の窒素を担持するプラズマを使用することによって実現される。プラズマ活性化されたプロセスは、好ましくは、米国カリフォルニア州サン・ノゼのSilicon Genesis Corporation社によって製造される二重周波数プラズマ活性化システム内で実行される。もちろん、本明細書でならびに本明細書の外部で説明される他の変形形態、修正形態、代替形態があり得る。
その後、やはり図21によって示されるように、これらの基板のそれぞれを一緒に結合する。図に示されているように、ハンドル基板がドナー・ウエハに結合されている。これらの基板は、好ましくは、Electronic Vision Group社によって製造されるEVG 850結合ツールまたは他の類似するプロセスを使用して結合される。Karl Suss社によって製造されるものなどの他のタイプのツールを使用することもできる。もちろん、他の変形形態、修正形態、代替形態があり得る。透明ハンドル基板とドナーとの間の結合は、好ましくは、実質的に永久的であり、高い信頼性を有する。
したがって、結合の後に、結合された構造は、ベーキング処理をうける。このベーキング処理は、結合された基板を所定の時間だけ所定の温度に維持する。好ましくは、温度は、約250℃から約400℃までの範囲にわたり、シリコン・ドナー基板と透明石英ハンドル基板に対して好ましくは約1時間程度にわたって約350℃である。特定の応用例に応じて、他の変形形態、修正形態、代替形態があり得る。
特定の実施形態で、ハンドル基板とドナー基板は、低温熱ステップを使用して一緒に接合されまたは融着される。低温熱プロセスは、一般に、注入された粒子が、制御されない劈開作用を生じる可能性がある過度の応力を材料領域に働かせないことを保証する。特定の実施形態で、低温結合プロセスは、自己結合プロセスによって行われる。具体的に言うと、1つのウエハが、酸化を除くためためにはぎ取られる(すなわち、1つの基板が酸化されない)。洗浄液が、ウエハの表面を処理して、ウエハ表面にO−H結合を形成する。ウエハの洗浄に使用される液の例が、過酸化水素、硫酸、その他の類似する液の混合物である。乾燥機が、ウエハ表面を乾かして、すべての残留する液または粒子を基板表面から除去する。自己結合は、洗浄された基板の表面を一緒に置くことによって行われる。
代替案では、接着剤が基板の一方または両方の表面に配置され、この接着剤は、一方の基板をもう1つの基板に結合する。特定の実施形態で、接着剤は、エポキシ、ポリイミドタイプの材料、それらの類似物を含む。スピンオングラス・レイヤを使用して、一方の基板表面をもう1つの基板の正面に結合することができる。これらのスピンオングラス(「SOG」)材料に、とりわけ、シロキサンまたは珪酸塩が含まれ、このシロキサンまたは珪酸塩は、しばしば、アルコール系の溶剤または類似物と混合される。SOGは、基板の表面に塗布された後にSOGを硬化させるのにしばしば必要な低温(たとえば、150℃から250℃)のゆえに、望ましい材料である。
代替案では、さまざまな他の低温技法を使用して、ドナーをハンドル基板に接合することができる。たとえば、静電結合技法を使用して、2つの基板を一緒に接合することができる。具体的に言うと、一方または両方の基板表面を帯電させて、他方の基板表面を引き付ける。さらに、ドナー基板を、さまざまな他の一般に知られている技法を使用してハンドル基板に融着することができる。もちろん、使用される技法は、応用例に依存する。
好ましい実施形態では、本発明は、図22に示されているように、ハンドル基板構造に剛性を追加するためにバッキング基板2201を用意する。好ましくは、バッキング基板は、ドナー基板からのシリコン担持材料の層をハンドル基板の正面に転写するのに適切な、少なくともバッキング基板とハンドル基板からなるマルチレイヤ構造の有効たわみ特性を与えるのに適切な厚さと材料を有する。
単に例として、バッキング基板は、石英ハンドル基板に対してシリコン・ウエハである。そのようなバッキング基板は、725μ±15μの厚さを有し、たとえば200mmドナー/ハンドル/バッキング基板構造を備える単結晶シリコンから作られる。そのような基板は、約130GPaのヤング率を有する。プラスチック、金属、ガラス、石英、複合物、それらの類似物など、他のタイプの材料や厚さを使用して、組み合わされたバッキング基板構造とハンドル基板構造に剛性を与えることができる。もちろん、当業者は、他の変形形態、修正形態、代替形態を認めるはずである。
特定の実施形態では、この方法は、バッキング基板と/または透明ハンドル基板の表面に対する洗浄プロセスおよび/または活性化プロセス(たとえば、プラズマ活性化されたプロセス)を実行する。そのようなプラズマ活性化プロセスは、基板の表面を洗浄し、かつ/または活性化する。プラズマ活性化されたプロセスは、20℃〜40℃の温度で窒素を担持するプラズマを使用することによって実現される。プラズマ活性化されたプロセスは、好ましくは米国カリフォルニア州サン・ノゼのSilicon Genesis Corporation社によって製造される二重周波数プラズマ活性化システム内で実行される。もちろん、他の変形形態、修正形態、代替形態があり得る。
図22、23を参照すると、この方法は、特定の実施形態に従って、ドナー基板に取り付けられている透明ハンドル基板の背面へのバッキング基板の係合を開始する。この方法は、好ましくは、マルチレイヤ構造を形成するためにバッキング基板を透明ハンドル基板にしっかりと係合させるために透明ハンドル基板の背面にバッキング基板を一時的に取り付ける。単に例として、シリコン・ウエハ・バッキング基板は、好ましい実施形態によれば、他の修正および/または変更を一切伴わずに、石英板にしっかりと取り付けられる。ここで、シリコン・ウエハは、石英板の表面に結合する自然酸化物の非常に薄いコーティングを有するが、特定の実施形態によれば、そのような自然酸化物を伴わない実施形態があってもよい。
この方法は、やはり図23によって示されるように、結合された基板構造に対して制御された劈開プロセスを実行する。制御された劈開プロセスは、ドナー基板の劈開領域の部分内で選択されたエネルギ2301を与える。単に例として、制御された劈開プロセスは、本願と共通して米国カリフォルニア州サン・ノゼのSilicon Genesis Corporation社に譲渡された、参照によってその全体が本明細書に組み込まれている米国特許第6013563号、名称「Controlled Cleaving Process」に記載されている。次に、この方法は、ドナー基板からシリコン担持材料の層を解放して、やはり図24によって示されるように、シリコン担持材料の層をドナー基板から完全に除去する。
特定の実施形態では、この方法は、図25に示されているように、透明ハンドル基板からバッキング基板を除去する。好ましい実施形態では、バッキング基板とハンドル基板との間の取付けは、一時的であり、両方の基板に損傷を与えずに機械的な力を用いて除去することができる。特定の実施形態で、制御された劈開プロセスを使用して、バッキング基板をハンドル基板から剥離することができる。もちろん、他の変形形態、修正形態、代替形態があり得る。
特定の実施形態で、この方法は、材料の層の表面にデバイスを形成する。そのようなデバイスに、集積された半導体デバイス、フォトニック・デバイス、および/または光エレクトロニクス・デバイス(たとえば、光弁)、ピエゾエレクトロニック・デバイス、微細電気機械システム(「MEMS」)、ナノテクノロジ構造、センサ、アクチュエータ、太陽電池、フラット・パネル・ディスプレイ(たとえば、LCD、AMLCD)、生物デバイスと生医学デバイス、それらの類似物を含めることができる。そのようなデバイスは、堆積、エッチング、注入、フォト・マスク・プロセス、これらの任意の組合せ、それらの類似物を使用することによって作ることができる。もちろん、他の変形形態、修正形態、代替形態があり得る。本発明の代替実施形態のさらなる詳細は、本明細書全体を通じて、より具体的には下で見ることができる。
本発明の代替実施形態によるデバイスを含むマルチレイヤ基板構造を製造する方法は、次のように概要を示すことができる。
1.第1たわみ特性、背面、正面、劈開領域、その劈開領域と正面との間で決められる材料の層を有するドナー基板を用意し、
2.バッキング基板が少なくとも適切なたわみ特性を維持するためにドナー基板に取り付けられたままである間に、材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である所定のレベルまでドナー基板の第1たわみ特性を減少させるのに適切なバッキング基板を用意し、
3.バッキング基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.マルチレイヤ構造を形成するためにバッキング基板をドナー基板の背面に連結し、
5.ハンドル基板を用意し、
6.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
7.ハンドル基板の正面にドナー基板の正面を結合し、
8.劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
9.任意選択として、ドナー基板からバッキング基板を除去し、
10.材料の層の上で1つまたは複数のデバイスを形成し、
11.望みに応じて他のステップを実行する。
上のステップのシーケンスは、本発明の実施形態による方法を実現する。示されているように、この方法は、望ましくない曲げ特性を有する基板上で、強化基板を使用してマルチレイヤ基板構造上にデバイスを形成することを含むステップの組合せを使用する。本明細書に添付の特許請求の範囲の範囲から逸脱せずに、ステップが追加され、1つまたは複数のステップが除去され、あるいは1つまたは複数のステップが異なるシーケンスで実現される、他の代替案をも提供することができる。本方法のさらなる詳細は、本明細書全体を通じて、より具体的には下で見ることができる。
図26から31に、本発明の実施形態による、バッキング部材を使用してデバイスを含むマルチレイヤ基板を製造する代替方法を示す。これらの図は、単なる例であり、本明細書に添付の特許請求の範囲の範囲を不当に制限してはならない。当業者は、多数の変形形態、修正形態、代替形態を認めるであろう。図26に示されているように、この方法は、劈開領域2603、正面2605、背面2607、正面と劈開領域との間のシリコン担持材料の層2609を含むドナー基板2601を用意することを含む。好ましい実施形態では、ドナー基板は、第1たわみ特性を有する。好ましくは、ドナー基板は、特定の実施形態によるレイヤ・トランスファ・プロセスに不適切な多少柔軟な特性を有する。基板の不適切な性質は、特定の実施形態に応じて、過度の粗さ、破損、部分的な膜分離、それらの類似物を引き起こす。単に例として、ドナー基板を、シリコン・ウエハ、ゲルマニウム・ウエハ、シリコン・ゲルマニウム材料、炭化珪素担持材料、III/V族化合物、これらの任意の組合せ、その他のものとすることができる。ドナー基板は、Si、SiGe、SiGe合金、SiC、II/VI族化合物、III/V族化合物を含むことができる。もちろん、他の変形形態、修正形態、代替形態があり得る。
実施形態に応じて、劈開領域を、さまざまな技法を使用して形成することができる。すなわち、劈開領域は、注入される粒子、堆積されるレイヤ、拡散される物質、パターン形成される領域、その他の技法の任意の適切な組合せを使用して形成することができる。特定の実施形態で、この方法は、ドナー基板の上面を介する選択された深さまでの注入プロセスを使用して、あるエネルギ粒子を導入し、この選択された深さは、材料の「薄膜」と称する材料領域の層を定義する。さまざまな技法を使用して、エネルギ粒子をシリコン・ウエハに注入することができる。これらの技法に、たとえば、Applied Materials,Inc.社や他の会社によって製造されるビーム・ライン・イオン注入機器を使用するイオン注入が含まれる。代替案では、注入は、プラズマ浸入イオン注入(「PIII」)技法、イオン・シャワー、その他の質量固有でない技法を使用して行われる。そのような技法の組合せを使用することもできる。もちろん、使用される技法は、応用例に依存する。
応用例に応じて、より小さい質量の粒子が、一般に、好ましい実施形態に従って材料領域への損傷の可能性を減らすために選択される。すなわち、より小さい質量の粒子は、その粒子が通る材料領域に実質的に損傷を与えずに、基板材料を通って選択された深さまで簡単に移動する。たとえば、より小さい質量の粒子(またはエネルギ粒子)は、ほとんどが、任意の帯電した(たとえば正または負の)および/または中性の原子もしくは分子または電子あるいは類似物とすることができる。特定の実施形態で、粒子は、実施形態に応じて、水素とその同位元素のイオン、ヘリウムとその同位元素、ネオンなどの希ガス・イオンまたは他のイオンなどのイオンを含む中性のおよび/または帯電した粒子とすることができる。粒子は、たとえば水素ガス、水蒸気、メタン、水素化合物のガス、その他の軽い原子質量の粒子などの化合物から導出することもできる。代替案では、粒子を、上記の粒子および/またはイオンおよび/または分子種および/または原子種の任意の組合せとすることができる。粒子は、一般に、表面を通って表面の下の選択された深さまで貫通するのに十分な運動エネルギを有する。
例として、シリコン・ウエハに注入される種として水素を使用すると、注入プロセスは、条件の特定の組を使用して実行される。注入線量は、約1015原子/cm2から約1018原子/cm2までの範囲にわたり、好ましくは、線量は、約1016原子/cm2を超える。注入エネルギは、約1KeVから約1MeVまでの範囲にわたり、一般に約50KeVである。注入温度は、約200℃または約250℃から約600℃の範囲にわたり、好ましくは、かなりの量の水素イオンが、注入されるシリコン・ウエハから外に拡散し、注入された損傷と応力をアニールする可能性を防ぐために、約400℃未満である。水素イオンを、約±0.03μから約±0.05μまでの正確さでシリコン・ウエハの選択された深さまで選択的に導入することができる。もちろん、使用されるイオンの種類やプロセス条件は、応用例に依存する。
効果的に、注入される粒子は、選択された深さにある、基板の上面に平行な平面に沿った応力を増やす。これらの粒子は、選択された深さでの基板の破断エネルギ・レベルを減らす。このエネルギは、部分的には注入種と注入条件に依存する。これは、注入された平面に沿った選択された深さでの制御された劈開を可能にする。注入は、すべての内部位置での基板のエネルギ状態が基板材料内の非可逆破断(すなわち、分離または劈開)を開始するのに不十分になる条件の下で行うことができる。しかし、注入線量が、一般に、後続熱処理、たとえば熱アニールまたは高速熱アニールによって通常は少なくとも部分的に修復できる基板内のある量の欠陥(たとえば、マイクロ欠陥)を引き起こすことに留意されたい。
実施形態に応じて、劈開領域および/または劈開レイヤを形成する他の技法が存在する。単に例として、そのような劈開領域は、米国カリフォルニア州サンタ・クララのSilicon Genesis Corporation社のNanocleave(商標)プロセスと呼ばれる技法、フランス国のSoitec SA社のSmartCut(商標)プロセス、日本国東京のキャノン社のEltran(商標)プロセス、それらの類似するプロセス、その他のプロセスなど、他のプロセスを使用して形成される。もちろん、他の変形形態、修正形態、代替形態があり得る。
好ましい実施形態では、本発明は、図27に示されているように、ドナー基板構造に剛性を追加するためにバッキング基板2701を用意する。好ましくは、バッキング基板は、ドナー基板からのシリコン担持材料の層をハンドル基板の正面に転写するのに適切な、少なくともバッキング基板とドナー基板からなるマルチレイヤ構造の有効たわみ特性を与えるのに適切な厚さと材料を有し、これを下でより詳細に説明する。単に例として、バッキング基板は、ドナー基板と比較してより薄いシリコン・ウエハとすることができる。そのようなバッキング基板は、725μ±15μの厚さを有することができ、たとえば200mmドナー/ハンドル/バッキング基板構造を備える単結晶シリコンから作られる。そのような基板は、約130GPaのヤング率を有する。プラスチック、金属、ガラス、石英、複合物、それらの類似物など、他のタイプの材料や厚さを使用して、組み合わされたバッキング基板構造とドナー基板構造に剛性を与えることができる。もちろん、当業者は、他の変形形態、修正形態、代替形態を認めるはずである。
特定の実施形態では、この方法は、バッキング基板と/またはドナー基板の表面に対する洗浄プロセスおよび/または活性化プロセス(たとえば、プラズマ活性化されたプロセス)を実行する。そのようなプラズマ活性化プロセスは、基板の表面を洗浄し、かつ/または活性化する。プラズマ活性化されたプロセスは、20℃〜40℃の温度で窒素を担持するプラズマを使用することによって実現される。プラズマ活性化されたプロセスは、好ましくは米国カリフォルニア州サン・ノゼのSilicon Genesis Corporation社によって製造される二重周波数プラズマ活性化システム内で実行される。もちろん、他の変形形態、修正形態、代替形態があり得る。
図28を参照すると、この方法は、しばしば他の構造から物理的に分離されるドナー基板の背面へのバッキング基板の係合を開始する。この方法は、好ましくは、マルチレイヤ構造2800を形成するためにバッキング基板をドナー基板にしっかりと係合させるためにドナー基板の背面にバッキング基板を一時的に取り付ける。単に例として、シリコン・ウエハ・バッキング基板は、好ましい実施形態によれば、他の修正および/または変更を一切伴わずに、シリコン・ウエハ・ドナー基板にしっかりと取り付けられる。ここで、シリコン・ウエハは、シリコン・ドナー基板の表面に結合する自然酸化物の非常に薄いコーティングを有するが、そのような自然酸化物を伴わない実施形態があってもよい。
図29に示されているように、この方法は、特定の実施形態で、ハンドル基板2901を用意する。ハンドル基板は、シリコン、ガラス、石英、ポリマ、または他の複合物、それらの類似物とすることができる。代替実施形態では、ハンドル基板を、任意の同質材料、傾斜材料、またはマルチレイヤ材料、あるいはこれらの任意の組合せとすることができる。すなわち、ハンドル基板は、ほとんどすべての単結晶タイプの基板、多結晶タイプの基板、または非晶質タイプの基板などから作ることができる。さらに、ハンドル基板は、ガリウム砒素、窒化ガリウム(GaN)、その他の材料などのIII/V族材料から作ることができる。さらに、ハンドル基板は、炭化珪素、ゲルマニウム、シリコン、ガラスまたは石英の組合せ、プラスチック、柔軟な特性を有するポリマとすることができる。ハンドル基板は、Si、SiGe、SiGe合金、SiC、II/VI族化合物、III/V族化合物を含むことができる。特定の実施形態に応じて、材料の任意の他の組合せを使用することもできる。
特定の実施形態で、ドナー基板から解放されたハンドル基板とバッキングに結合されているドナー基板との両方が、プラズマ活性化されたプロセスをうける。そのようなプラズマ活性化されたプロセスは、基板の表面を洗浄し、かつ/または活性化する。プラズマ活性化されたプロセスは、20℃から40℃までの温度の窒素を担持するプラズマを使用することによって実現される。プラズマ活性化されたプロセスは、好ましくは、米国カリフォルニア州サン・ノゼのSilicon Genesis Corporation社によって製造される二重周波数プラズマ活性化システム内で実行される。もちろん、本明細書で、かつ本明細書外で説明される他の変形形態、修正形態、代替形態があり得る。
その後、特定の実施形態で、これらの基板のそれぞれを一緒に結合して、結合された構造2900を形成する。図に示されているように、ハンドル基板がドナー基板に結合されており、このドナー基板は、既にバッキング基板に結合されている。これらの基板は、好ましくは、Electronic Vision Group社によって製造されるEVG 850結合ツールまたは他の類似するプロセスを使用して結合される。Karl Suss社によって製造されるものなどの他のタイプのツールを使用することもできる。もちろん、他の変形形態、修正形態、代替形態があり得る。ハンドル基板とドナー基板との間の結合は、好ましくは、実質的に永久的であり、高い信頼性を有する。
したがって、結合の後に、結合された構造は、ベーキング処理をうける。このベーキング処理は、結合された基板を所定の時間だけ所定の温度に維持する。好ましくは、温度は、約250℃から約400℃までの範囲にわたり、シリコン・ドナー基板や石英ハンドル基板に対して好ましくは約1時間程度にわたって約350℃である。特定の応用例に応じて、他の変形形態、修正形態、代替形態があり得る。
特定の実施形態で、基板は、低温熱ステップを使用して一緒に接合されまたは融着される。低温熱プロセスは、一般に、注入された粒子が、制御されない劈開作用を生じる可能性がある過度の応力を材料領域に働かせないことを保証する。特定の実施形態で、低温結合プロセスは、自己結合プロセスによって行われる。具体的に言うと、1つのウエハが、酸化を除くためためにはぎ取られる(すなわち、1つの基板が酸化されない)。洗浄液が、ウエハの表面を処理して、ウエハ表面にO−H結合を形成する。ウエハの洗浄に使用される液の例が、過酸化水素、硫酸、その他の類似する液の混合物である。乾燥機が、基板表面を乾かして、すべての残留する液または粒子を基板表面から除去する。自己結合は、洗浄された基板の表面を一緒に置くことによって行われる。
代替案では、接着剤が基板の一方または両方の表面に配置され、この接着剤は、一方の基板をもう1つの基板に結合する。特定の実施形態で、接着剤は、エポキシ、ポリイミドタイプの材料、それらの類似物を含む。スピンオングラス・レイヤを使用して、一方の基板表面をもう1つの基板の正面に結合させることができる。これらのスピンオングラス(「SOG」)材料に、とりわけ、シロキサンまたは珪酸塩が含まれ、このシロキサンまたは珪酸塩は、しばしば、アルコール系の溶剤または類似物と混合される。SOGは、ウエハの表面に塗布された後にSOGを硬化させるのにしばしば必要な低温(たとえば、150℃から250℃)のゆえに、望ましい材料である。
代替案では、さまざまな他の低温技法を使用して、ドナー・ウエハをハンドル基板に接合することができる。たとえば、静電結合技法を使用して、2つの基板を一緒に接合することができる。具体的に言うと、一方または両方の基板表面を帯電させて、他方の基板表面を引き付ける。さらに、ドナー基板を、さまざまな他の一般に知られている技法を使用してハンドル基板に融着することができる。もちろん、使用される技法は、応用例に依存する。
この方法は、図29によって示されるように、結合された基板構造に対して制御された劈開プロセスを実行する。制御された劈開プロセスは、ドナー基板の劈開領域の部分内で選択されたエネルギ2903を与える。単に例として、制御された劈開プロセスは、本願と共通して米国カリフォルニア州サン・ノゼのSilicon Genesis Corporation社に譲渡された、参照によってその全体が本明細書に組み込まれている米国特許第6013563号、名称「Controlled Cleaving Process」に記載されている。次に、この方法は、ドナー基板から材料の層2603を解放して、図30によって示されるように、材料の層をドナー基板から完全に除去する。
好ましい実施形態では、この方法は、図30に示されているように、ドナー基板からバッキング基板を除去する。特定の実施形態では、バッキング基板とドナー基板との間の取付けは、一時的であり、両方の基板に損傷を与えずに機械的な力を用いて除去することができる。特定の実施形態で、制御された劈開プロセスを使用して、バッキング基板をドナー基板から剥離することができる。好ましい実施形態では、バッキング基板は、図31によって示されるように、特定の実施形態による繰り返される使用のために、ドナー基板に取り付けられたままになる。すなわち、劈開に不適切な薄いドナー基板を、特定の実施形態に従って、バッキング基板によって再利用することができる。もちろん、他の変形形態、修正形態、代替形態があり得る。
特定の実施形態で、この方法は、材料の層の表面にデバイスを形成する。そのようなデバイスに、集積された半導体デバイス、フォトニック・デバイス、および/または光エレクトロニクス・デバイス(たとえば、光弁)、ピエゾエレクトロニック・デバイス、微細電気機械システム(「MEMS」)、ナノテクノロジ構造、センサ、アクチュエータ、太陽電池、フラット・パネル・ディスプレイ(たとえば、LCD、AMLCD)、生物デバイスと生医学デバイス、それらの類似物を含めることができる。そのようなデバイスは、堆積、エッチング、注入、フォト・マスク・プロセス、これらの任意の組合せ、それらの類似物を使用することによって作ることができる。もちろん、他の変形形態、修正形態、代替形態があり得る。本発明の代替実施形態のさらなる詳細は、本明細書全体を通じて、より具体的には下で見ることができる。
代替の特定の実施形態では、本発明は、本発明の代替実施形態によるデバイスを含むマルチレイヤ基板構造を製造する方法を提供する、次のように概要を示すことができる。
1.第1たわみ特性、背面、正面、劈開領域、その劈開領域と正面との間で決められる材料の層を有するドナー基板を用意し、
2.ハンドル基板を用意し、
3.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.ハンドル基板の正面にドナー基板の正面を結合し、
5.材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である所定のレベルまでドナー基板の第1たわみ特性を減少させるのに適切なバッキング基板を用意し、
6.バッキング基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
7.マルチレイヤ構造を形成するためにバッキング基板をハンドル基板に連結されたドナー基板の背面に連結し、
8.バッキング基板が少なくとも適切なたわみ特性を維持するためにドナー基板に取り付けられたままである間に、劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
9.任意選択として、ドナー基板からバッキング基板を除去し、
10.剥離された材料の層の上で1つまたは複数のデバイスを形成し、
11.望みに応じて他のステップを実行する。
代替の特定の実施形態では、本発明は、本発明の代替実施形態によるマルチレイヤ基板構造を製造する方法を提供する、次のように概要を示すことができる。
1.第1たわみ特性、背面、正面、劈開領域、その劈開領域と正面との間で決められる材料の層を有するドナー基板を用意し、
2.ハンドル基板を用意し、
3.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.ハンドル基板の正面にドナー基板の正面を結合し、
5.材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である所定のレベルまでドナー基板の第1たわみ特性を減少させるのに適切なバッキング基板を用意し、
6.バッキング基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
7.マルチレイヤ構造を形成するためにバッキング基板をハンドル基板に連結されたドナー基板の背面に連結し、
8.バッキング基板が少なくとも適切なたわみ特性を維持するためにドナー基板に取り付けられたままである間に、劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
9.任意選択として、ドナー基板からバッキング基板を除去し、
10.望みに応じて他のステップを実行する。
上のステップのシーケンスは、本発明の実施形態による方法を実現する。示されているように、この方法は、望ましくない曲げ特性を有する基板上で、強化基板を使用してマルチレイヤ基板構造上にデバイスを形成することを含むステップの組合せを使用する。本明細書に添付の特許請求の範囲の範囲から逸脱せずに、ステップが追加され、1つまたは複数のステップが除去され、あるいは1つまたは複数のステップが異なるシーケンスで実現される、他の代替案をも提供することができる。本方法のさらなる詳細は、本明細書全体を通じて、より具体的には下で見ることができる。
図32から34に、本発明の実施形態による、バッキング部材を使用してデバイスを含むマルチレイヤ基板を製造する代替方法を示す。これらの図は、単なる例であり、本明細書に添付の特許請求の範囲の範囲を不当に制限してはならない。当業者は、多数の変形形態、修正形態、代替形態を認めるであろう。図示されているように、この方法は、劈開領域3203、正面3205、背面3207、正面と劈開領域との間のシリコン担持材料の層3209を含むドナー基板3201を用意することを含む。好ましい実施形態では、ドナー基板は、第1たわみ特性を有する。好ましくは、ドナー基板は、特定の実施形態によるレイヤ・トランスファ・プロセスに不適切な多少柔軟な特性を有する。基板の不適切な性質は、特定の実施形態に応じて、過度の粗さ、破損、部分的な膜分離、それらの類似物を引き起こす。単に例として、ドナー基板を、シリコン・ウエハ、ゲルマニウム・ウエハ、シリコン・ゲルマニウム材料、炭化珪素担持材料、III/V族化合物、これらの任意の組合せ、その他のものとすることができる。ドナー基板は、Si、SiGe、SiGe合金、SiC、II/VI族化合物、III/V族化合物を含むことができる。もちろん、他の変形形態、修正形態、代替形態があり得る。
実施形態に応じて、劈開領域を、さまざまな技法を使用して形成することができる。すなわち、劈開領域は、注入される粒子、堆積されるレイヤ、拡散される物質、パターン形成される領域、その他の技法の任意の適切な組合せを使用して形成することができる。特定の実施形態で、この方法は、ドナー基板の上面を介する選択された深さまでの注入プロセスを使用して、あるエネルギ粒子を導入し、この選択された深さは、材料の「薄膜」と称する材料領域の層を定義する。さまざまな技法を使用して、エネルギ粒子をシリコン・ウエハに注入することができる。これらの技法に、たとえば、Applied Materials,Inc.社や他の会社によって製造されるビーム・ライン・イオン注入機器を使用するイオン注入が含まれる。代替案では、注入は、プラズマ浸入イオン注入(「PIII」)技法、イオン・シャワー、その他の質量固有でない技法を使用して行われる。そのような技法の組合せを使用することもできる。もちろん、使用される技法は、応用例に依存する。
応用例に応じて、より小さい質量の粒子が、一般に、好ましい実施形態に従って材料領域の層への損傷の可能性を減らすために選択される。すなわち、より小さい質量の粒子は、その粒子が通る材料領域の層に実質的に損傷を与えずに、基板材料を通って選択された深さまで簡単に移動する。たとえば、より小さい質量の粒子(またはエネルギ粒子)は、ほとんどが、任意の帯電した(たとえば正または負の)および/または中性の原子または分子、あるいは電子や類似物とすることができる。特定の実施形態で、粒子は、実施形態に応じて、水素とその同位元素のイオン、ヘリウムとその同位元素、ネオンなどの希ガス・イオンまたは他のイオンなどのイオンを含む中性のおよび/または帯電した粒子とすることができる。粒子は、たとえば水素ガス、水蒸気、メタン、水素化合物のガス、その他の軽い原子質量の粒子などの化合物から導出することもできる。代替案では、粒子を、上記の粒子および/またはイオンおよび/または分子種および/または原子種の任意の組合せとすることができる。粒子は、一般に、表面を通って表面の下の選択された深さまで貫通するのに十分な運動エネルギを有する。
例として、シリコン・ウエハに注入される種として水素を使用すると、注入プロセスは、条件の特定の組を使用して実行される。注入線量は、約1015原子/cm2から約1018原子/cm2までの範囲にわたり、好ましくは、線量は、約1016原子/cm2を超える。注入エネルギは、約1KeVから約1MeVまでの範囲にわたり、一般に約50KeVである。注入温度は、約200℃または約250℃から約600℃の範囲にわたり、好ましくは、かなりの量の水素イオンが、注入されるシリコン・ウエハから外に拡散し、注入された損傷と応力をアニールする可能性を防ぐために、約400℃未満である。水素イオンを、約±0.03μから約±0.05μまでの正確さでシリコン・ウエハの選択された深さまで選択的に導入することができる。もちろん、使用されるイオンの種類やプロセス条件は、応用例に依存する。
効果的に、注入される粒子は、選択された深さにある、基板の上面に平行な平面に沿った応力を増やす、すなわち、破断エネルギを減らす。これらの粒子は、選択された深さでの基板の破断エネルギ・レベルを減らす。このエネルギは、部分的には注入種と注入条件に依存する。これは、注入された平面に沿った選択された深さでの制御された劈開を可能にする。注入は、すべての内部位置での基板のエネルギ状態が基板材料内の非可逆破断(すなわち、分離または劈開)を開始するのに不十分になる条件の下で行うことができる。しかし、注入線量が、一般に、後続熱処理、たとえば熱アニールまたは高速熱アニールによって通常は少なくとも部分的に修復できる基板内のある量の欠陥(たとえば、マイクロ欠陥)を引き起こすことに留意されたい。
実施形態に応じて、劈開領域および/または劈開レイヤを形成する他の技法が存在する。単に例として、そのような劈開領域は、米国カリフォルニア州サンタ・クララのSilicon Genesis Corporation社のNanocleave(商標)プロセスと呼ばれる技法、フランス国のSoitec SA社のSmartCut(商標)プロセス、日本国東京のキャノン社のEltran(商標)プロセス、それらの類似するプロセス、その他のプロセスなど、他のプロセスを使用して形成される。もちろん、他の変形形態、修正形態、代替形態があり得る。
やはり図32に示されているように、この方法は、特定の実施形態で、ハンドル基板3211を用意する。ハンドル基板は、シリコン、ガラス、石英、ポリマ、または他の複合物、それらの類似物とすることができる。代替実施形態では、ハンドル基板を、任意の同質材料、傾斜材料、またはマルチレイヤ材料、あるいはこれらの任意の組合せとすることができる。すなわち、ハンドル基板は、ほとんどすべての単結晶タイプの基板、多結晶タイプの基板、または非晶質タイプの基板などから作ることができる。さらに、ハンドル基板は、ガリウム砒素、窒化ガリウム(GaN)、その他の材料などのIII/V族材料から作ることができる。さらに、ハンドル基板は、炭化珪素、ゲルマニウム、シリコン、ガラスまたは石英の組合せ、プラスチック、柔軟な特性を有するポリマとすることができる。ハンドル基板は、Si、SiGe、SiGe合金、SiC、II/VI族化合物、III/V族化合物を含むことができる。特定の実施形態に応じて、材料の任意の他の組合せを使用することもできる。
特定の実施形態で、ドナー基板から解放されたハンドル基板とドナー基板との両方が、プラズマ活性化されたプロセスをうける。そのようなプラズマ活性化されたプロセスは、基板の表面を洗浄し、かつ/または活性化する。プラズマ活性化されたプロセスは、20℃から40℃までの温度の窒素を担持するプラズマを使用することによって実現される。プラズマ活性化されたプロセスは、好ましくは、米国カリフォルニア州サン・ノゼのSilicon Genesis Corporation社によって製造される二重周波数プラズマ活性化システム内で実行される。もちろん、本明細書でならびに本明細書の外部で説明される他の変形形態、修正形態、代替形態があり得る。
その後、特定の実施形態で、これらの基板のそれぞれを一緒に結合して、結合された構造3213を形成する。図に示されているように、ハンドル基板は、ドナー・ウエハに結合されている。これらの基板は、好ましくは、Electronic Vision Group社によって製造されるEVG 850結合ツールまたは他の類似するプロセスを使用して結合される。Karl Suss社によって製造されるものなどの他のタイプのツールを使用することもできる。もちろん、他の変形形態、修正形態、代替形態があり得る。ハンドル基板とドナーとの間の結合は、好ましくは、実質的に永久的であり、高い信頼性を有する。
したがって、結合の後に、結合された構造は、ベーキング処理をうける。このベーキング処理は、結合された構造を所定の時間だけ所定の温度に維持する。好ましくは、温度は、約250℃から約400℃までの範囲にわたり、シリコン・ドナーと石英ハンドル基板に対して好ましくは約1時間程度にわたって約350℃である。特定の応用例に応じて、他の変形形態、修正形態、代替形態があり得る。
特定の実施形態で、基板は、低温熱ステップを使用して一緒に接合されまたは融着される。低温熱プロセスは、一般に、注入された粒子が、制御されない劈開作用を生じる可能性がある過度の応力を材料領域に働かせないことを保証する。特定の実施形態で、低温結合プロセスは、自己結合プロセスによって行われる。具体的に言うと、1つのウエハが、酸化を除くためためにはぎ取られる(すなわち、1つの基板が酸化されない)。洗浄液が、ウエハの表面を処理して、ウエハ表面にO−H結合を形成する。ウエハの洗浄に使用される液の例が、過酸化水素、硫酸、その他の類似する液の混合物である。乾燥機が、基板表面を乾かして、すべての残留する液または粒子を基板表面から除去する。自己結合は、洗浄された基板の表面を一緒に置くことによって行われる。
代替案では、一方の基板をもう1つの基板に結合する接着剤が基板の一方または両方の表面に配置される。特定の実施形態で、接着剤は、エポキシ、ポリイミドタイプの材料、それらの類似物を含む。スピンオングラス・レイヤを使用して、一方の基板表面をもう1つの基板の正面に結合することができる。これらのスピンオングラス(「SOG」)材料に、とりわけ、シロキサンまたは珪酸塩が含まれ、このシロキサンまたは珪酸塩は、しばしば、アルコール系の溶剤または類似物と混合される。SOGは、ウエハの表面に塗布された後にSOGを硬化させるのにしばしば必要な低温(たとえば、150℃から250℃)のゆえに、望ましい材料である。
代替案では、さまざまな他の低温技法を使用して、ドナー基板をハンドル基板に接合することができる。たとえば、静電結合技法を使用して、2つの基板を一緒に接合することができる。具体的に言うと、一方または両方の基板表面を帯電させて、他方の基板表面を引き付ける。さらに、ドナー基板を、さまざまな他の一般に知られている技法を使用してハンドル基板に融着させることができる。もちろん、使用される技法は、応用例に依存する。
好ましい実施形態では、本発明は、図32に示されているように、ハンドル基板に結合されているドナー基板に剛性を追加するためにバッキング基板3215を用意する。好ましくは、バッキング基板は、ドナー基板からの材料の層をハンドル基板の正面に転写するのに適切な、少なくともバッキング基板とドナー基板からなるマルチレイヤ構造の有効たわみ特性を与えるのに適切な厚さと材料を有する。
単に例として、バッキング基板は、シリコン・ウエハである。そのようなバッキング基板は、725μ±15μの厚さを有し、たとえば200mmドナー/ハンドル/バッキング基板構造を備える単結晶シリコンから作られる。そのような基板は、約130GPaのヤング率を有する。プラスチック、金属、ガラス、石英、複合物、それらの類似物など、他のタイプの材料や厚さを使用して、組み合わされたバッキング基板構造とハンドル基板構造に剛性を与えることができる。もちろん、当業者は、他の変形形態、修正形態、代替形態を認めるはずである。
特定の実施形態では、この方法は、バッキング基板と/またはドナー基板の表面に対する洗浄プロセスおよび/または活性化プロセス(たとえば、プラズマ活性化されたプロセス)を実行する。そのようなプラズマ活性化プロセスは、基板の表面を洗浄し、かつ/または活性化する。プラズマ活性化されたプロセスは、20℃〜40℃の温度で窒素を担持するプラズマを使用することによって実現される。プラズマ活性化されたプロセスは、好ましくは米国カリフォルニア州サン・ノゼのSilicon Genesis Corporation社によって製造される二重周波数プラズマ活性化システム内で実行される。もちろん、他の変形形態、修正形態、代替形態があり得る。
もう一度図32を参照すると、この方法は、特定の実施形態に従って、ドナー基板の背面へのバッキング基板の係合を開始する。この方法は、好ましくは、結合された基板構造を形成するためにバッキング基板をドナー基板にしっかりと係合させるためにドナー基板の背面にバッキング基板を一時的に取り付ける。単に例として、シリコン・ウエハ・バッキング基板は、好ましい実施形態によれば、他の修正および/または変更を一切伴わずに、シリコン・ウエハ・ドナー基板にしっかりと取り付けられる。ここで、シリコン・バッキング基板は、シリコン・ドナー基板の表面に結合する自然酸化物の非常に薄いコーティングを有するが、そのような自然酸化物を伴わない実施形態があってもよい。
この方法は、図33によって示されるように、結合された基板構造3300に対して制御された劈開プロセスを実行する。制御された劈開プロセスは、ドナー基板の劈開領域の部分内で選択されたエネルギ3301を与える。単に例として、制御された劈開プロセスは、本願と共通して米国カリフォルニア州サン・ノゼのSilicon Genesis Corporation社に譲渡された、参照によってその全体が本明細書に組み込まれている米国特許第6013563号、名称「Controlled Cleaving Process」に記載されている。次に、この方法は、ドナー基板から材料の層を解放して、図34によって示されるように、材料の層をドナー基板から完全に除去する。
好ましい実施形態では、この方法は、ドナー基板からバッキング基板を除去する。特定の実施形態では、バッキング基板とドナー基板との間の取付けは、一時的であり、両方の基板に損傷を与えずに機械的な力を用いて除去することができる。特定の実施形態で、制御された劈開プロセスを使用して、バッキング基板をドナー基板から剥離することができる。好ましい実施形態では、バッキング基板は、特定の実施形態による繰り返される使用のために、ドナー基板に取り付けられたままになる。もちろん、他の変形形態、修正形態、代替形態があり得る。
特定の実施形態で、この方法は、ハンドル基板に転写された材料の層の表面にデバイスを形成する。そのようなデバイスに、集積された半導体デバイス、フォトニック・デバイス、および/または光エレクトロニクス・デバイス(たとえば、光弁)、ピエゾエレクトロニック・デバイス、微細電気機械システム(「MEMS」)、ナノテクノロジ構造、センサ、アクチュエータ、太陽電池、フラット・パネル・ディスプレイ(たとえば、LCD、AMLCD)、生物デバイスと生医学デバイス、それらの類似物を含めることができる。そのようなデバイスは、堆積、エッチング、注入、フォト・マスク・プロセス、これらの任意の組合せ、それらの類似物を使用することによって作ることができる。もちろん、他の変形形態、修正形態、代替形態があり得る。本発明の代替実施形態のさらなる詳細は、本明細書全体を通じて、より具体的には下で見ることができる。
好ましい実施形態では、本発明は、次のように、透明材料を含むマルチレイヤ基板上でデバイスを製造する方法を提供する。
1.劈開領域、シリコン担持材料の層を含むドナー基板を用意し、
2.第1たわみ特性、背面、正面を有する透明ハンドル基板を用意し、
3.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセス(たとえば、プラズマ活性化されたプロセス)を実行し、
4.透明ハンドル基板の正面にドナー基板の表面領域を結合させ、
5.シリコン担持材料の層をハンドル基板の正面に転写するのに適切な、少なくともバッキング基板、ハンドル基板、ドナー基板からなるマルチレイヤ構造の有効たわみ特性を与えるのに適切なバッキング基板を用意し、
6.バッキング基板と透明ハンドル基板の表面に対して洗浄プロセスおよび/または活性化プロセス(たとえば、プラズマ活性化されたプロセス)を実行し、
7.ドナー基板に連結された透明ハンドル基板の背面へのバッキング基板の係合を開始し、
8.マルチレイヤ構造を形成するためにバッキング基板を透明ハンドル基板にしっかりと係合させるために透明ハンドル基板の背面にバッキング基板を一時的に取り付け、
9.劈開領域の部分でのドナー基板からのシリコン担持材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
10.ドナー基板から材料の層を解放して、材料の層をドナー基板から完全に除去し、
11.任意選択で、ハンドル基板、ドナー基板、バッキング基板を含むマルチレイヤ基板をほぼ室温(たとえば、21℃)以下に維持して、透明ハンドル基板へのバッキング基板の永久的取付けを防ぎ、
12.材料の層の上で1つまたは複数のデバイスを形成し、
13.望みに応じて他のステップを実行する。
好ましい実施形態では、本発明は、次のように、透明材料を含むマルチレイヤ基板を製造する方法を提供する。
1.劈開領域、シリコン担持材料の層を含むドナー基板を用意し、
2.第1たわみ特性、背面、正面を有する透明ハンドル基板を用意し、
3.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセス(たとえば、プラズマ活性化されたプロセス)を実行し、
4.透明ハンドル基板の正面にドナー基板の表面領域を結合させ、
5.シリコン担持材料の層をハンドル基板の正面に転写するのに適切な、少なくともバッキング基板、ハンドル基板、ドナー基板からなるマルチレイヤ構造の有効たわみ特性を与えるのに適切なバッキング基板を用意し、
6.バッキング基板と透明ハンドル基板の表面に対して洗浄プロセスおよび/または活性化プロセス(たとえば、プラズマ活性化されたプロセス)を実行し、
7.ドナー基板に連結された透明ハンドル基板の背面へのバッキング基板の係合を開始し、
8.マルチレイヤ構造を形成するためにバッキング基板を透明ハンドル基板にしっかりと係合させるために透明ハンドル基板の背面にバッキング基板を一時的に取り付け、
9.劈開領域の部分でのドナー基板からのシリコン担持材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
10.ドナー基板から材料の層を解放して、材料の層をドナー基板から完全に除去し、
11.任意選択で、ハンドル基板、ドナー基板、バッキング基板を含むマルチレイヤ基板をほぼ室温(たとえば、21℃)以下に維持して、透明ハンドル基板へのバッキング基板の永久的取付けを防ぎ、
12.望みに応じて他のステップを実行する。
上のステップのシーケンスは、本発明の実施形態による方法を実現する。示されているように、この方法は、望ましくない曲げ特性を有する基板上で、強化基板を使用してマルチレイヤ基板構造上にデバイスを形成することを含むステップの組合せを使用する。本明細書に添付の特許請求の範囲の範囲から逸脱せずに、ステップが追加され、1つまたは複数のステップが除去され、あるいは1つまたは複数のステップが異なるシーケンスで実現される、他の代替案をも提供することができる。本方法のさらなる詳細は、本明細書全体を通じて、より具体的には下で見ることができる。
図35から44に、本発明の実施形態による、バッキング部材を使用してマルチレイヤ基板上でデバイスを製造する好ましい方法を示す。これらの図は、単なる例であり、本明細書に添付の特許請求の範囲の範囲を不当に制限してはならない。当業者は、多数の変形形態、修正形態、代替形態を認めるであろう。図35に示されているように、この方法は、劈開領域3503、正面3507、背面3509、正面と劈開領域との間のシリコン担持材料の層3511を含むドナー基板3501を用意することを含む。単に例として、ドナー基板を、シリコン・ウエハ、ゲルマニウム・ウエハ、炭化珪素担持材料、III/V族化合物、これらの任意の組合せ、その他のものとすることができる。ドナー基板は、Si、SiGe、SiGe合金、SiC、II/VI族化合物、III/V族化合物を含むことができる。
やはり図35に示されているように、この方法は、第1たわみ特性、背面3515、正面3517を有する透明ハンドル基板3513を用意する。この透明ハンドル基板は、ガラス、石英、ポリマ、または他の複合物、それらの類似物とすることができる。単に例として、この透明基板は、約800±20μの厚さ、背面、正面を有する。この透明基板は、石英とすることができ、この石英は、日本国東京の信越化学工業によって製造された合成水晶(たとえば、VISIL−SQ、SX)と呼ばれるものである。この合成水晶は、10μ×10μ原子間力顕微鏡(「AFM」)測定の約2Åから約3Åの表面粗さの特徴がある。もちろん、他の変形形態、修正形態、代替形態があり得る。
図36を参照すると、透明基板とシリコン・ウエハとの両方が、プラズマ活性化されたプロセス3601をうける。そのようなプラズマ活性化されたプロセスは、基板の表面を洗浄し、かつ/または活性化する。プラズマ活性化されたプロセスは、20℃から40℃までの温度の窒素を担持するプラズマを使用することによって実現される。プラズマ活性化されたプロセスは、好ましくは、米国カリフォルニア州サン・ノゼのSilicon Genesis Corporation社によって製造される二重周波数プラズマ活性化システム内で実行される。もちろん、他の変形形態、修正形態、代替形態があり得る。
その後、図37によって示されるように、これらの基板のそれぞれを一緒に結合して、結合された基板3701を形成する。図に示されているように、透明基板は、シリコン・ウエハに結合されている。これらの基板は、好ましくは、Electronic Vision Group社によって製造されるEVG 850結合ツールを使用して結合される。Karl Suss社によって製造されるものなどの他のタイプのツールを使用することもできる。もちろん、他の変形形態、修正形態、代替形態があり得る。透明基板とシリコン・ウエハとの間の結合は、好ましくは、実質的に永久的であり、高い信頼性を有する。
したがって、結合の後に、結合された構造は、図38によって示されるように、ベーキング処理3801をうける。このベーキング処理は、結合された構造を所定の時間だけ所定の温度に維持する。好ましくは、温度は、約250℃から約400℃までの範囲にわたり、好ましくは、約1時間程度にわたって約350℃である。特定の応用例に応じて、他の変形形態、修正形態、代替形態があり得る。
好ましい実施形態では、本発明は、図39によって示されるように、結合されたドナー基板構造とハンドル基板構造に剛性を追加するために、バッキング基板3901を用意する。好ましくは、バッキング基板は、ドナー基板からのシリコン担持材料の層をハンドル基板の正面に転写するのに適切な、少なくともバッキング基板、ハンドル基板、ドナー基板からなるマルチレイヤ構造の有効たわみ特性を与えるのに適切な厚さと材料を有する。
単に例として、バッキング基板は、石英ハンドル基板に対してシリコン・ウエハである。そのようなバッキング基板は、725μ±15μの厚さを有し、たとえば200mmドナー/ハンドル/バッキング基板構造を備える単結晶シリコンから作られる。そのような基板は、約130GPaのヤング率を有する。プラスチック、金属、ガラス、石英、複合物、それらの類似物など、他のタイプの材料や厚さを使用して、組み合わされたハンドル基板構造とドナー基板構造に剛性を与えることができる。もちろん、当業者は、他の変形形態、修正形態、代替形態を認めるはずである。
特定の実施形態では、この方法は、やはり図38、39によって示される、バッキング基板と/または透明ハンドル基板の表面に対する洗浄プロセスおよび/または活性化プロセス3903(たとえば、プラズマ活性化されたプロセス)を実行する。そのようなプラズマ活性化プロセスは、基板の表面を洗浄し、かつ/または活性化する。プラズマ活性化されたプロセスは、20℃〜40℃の温度で窒素を担持するプラズマを使用することによって実現される。プラズマ活性化されたプロセスは、好ましくは米国カリフォルニア州サン・ノゼのSilicon Genesis Corporation社によって製造される二重周波数プラズマ活性化システム内で実行される。もちろん、他の変形形態、修正形態、代替形態があり得る。
図40を参照すると、この方法は、ドナー基板に連結された透明ハンドル基板の背面へのバッキング基板の係合を開始する。この方法は、好ましくは、結合された基板構造4001を形成するためにバッキング基板を透明ハンドル基板にしっかりと係合させるために透明ハンドル基板の背面にバッキング基板を一時的に取り付ける。シリコン・ウエハは、好ましい実施形態によれば、他の修正および/または変更を一切伴わずに、石英板にしっかりと取り付けられる。ここで、シリコン・ウエハは、石英板の表面に結合する自然酸化物の非常に薄いコーティングを有するが、そのような自然酸化物を伴わない実施形態があってもよい。
この方法は、図41、42によって示されるように、結合された基板構造に対して制御された劈開プロセスを実行する。制御された劈開プロセスは、ドナー基板の劈開領域4201の一部の中で選択されたエネルギ4101を与える。単に例として、制御された劈開プロセスは、本願と共通して米国カリフォルニア州サン・ノゼのSilicon Genesis Corporation社に譲渡された、参照によってその全体が本明細書に組み込まれている米国特許第6013563号、名称「Controlled Cleaving Process」に記載されている。次に、この方法は、ドナー基板から材料の層3511を解放して、図43によって示されるように、材料の層をドナー基板から完全に除去する。
好ましい実施形態では、この方法は、図44によって示されるように、透明ハンドル基板からバッキング基板を除去する。好ましい実施形態では、バッキング基板とハンドル基板との間の取付けは、一時的であり、両方の基板に損傷を与えずに機械的な力を用いて除去することができる。特定の実施形態で、バッキング基板とハンドルは、バッキング基板を取り付けるステップから低温動作を維持するために、ドナー基板がハンドル基板に取り付けられた後に取り付けられる。そのような低温は、200℃未満に維持されるが、シリコン基板と石英板の特定の実施形態について、バッキング基板をハンドル基板から簡単に除去することを可能にする。もちろん、他の変形形態、修正形態、代替形態があり得る。
好ましい実施形態で、本発明は、マルチレイヤ基板構造を提供する。この構造は、石英またはガラスである透明ハンドル基板を有する。ハンドル基板は、約10μ未満の厚さと約1MPaから約130GPaまでの範囲のヤング率を有する。この構造は、透明ハンドル基板に連結されたシリコン担持媒体の層を有する。好ましくは、シリコン担持媒体の層は、約100μmから約5mmまでの範囲にわたる。劈開される表面は、シリコン担持媒体の層にある。好ましくは、劈開された膜の特徴を表す表面粗さは、研摩プロセスを一切伴わずに劈開の後に100Å未満であるが、代替実施形態によれば、表面を研摩して、表面粗さをさらに減らすことができる。ハンドル基板上の所与の材料のそのような層は、一般に、従来の技法によって有効に転写することができない。もちろん、他の変形形態、修正形態、代替形態があり得る。
特定の実施形態で、この方法は、材料の層の表面にデバイスを形成する。そのようなデバイスに、集積された半導体デバイス、フォトニック・デバイス、および/または光エレクトロニクス・デバイス(たとえば、光弁)、ピエゾエレクトロニック・デバイス、微細電気機械システム(「MEMS」)、ナノテクノロジ構造、センサ、アクチュエータ、太陽電池、フラット・パネル・ディスプレイ(たとえば、LCD、AMLCD)、生物デバイスと生医学デバイス、それらの類似物を含めることができる。そのようなデバイスは、堆積、エッチング、注入、フォト・マスク・プロセス、これらの任意の組合せ、それらの類似物を使用することによって作ることができる。もちろん、他の変形形態、修正形態、代替形態があり得る。本発明の代替実施形態のさらなる詳細は、本明細書全体を通じて、より具体的には下で見ることができる。
上の説明は、シリコン・ウエハに関するが、他の基板を使用することもできる。たとえば、基板は、ほとんどすべての単結晶タイプの基板、多結晶タイプの基板、または非晶質タイプの基板とすることすらできる。さらに、基板は、ガリウム砒素、窒化ガリウム(GaN)、その他の材料などのIII/V族材料から作ることができる。さらに、基板は、炭化珪素、ゲルマニウム、シリコン、ガラスまたは石英の組合せ、プラスチック、柔軟な特性を有するポリマとすることができる。基板は、Si、SiGe、SiGe合金、SiC、II/VI族化合物、III/V族化合物を含むことができる。特定の実施形態に応じて、材料の任意の他の組合せを使用することもできる。本発明によるマルチレイヤ基板を使用することもできる。マルチレイヤ基板は、シリコン・オン・インシュレータ基板、半導体基板上のさまざまなサンドイッチされたレイヤ、多数の他のタイプの基板を含む。さらに、上の実施形態は、全体的に、従来の劈開作用を開始するためのエネルギのパルスを提供することに関する。パルスを、制御された劈開作用を開始するために基板の選択された領域にわたって走査されるエネルギに置換する。エネルギを、制御された劈開作用を持続しまたは維持するために基板の選択された領域にわたって走査させる。さらに、上の実施形態は、ドナー基板またはハンドル基板のいずれかへのバッキング基板の追加に関して説明された。ある種の実施形態によれば、バッキング基板をハンドル基板とドナー基板との両方に適用できることを諒解されたい。当業者は、本発明に従って使用できるさまざまな代替形態、修正形態、および変形形態をたやすく認めるであろう。
特定の実施形態で、本発明は、チャック設計またはプラテン設計を使用して材料の膜を処理する方法を提供する。そのような方法は、次のように短く概要を示すことができる。
1.正面、背面、劈開面、正面と劈開面との間で決められる材料の層を有するドナー基板を用意し、
2.ハンドル基板がドナー基板に連結されている間に材料の層をそのドナー基板の正面に転写するのに不適切な第1たわみ特性を有するハンドル基板を用意し、
3.ドナー基板とハンドル基板の表面に対してプラズマ活性化されたプロセスを実行し、
4.マルチレイヤ構造を形成するために、ハンドル基板にドナー基板の正面を結合し、
5.室内に収容されたプラテン構造にマルチレイヤ構造を転送し、
6.マルチレイヤ構造をプラテン構造に整列させ、
7.マルチレイヤ構造をプラテン構造に連結し、
8.マルチレイヤ構造の有効たわみ特性を、材料の層をハンドル構造の正面に転写するのに適するものにするために、マルチレイヤ構造をプラテン構造にしっかりと係合させ、
9.マルチレイヤ構造がプラテン構造に係合したままである間に材料の層の一部を劈開し、
10.材料の層をドナー基板から除去し、
11.材料の層の上で1つまたは複数のデバイスを形成し、
12.望みに応じて他のステップを実行する。
上のステップのシーケンスは、本発明の実施形態による方法を実現する。示されているように、この方法は、望ましくない曲げ特性を有する基板上で、強化基板を使用してマルチレイヤ基板構造を形成することを含むステップの組合せを使用する。本明細書に添付の特許請求の範囲の範囲から逸脱せずに、ステップが追加され、1つまたは複数のステップが除去され、あるいは1つまたは複数のステップが異なるシーケンスで実現される、他の代替案をも提供することができる。本方法のさらなる詳細は、本明細書全体を通じて、より具体的には下で見ることができる。
図45から47に、本発明の実施形態による、バッキング部材およびプラテン構造を使用してマルチレイヤ基板を製造する好ましい方法の単純化された流れ図4500と単純化された断面図を示す。これらの図は、単なる例であり、本明細書に添付の特許請求の範囲の範囲を不当に制限してはならない。当業者は、多数の変形形態、修正形態、代替形態を認めるであろう。図45に示されているように、この方法は、ステップ4501の開始で始まる。この方法は、劈開領域、正面、背面、正面と劈開領域との間のシリコン担持材料の層を含むドナー基板を用意すること(ステップ4503)を含む。単に例として、ドナー基板を、シリコン・ウエハ、ゲルマニウム・ウエハ、炭化珪素担持材料、III/V族化合物、これらの任意の組合せ、その他のものとすることができる。ドナー基板は、Si、SiGe、SiGe合金、SiC、II/VI族化合物、III/V族化合物を含むことができる。
この方法は、第1たわみ特性、背面、正面を有する透明ハンドル基板を用意する(ステップ4505)。この透明ハンドル基板は、ガラス、石英、ポリマ、または他の複合物、それらの類似物とすることができる。単に例として、この透明基板は、約800±20μの厚さ、背面、正面を有する。この透明基板は、石英であり、この石英は、日本国東京の信越化学工業によって製造された合成水晶(たとえば、VISIL−SQ、SX)と呼ばれるものである。この合成水晶は、10μ×10μ原子間力顕微鏡(「AFM」)測定の約2Åから約3Åの表面粗さの特徴がある。もちろん、他の変形形態、修正形態、代替形態があり得る。
特定の実施形態で、透明基板とシリコン・ウエハとの両方および/または一方が、プラズマ活性化されたプロセスをうける。そのようなプラズマ活性化されたプロセスは、基板の表面を洗浄し、かつ/または活性化する。プラズマ活性化されたプロセスは、20℃から40℃までの温度の窒素を担持するプラズマを使用することによって実現される。プラズマ活性化されたプロセスは、好ましくは、米国カリフォルニア州サン・ノゼのSilicon Genesis Corporation社によって製造される二重周波数プラズマ活性化システム内で実行される。もちろん、他の変形形態、修正形態、代替形態があり得る。
その後、ステップ4507で、これらの基板のそれぞれを一緒に結合して、結合されたマルチレイヤ基板構造4603を形成する。これらの基板は、好ましくは、Electronic Vision Group社によって製造されるEVG 850結合ツールを使用して結合される。Karl Suss社によって製造されるものなどの他のタイプのツールを使用することもできる。もちろん、他の変形形態、修正形態、代替形態があり得る。透明基板とシリコン・ウエハとの間の結合は、好ましくは、実質的に永久的であり、高い信頼性を有する。
したがって、結合の後に、結合された構造は、特定の実施形態で、ベーキング処理をうける。このベーキング処理は、結合されたマルチレイヤ基板構造を所定の時間だけ所定の温度に維持する。好ましくは、温度は、約250℃から約400℃までの範囲にわたり、好ましくは、約1時間程度にわたって約350℃である。特定の応用例に応じて、他の変形形態、修正形態、代替形態があり得る。
好ましい実施形態で、この方法は、図46の単純化された図によって示されるように、結合されたマルチレイヤ基板構造4603を入力デバイス4601に転送する(ステップ4509)。入力デバイスは、やはり図46によって示されるように、プラテン・デバイス4607に機能的に結合されている。入力デバイスは、結合されたマルチレイヤ基板構造を定位置に保持し、かつ/または維持するチャンバまたは他のステーションとすることができる。この方法は、入力デバイスから転送デバイスを介してプラテンへ、結合されたマルチレイヤ基板構造を転送する。この方法は、やはり転送デバイスを介して、結合されたマルチレイヤ基板構造をプラテンの表面領域の選択された部分に整列させる(ステップ4511)。プラテン・デバイスは多孔質領域4701を含み、多孔質領域4701は入出力領域に結合される。入出力領域は、係合デバイス4703に結合され、係合デバイス4703は、エネルギ源4705に結合される。エネルギ源は、真空ポンプまたは類似物であることが好ましい。真空ポンプは、細孔内の真空を維持して、結合されたマルチレイヤ基板構造をプラテン構造の表面領域にしっかり係合させ、かつ/または取り付けて(ステップ4513)、結合されたマルチレイヤ基板構造の有効たわみ特性を、材料の層をハンドル基板の正面に転写するのに適切なものにする。
好ましい実施形態では、プラテン・デバイスを、適切な多孔性材料を使用して作ることができる。すなわち、このデバイスを、多孔性セラミック、多孔性プラスチック、その他の材料から作ることができる。多孔性プラスチックには、多孔性ポリエチレン(たとえば、超高密度ポリエチレン)や他の類似する材料を含めることができる。細孔は、特定の実施形態に応じて、平均サイズにおいて約70μから約5μまでまたは約5μから約10μまでの範囲にわたるものとすることができる。細孔の個数は、特定の実施形態でボイド体積の約40%から約50%までの範囲にわたるものとすることができる。多孔性プラスチックの表面領域は、20μまたは30μ未満(中央領域から任意の外側領域までの距離)の端から端までの均一性を有する。その代わりに、ある種の実施形態によれば、そのような均一性を、焦点面偏差とすることができる。そのような偏差は、特定の実施形態で、200mmシリコン基板に対して約20μを超えない。好ましくは、そのようなプラスチック材料は、特定の実施形態に応じて、堅く、飛散防止型である。そのようなプラスチック材料の例は、米国ペンシルバニア州19607、1136 Morgantown Rd.私書箱380号ReadingのGeneral Polymeric Corporationの一部門であるGenporeの流動化板多孔性プラスチック(fluidizing plate porous plastic)とすることができる。そのような多孔性プラスチック材料の利益は、ある種の細孔が、完全にはカバーされない場合があるが、基板の背面に連結された細孔が、それでも基板を定位置に維持することである。すなわち、ある種の漏れが、本発明とある実施形態による構造とに対する制限を一切引き起こさずに発生し得る。
特定の実施形態で、ブロッキング・レイヤを、多孔性材料の他の部分に適用して、基板構造の選択的適用を与えることができる。すなわち、基板に露出されないある種の領域で、米国オハイオ州43113、Route 23 South and DuPont Road、私書箱89号のDuPont High Performance Materials社が製造するKapton(商標)テープと称するポリイミド・テープを含む材料などのブロッキング・レイヤ4711が、図47の単純化された図に示されているように、多孔性材料の表面に貼り付けられる。そのようなテープは、そのような領域への真空を制限すると同時に、マルチレイヤ基板の背面に直接にインターフェースする領域を露出する。特定の実施形態に応じて、他のタイプの材料を使用することもできる。例として、真空チャック用のプラテン構造は、約3.175mm(1/8インチ)以上の層の多孔性プラスチック材料を有した。また、例として、特定の実施形態によれば、真空チャックは、シリコン・ドナーに対して石英ウエハを強化し、その結果、石英ウエハは、同一の引張力を与えられれば、シリコンより大きくは曲がらなくなる。
特定の実施形態で、プラテン・デバイスは、劈開ツール内に設けられる。劈開ツールは、しばしば、プラテン・デバイス、劈開を開始する機械的劈開部材、静的流体源および/または機械的剥離部材を有し、この静的流体源および/または機械的剥離部材は、制御された劈開作用および上下の基板部分への取付け部材(たとえば真空カップ、粘着テープ)を使用して基板を離れるように機械的に引っ張る。そのような劈開ツールの例が、米国カリフォルニア州サン・ノゼのSilicon Genesis Corporation社が製造する自動rTCCP(商標)ツールである。そのような劈開ツールを、他の会社からの他の劈開ツールに置換することもできる。もちろん、他の変形形態、修正形態、代替形態があり得る。
図48を参照すると、我々は、さまざまな材料の層に対してたわみをプロットする、あるデータを用意した。そのような材料に、シリコンと石英が含まれると共にプラテンに使用されるプラスチックが含まれる。図に示されているように、このデータは、0.6KgF(1.32ポンド)で2つの曲げ長さLの値での、シリコンのたわみ(○)、石英(0.82mm厚)のたわみ(+)、2つのプラスチック・チャックのたわみ(3.175mm(1/8インチ)厚(□)および4.7625mm(3/16インチ)厚(X))を示す。図からわかるように、石英は、シリコンより大きくたわむ。石英に対して3.175mm(1/8インチ)プラスチップ・バッキングを用いると、石英/プラスチック対は、シリコンと同様にたわむ。石英に対してより厚いプラスチック(4.7625mm(3/16インチ))を用いると、石英/プラスチックは、L=101.6mm(4インチ)(一般に、材料にかかわりなく最も再現可能な長さ)についてシリコンより小さくたわむ。もちろん、他の変形形態、修正形態、代替形態があり得る。
実施形態に応じて、プラテン・デバイスに対する他の変形形態があり得る。すなわち、プラテン・デバイスは、マルチレイヤの結合された基板構造を定位置に保持することに関して、性質において純粋に機械的および/または静電的および/または他の適切な技法とすることができる。プラテン・デバイスは、マルチレイヤの結合された基板構造を、劈開プロセスにかけることができる堅い形に効果的に強化する。プラテン・デバイスは、ドナー基板に適用することもできるが、ハンドル基板への適用は記載されてこなかった。プラテン・デバイスは、ドナー基板から材料の層を剥離するために伝搬する劈開フロントを使用する制御された劈開プロセスを含む劈開プロセスにかけることができる堅い構造をもたらすためにドナー基板とハンドル基板との両方に適用することもできる。
特定の実施形態で、この方法は、図45、図47によって示されるように、結合された基板構造に対して制御された劈開プロセス(ステップ4515)を実行する。制御された劈開プロセスは、ドナー基板の劈開領域4701の一部の中で選択されたエネルギ4707を与える。単に例として、制御された劈開プロセスは、本願と共通して米国カリフォルニア州サンタ・クララのSilicon Genesis Corporation社に譲渡された、参照によってその全体が本明細書に組み込まれている米国特許第6013563号、名称「Controlled Cleaving Process」に記載されている。単に例として、制御された劈開プロセスは、エネルギ源からの機械的圧力の組合せを使用する。図47に示されているように、エネルギ源は、プラテン・デバイスに結合される。好ましい実施形態では、エネルギ源は、マルチレイヤの結合された基板構造の表面領域がプラテン・デバイスと係合したままである間に、材料の層の一部を劈開するように適合される。次に、この方法は、ドナー基板から材料の層を解放して、材料の層をドナー基板から完全に除去する。
好ましい実施形態では、この方法は、透明ハンドル基板からバッキング基板を除去する。好ましい実施形態では、バッキング基板とハンドル基板との間の取付けは、一時的であり、両方の基板に損傷を与えずに機械的な力を用いて除去することができる。特定の実施形態で、バッキング基板とハンドルは、バッキング基板を取り付けるステップから低温動作を維持するために、ドナー基板がハンドル基板に取り付けられた後に取り付けられる。そのような低温は、200℃未満に維持されるが、シリコン基板と石英板の特定の実施形態について、バッキング基板をハンドル基板から簡単に除去することを可能にする。特定の実施形態に応じて、この方法は、他のステップ4519を実行することができる。この方法は、ステップ4521で停止する。もちろん、他の変形形態、修正形態、代替形態があり得る。
好ましい実施形態で、本発明は、マルチレイヤ基板構造をもたらす。この構造は、石英またはガラスである透明ハンドル基板を有する。そのようなハンドル基板は、約10mm未満の層と約1MPaから約130GPaまでの範囲のヤング率を有する。この構造は、透明ハンドル基板に連結されたシリコン担持媒体の層を有する。好ましくは、シリコン担持媒体の層は、約100μから約5mmまでの範囲にわたる。劈開される表面は、シリコン担持媒体の層にある。好ましくは、劈開された膜の特徴を表す表面粗さは、研摩プロセスを一切伴わずに劈開の後に100Å未満であるが、代替実施形態によれば、表面を研摩して、表面粗さをさらに減らすことができる。ハンドル基板上の所与の材料のそのような層は、一般に、従来の技法によって有効に転写することができない。もちろん、他の変形形態、修正形態、代替形態があり得る。
特定の実施形態で、この方法は、材料の層の表面にデバイスを形成する。そのようなデバイスに、集積された半導体デバイス、フォトニック・デバイス、および/または光エレクトロニクス・デバイス(たとえば、光弁)、ピエゾエレクトロニック・デバイス、微細電気機械システム(「MEMS」)、ナノテクノロジ構造、センサ、アクチュエータ、太陽電池、フラット・パネル・ディスプレイ(たとえば、LCD、AMLCD)、生物デバイスと生医学デバイス、それらの類似物を含めることができる。そのようなデバイスは、堆積、エッチング、注入、フォト・マスク・プロセス、これらの任意の組合せ、それらの類似物を使用することによって作ることができる。もちろん、他の変形形態、修正形態、代替形態があり得る。
上は、特定の実施形態の完全な説明であるが、さまざまな修正形態、代替構成、同等物を使用することができる。したがって、上の説明および図を、添付の特許請求の範囲によって定義される本発明の範囲を制限するものと解釈してはならない。

本発明の原理と動作を証明するために、我々は、ある種の計算を使用してさまざまな実験を実行した。これらの実験は、単に例であり、本発明の範囲を不当に制限してはならない。当業者は、多数の変形形態、修正形態、代替形態を認めるであろう。図48から50を参照すると、我々は、シリコン基板4801、石英基板4803、および「追加されたレイヤ」と呼ばれるバッキング・レイヤ4905を使用する例を用意した。やはり図示されているように、端力Fによって操作される長さL 4807の片持ばりは、次式によって与えられるたわみを有しなければならない。
たわみ=F*L^3/(3**I)
式1
ただし、Fは片持ばりの端に働く力であり、
Iはビームの断面2次モーメントであり、
Eはヤング率である。
この例では、石英とシリコンは、異なるE値を有する。石英とシリコンは、異なる層をも有する。したがって、我々は、2つのウエハ(すなわち、石英とシリコン)の曲げ特性が、堅さと形状が異なるので異なると期待する。例として、我々は、シリコンから作られたウエハと、石英から作られたウエハとを含むウエハの結合された対を用意した。結合された対は、直面する2つの片持ばりと考えられた。この例では、追加レイヤが、より柔軟な石英ウエハに追加されまたは結合され、増やされた層とシリコン・ウエハの堅さと一致する硬さとを有する複合構造が作られた。我々は、追加されたレイヤのヤング率およびその層が、この例で提案される複合物の堅さに正確にどのように影響するかを理解することができた。
一般性を失わずに、我々は、この例で、ウエハや追加されたレイヤの形状が、幅=1の長方形断面を有し、端力=1であると仮定することができる。我々は、式1を使用してシリコン・ウエハのたわみおよび複合構造堅さを突き合わせる時に堅さを一致させたが、他の値も同様に働くことができる。
我々の仮定の下で、7.25E−4メータの層と169GPaのE<110>を有するシリコン・ウエハのたわみは、6.21E−2メータになるはずである。単に例として、融着された二酸化珪素(たとえば、石英)は、73GPaの報告されたE値を有する。その層は、8E−4メータと仮定される。上の仮定の下でのそのたわみは、1.07E−1メータになるはずである。
したがって、725μシリコン・ウエハの堅さと等しい硬さを有する複合物を作るためには、石英ウエハは、もう1つのレイヤの層を含まなければならない。2つのレイヤ複合物の堅さは、下の置換を使用して決定することができる。
*I=>E1* I1’+E2 I2’
または
*I(複合物)=E1* I1’+E2 I2’
式2
特定の実施形態で、アクセント記号は、断面2次モーメントを、個々のレイヤの質量中心から計算するのではなく、複合物の中立歪み軸から計算しなければならないことを示す。与えられた例は、ポリウレタン・コアの回りの複合物に形成されたアルミニウム・レイヤの対の例である。フォーム・コアは、複合物自体の堅さに無視できる形で寄与するが、アルミニウムの2つのレイヤを分離することによって、複合物の堅さは、一般に、アルミニウムの2倍の層の堅さより高い(フォームがその間で壊れない限り)。複合物の堅さは、式2において、I1’およびI2’を使用することによって考慮に入れられている。
この例では、我々は、その断面質量中心の回りの軸で回転される断面2次モーメント(Icm)と、任意の他の平行な軸の回りで回転される断面2次モーメントとの間の単純な関係を有する。これは、次式によって与えられる。
I’=Icm+A*d^2
式3
ただし、Aは断面積であり、
dは、断面の質量中心から平行な軸までの距離である。
ここで図49を参照し、C1とC2が、層h1とh2の任意の2つのレイヤの質量中心であるものとする。C1とC2を通る軸xを描き、式
h1E1*(h1/2)+(h1+h2/2)*h2E2=D*(h1E1+h2E2)
式4
を記述するために、C1で作用するE1h1に起因するモーメントとC2で作用するE2h2のモーメントとの合計が、C複合物で作用する総E重み付きモーメントと等しくなるように、軸O(紙から手前に来る)の回りの時計回りに重みを付けられたモーメントEをとることによって、C複合物のx軸距離Dについて解くことができる。
Dは、C複合物のx方向での距離なので、2つの他の方向について解くことができる。C1からC複合物までの距離D1は、
D1=D−h1/2
式5
によって与えられる。
C複合物からC2までの距離D2は、
D2=(h1+h2/2)−D
式6
によって与えられる。
式3によれば、D1とD2は、C複合物に置かれている中立歪み平面に関するレイヤ1と2の断面2次モーメントを計算するのに望まれる。
I1’=I1+D1^2*A1=(w*h1^3)/12+D1^2w*h1=(h1^3)/12+h1D1^2
式7
I2’=I2+D2^2*A2=(w*h2^3)/12+D2^2w*h2=(h2^3)/12+h2D2^2
式8
式1〜8を使用して、800μ厚石英ウエハの片持ばり堅さを<110>方向で曲げられるシリコン・ウエハの片持ばり堅さと等しくなるようにするために800μ厚石英ウエハに追加される、ヤング率Eを有するレイヤの正しい層を計算することができる。図51を参照すると、我々は、異なるヤング率、たとえば100MPa、1GPaなどを有するさまざまな材料の層に対してたわみ(m)をプロットした。示されているのは、800μ石英ウエハのたわみ特性である。725μシリコン・ウエハのたわみ特性も示されている。他の材料のたわみ特性も示されている。基本的に、そのような計算は、79μのシリコンまたは追加の160μの石英(合計800+160=960μ)または約1.5mmの堅いエポキシを有する複合物が形成された場合に、石英ウエハを725μシリコン・ウエハのレベルまで強化することができることを示す。もちろん、当業者は、他の変形形態、修正形態、代替形態を認めるはずである。
上は、特定の実施形態の完全な説明であるが、さまざまな修正形態、代替構成、および同等物を使用することができる。上では、選択されたステップのシーケンスを使用して説明したが、説明されたステップの任意の要素の任意の組合せならびに他のものを使用することができる。さらに、実施形態に応じて、あるステップを、組み合わせ、かつ/または除去することができる。さらに、代替実施形態によれば、水素の粒子を、ヘリウムイオンおよび水素イオンの同時注入を使用して置換して、変更された線量および/または劈開特性を有する壁界面の形成を可能にすることができる。ある種の実施形態で、バッキング基板を、ハンドルおよびドナーを含む基板のそれぞれに適用することができる。実施形態に応じて、用語「石英」は、一般に、ガラス産業で理解される。そのような石英用語は、少なくとも、ヒューズド・シリコン・ガラス、石英、溶融石英、おそらくは特定の実施形態による他のものを含む。実施形態に応じて、不純物、ドーパント、その他の種などのある種の添加物が、石英に加えられる場合がある。代替実施形態では、コーティングが、石英材料の表面または他の領域に施される場合もある。したがって、上の説明および図を、添付の特許請求の範囲によって定義される本発明の範囲を制限するものと解釈してはならない。
マルチレイヤ基板構造を形成するレイヤ・トランスファ法を示す図である。 本発明の実施形態による、バッキング部材を使用してデバイスを含むマルチレイヤ基板を製造する方法を示す図である。 本発明の実施形態による、バッキング部材を使用してデバイスを含むマルチレイヤ基板を製造する代替方法を示す図である。 本発明の実施形態による、バッキング部材を使用してデバイスを含むマルチレイヤ基板を製造する代替方法を示す図である。 本発明の実施形態による、バッキング部材を使用してデバイスを含むマルチレイヤ基板を製造する代替方法を示す図である。 本発明の実施形態による、バッキング部材を使用してデバイスを含むマルチレイヤ基板を製造する好ましい方法を示す図である。 本発明の実施形態による、バッキング部材を使用するマルチレイヤ基板を製造する代替の好ましい方法を示す図である。 本発明の実施形態による本レイヤ・トランスファ法を使用するサンプルの実験と計算を示す単純化された図である。

Claims (23)

  1. 第1たわみ特性を有し、さらに、背面、正面、劈開領域をゆうするとともに前記劈開領域と前記正面との間で決められる材料の層を有するドナー基板を用意すること、
    前記ドナー基板の前記正面をハンドル基板の正面に結合することと、
    マルチレイヤ構造を形成するためにバッキング基板を前記ドナー基板の前記背面に連結することであって、前記バッキング基板は、前記ドナー基板の前記第1たわみ特性を所定のレベルまで減少させるのに適切であり、前記所定のレベルは、材料の前記層をハンドル基板の前記正面に転写するのに適切なたわみ特性である、前記連結することと、
    前記バッキング基板が少なくとも前記適切なたわみ特性を維持するために前記ドナー基板に対して損なわれないままである間に、前記劈開領域の部分で前記ドナー基板からの材料の前記層の除去を開始するために前記ドナー基板の前記劈開領域の部分内での制御された劈開プロセスを開始することと
    を含む、マルチレイヤ基板を製造する方法。
  2. 前記ドナー基板から材料の前記層を除去することと、
    材料の前記層の一部の上で1つまたは複数のデバイスを形成することと
    をさらに含む請求項1に記載の方法。
  3. 前記1つまたは複数のデバイスは、少なくとも光エレクトロニクス・デバイスまたは集積回路または光デバイスを含む請求項2に記載の方法。
  4. 前記バッキング基板は、静電チャックと真空チャックのうちの1つを含む請求項2に記載の方法。
  5. 前記バッキング基板は、シリコン・ウエハと石英ウエハのうちの1つを含む請求項1に記載の方法。
  6. 前記ドナー基板の残りの部分から前記バッキング基板を除去することをさらに含む請求項1に記載の方法。
  7. 前記ハンドル基板は、石英、ガラス、プラスチック、ポリマ、セラミック、または複合物からなる群から選択される請求項1に記載の方法。
  8. 前記バッキング基板と前記ドナー基板との間の前記連結することは、結合プロセスを使用してもたらされ、前記結合プロセスは、共有結合、陽極結合、化学結合、静電結合、プラズマ活性化結合から選択される請求項1に記載の方法。
  9. 所定の層と約1MPaから約130GPaまでの範囲にわたるヤング率を含むハンドル基板と、
    約100μから約5mmの範囲にわたる、前記ハンドル基板に連結された実質的に結晶材料の層と、
    前記実質的に結晶材料の層上の劈開される表面と、
    100Å未満の劈開される膜の特徴を表す表面粗さと、
    材料の前記層の一部の上に形成される1つまたは複数のデバイスと
    を含む、1つまたは複数のデバイスを含むマルチレイヤ基板構造。
  10. 前記ハンドル基板が石英材料とガラス材料のうちの1つを含む請求項9に記載の構造。
  11. 前記1つまたは複数のデバイスは、少なくとも光エレクトロニクス・デバイスまたは集積回路または光デバイスを含む請求項9に記載の構造。
  12. 前記ハンドル基板が透明である請求項9に記載の構造。
  13. 材料の前記層は、Si、SiGe、SiGe合金、SiC、II/VI族化合物、III/V族化合物のうちの1つを含む請求項9に記載の構造。
  14. 正面、背面、劈開面、前記正面と前記劈開面との間で決められた材料の層とを有するドナー基板を用意することと、
    第1たわみ特性を有するハンドル基板を用意することであって、前記第1たわみ特性は、前記ハンドル基板が前記ドナー基板に連結されている間に、材料の層を前記ドナー基板の正面に転写するのに不適切である、前記用意することと、
    マルチレイヤ構造を形成するために、前記ドナー基板の前記正面を前記ハンドル基板に結合することと、
    前記マルチレイヤ構造をプラテン構造に連結することと、
    前記マルチレイヤ構造の有効たわみ特性を、材料の前記層を前記ハンドル基板の前記正面に転写するのに適するものにさせるために、前記マルチレイヤ構造を前記プラテン構造にしっかりと係合させることと、
    前記マルチレイヤ構造が前記プラテン構造に係合されたままである間に、材料の前記層の一部を劈開することと
    を含む、材料の膜を処理する方法。
  15. 前記プラテン構造は、静電チャックと真空チャックのうちの1つを含む請求項14に記載の方法。
  16. 前記劈開することは、劈開領域の部分内で伝搬する劈開フロントを引き起こす制御された劈開プロセスを含む請求項14に記載の方法。
  17. 前記劈開領域は、注入された領域を含む請求項14に記載の方法。
  18. 前記注入された領域は水素粒子を含む請求項17に記載の方法。
  19. 前記マルチレイヤ構造の前記連結することは、前記ドナー基板の背面の1つと前記ハンドル基板の背面との間で、前記プラテン構造の表面領域上で行われる請求項14に記載の方法。
  20. マルチレイヤ構造を形成するためにハンドル基板に接合されるドナー基板を受けるように適合された入力デバイスであって、前記ドナー基板は、正面、背面、劈開面、前記正面と前記劈開面との間で決められた材料の層を有し、前記ハンドル基板は、第1たわみ特性を有し、前記第1たわみ特性は、前記ハンドル基板が前記ドナー基板に連結されている間に、材料の層を前記ドナー基板の正面に転写するのに不適切である、入力デバイスと、
    前記入力デバイスに機能的に結合され、前記マルチレイヤ構造をチャンバに転送するように適合された転送デバイスと、
    表面領域を含むプラテン構造と、
    前記プラテン構造に結合された係合源であって、前記マルチレイヤ構造の有効たわみ特性を、材料の前記層を前記ハンドル基板の前記正面に転写するのに適するものにさせるために、前記マルチレイヤ構造を前記プラテン構造の前記表面領域にしっかりと係合させるように適合された係合源と、
    前記プラテン構造に結合されたエネルギ源であって、前記マルチレイヤ構造の表面領域が前記プラテン構造と係合したままである間に、材料の前記層の一部を劈開するように適合されたエネルギ源と
    を含む、材料の膜を処理するシステム。
  21. 前記エネルギ源は、機械的源、電気的源、熱源から選択される請求項20に記載のシステム。
  22. 前記プラテン構造は、多孔性セラミック材料または多孔性プラスチック材料を含む請求項20に記載のシステム。
  23. プラテン・デバイスは静電真空デバイスを含む請求項20に記載のシステム。
JP2007558077A 2005-02-28 2006-02-24 レイヤ転送プロセス用の基板強化方法および結果のデバイス Pending JP2008532317A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US65755805P 2005-02-28 2005-02-28
US65726205P 2005-02-28 2005-02-28
PCT/US2006/006497 WO2006093817A2 (en) 2005-02-28 2006-02-24 Substrate stiffness method and resulting devices

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013186479A Division JP5988389B2 (ja) 2005-02-28 2013-09-09 レイヤ転送プロセス用の基板強化方法および結果のデバイス

Publications (2)

Publication Number Publication Date
JP2008532317A true JP2008532317A (ja) 2008-08-14
JP2008532317A5 JP2008532317A5 (ja) 2013-02-07

Family

ID=36941661

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007558077A Pending JP2008532317A (ja) 2005-02-28 2006-02-24 レイヤ転送プロセス用の基板強化方法および結果のデバイス
JP2013186479A Active JP5988389B2 (ja) 2005-02-28 2013-09-09 レイヤ転送プロセス用の基板強化方法および結果のデバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013186479A Active JP5988389B2 (ja) 2005-02-28 2013-09-09 レイヤ転送プロセス用の基板強化方法および結果のデバイス

Country Status (7)

Country Link
US (2) US7772088B2 (ja)
EP (1) EP1894234B1 (ja)
JP (2) JP2008532317A (ja)
KR (1) KR20070107180A (ja)
CN (1) CN101248519B (ja)
TW (1) TWI428956B (ja)
WO (1) WO2006093817A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103488A (ja) * 2008-08-28 2010-05-06 Silicon Genesis Corp 制御伝搬を利用する膜のレイヤトランスファ
JP2011176295A (ja) * 2010-01-26 2011-09-08 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
WO2013141052A1 (ja) * 2012-03-22 2013-09-26 シャープ株式会社 半導体装置の製造方法、半導体装置、及び表示装置
JP2015041666A (ja) * 2013-08-21 2015-03-02 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2015531540A (ja) * 2012-09-07 2015-11-02 ソイテックSoitec 選択された界面に沿って少なくとも2つの基板を分離するための方法

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US7279400B2 (en) * 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
EP1894234B1 (en) * 2005-02-28 2021-11-03 Silicon Genesis Corporation Substrate stiffening method and system for a layer transfer.
JP5042506B2 (ja) * 2006-02-16 2012-10-03 信越化学工業株式会社 半導体基板の製造方法
US8420505B2 (en) * 2006-03-25 2013-04-16 International Rectifier Corporation Process for manufacture of thin wafer
US20080070340A1 (en) * 2006-09-14 2008-03-20 Nicholas Francis Borrelli Image sensor using thin-film SOI
JP2008112840A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112847A (ja) 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112848A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112843A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
US8124499B2 (en) * 2006-11-06 2012-02-28 Silicon Genesis Corporation Method and structure for thick layer transfer using a linear accelerator
JP5284576B2 (ja) 2006-11-10 2013-09-11 信越化学工業株式会社 半導体基板の製造方法
JP5090716B2 (ja) 2006-11-24 2012-12-05 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
TW200831724A (en) * 2007-01-18 2008-08-01 Silicon Genesis Corp Method and structure for cleaning surfaces for bonding layer transfer substrates
JP5166745B2 (ja) 2007-03-07 2013-03-21 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
JP5048380B2 (ja) 2007-04-09 2012-10-17 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
KR101447048B1 (ko) * 2007-04-20 2014-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi 기판 및 반도체장치의 제조방법
JP5065748B2 (ja) * 2007-04-27 2012-11-07 信越化学工業株式会社 貼り合わせウエーハの製造方法
JP4967842B2 (ja) * 2007-06-18 2012-07-04 セイコーエプソン株式会社 シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス
JP4858491B2 (ja) * 2007-06-18 2012-01-18 セイコーエプソン株式会社 シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス
WO2008156056A1 (ja) * 2007-06-18 2008-12-24 Seiko Epson Corporation シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス
FR2919960B1 (fr) 2007-08-08 2010-05-21 Soitec Silicon On Insulator Procede et installation pour la fracture d'un substrat composite selon un plan de fragilisation
US20100233838A1 (en) * 2009-03-10 2010-09-16 Emcore Solar Power, Inc. Mounting of Solar Cells on a Flexible Substrate
JP5438910B2 (ja) * 2008-03-21 2014-03-12 信越化学工業株式会社 貼り合わせ基板の製造方法
US20090242031A1 (en) * 2008-03-27 2009-10-01 Twin Creeks Technologies, Inc. Photovoltaic Assembly Including a Conductive Layer Between a Semiconductor Lamina and a Receiver Element
US20090242010A1 (en) * 2008-03-27 2009-10-01 Twin Creeks Technologies, Inc. Method to Form a Photovoltaic Cell Comprising a Thin Lamina Bonded to a Discrete Receiver Element
FR2929758B1 (fr) 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
FR2931293B1 (fr) * 2008-05-15 2010-09-03 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante
EP2304803A1 (en) 2008-06-11 2011-04-06 Solar Implant Technologies Inc. Solar cell fabrication using implantation
EP2151852B1 (en) * 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2151861A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Passivation of etched semiconductor structures
EP2151856A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
EP2159836B1 (en) * 2008-08-25 2017-05-31 Soitec Stiffening layers for the relaxation of strained layers
US8133800B2 (en) * 2008-08-29 2012-03-13 Silicon Genesis Corporation Free-standing thickness of single crystal material and method having carrier lifetimes
US8633374B2 (en) * 2008-12-18 2014-01-21 Gtat Corporation Photovoltaic cell comprising contact regions doped through a lamina
US7858430B2 (en) * 2008-12-18 2010-12-28 Twin Creeks Technologies, Inc. Method for making a photovoltaic cell comprising contact regions doped through a lamina
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US8749053B2 (en) 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
US8242591B2 (en) * 2009-08-13 2012-08-14 International Business Machines Corporation Electrostatic chucking of an insulator handle substrate
US9847243B2 (en) * 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
US10441185B2 (en) * 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
JP6046491B2 (ja) 2009-12-16 2016-12-21 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ コンフォーマル電子機器を使用した生体内での電気生理学
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
KR101705937B1 (ko) 2011-01-25 2017-02-10 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
FI20115255A0 (fi) * 2011-03-14 2011-03-14 Optogan Oy Yhdistelmäpuolijohdesubstraatti, puolijohdelaite, ja valmistusmenetelmä
JP2014516470A (ja) 2011-04-08 2014-07-10 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを恒久的にボンディングするための方法
FR2978605B1 (fr) * 2011-07-28 2015-10-16 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support
US8524572B2 (en) * 2011-10-06 2013-09-03 Micron Technology, Inc. Methods of processing units comprising crystalline materials, and methods of forming semiconductor-on-insulator constructions
SG10201508582WA (en) 2011-11-08 2015-11-27 Intevac Inc Substrate processing system and method
AU2013222069A1 (en) 2012-02-26 2014-10-16 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
KR101331469B1 (ko) * 2012-04-23 2013-11-21 국방과학연구소 양극 접합된 실리콘/유리 기판 결합체의 휨 저감방법
SG2014009930A (en) * 2012-07-24 2014-05-29 Ev Group E Thallner Gmbh Method and device for permanent bonding of wafers
KR101968637B1 (ko) * 2012-12-07 2019-04-12 삼성전자주식회사 유연성 반도체소자 및 그 제조방법
MY178951A (en) 2012-12-19 2020-10-23 Intevac Inc Grid for plasma ion implant
WO2014205353A2 (en) 2013-06-20 2014-12-24 Stratio, Inc. Gate-controlled charge modulated device for cmos image sensors
US9508659B2 (en) * 2013-07-01 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus to protect a wafer edge
WO2015084858A1 (en) * 2013-12-02 2015-06-11 Stratio Layer transfer technology for silicon carbide
US9704835B2 (en) 2015-01-09 2017-07-11 Silicon Genesis Corporation Three dimensional integrated circuit
US20180175008A1 (en) 2015-01-09 2018-06-21 Silicon Genesis Corporation Three dimensional integrated circuit
US10573627B2 (en) 2015-01-09 2020-02-25 Silicon Genesis Corporation Three dimensional integrated circuit
US10049915B2 (en) 2015-01-09 2018-08-14 Silicon Genesis Corporation Three dimensional integrated circuit
DE102015105438A1 (de) * 2015-04-09 2016-10-13 M2K-Laser Gmbh Monolithische Diodenlaseranordnung
CN117198983A (zh) * 2015-11-20 2023-12-08 环球晶圆股份有限公司 使半导体表面平整的制造方法
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
FR3077923B1 (fr) * 2018-02-12 2021-07-16 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche
US11410984B1 (en) 2021-10-08 2022-08-09 Silicon Genesis Corporation Three dimensional integrated circuit with lateral connection layer

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57500670A (ja) * 1980-04-10 1982-04-15
JPH09331077A (ja) * 1996-06-10 1997-12-22 Ion Kogaku Kenkyusho:Kk 太陽電池およびその製造方法
JP2000150905A (ja) * 1998-09-04 2000-05-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2000223725A (ja) * 1999-01-29 2000-08-11 Canon Inc 光電変換装置および半導体層の分離方法
JP2001525991A (ja) 1997-05-12 2001-12-11 シリコン・ジェネシス・コーポレーション 制御された劈開プロセス
JP2003224042A (ja) * 2001-12-21 2003-08-08 Soi Tec Silicon On Insulator Technologies 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP2005005708A (ja) * 2003-06-11 2005-01-06 Soi Tec Silicon On Insulator Technologies 異質構造の製造方法

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2981877A (en) * 1959-07-30 1961-04-25 Fairchild Semiconductor Semiconductor device-and-lead structure
US4363828A (en) 1979-12-12 1982-12-14 International Business Machines Corp. Method for depositing silicon films and related materials by a glow discharge in a disiland or higher order silane gas
JPS5989407A (ja) * 1982-11-15 1984-05-23 Mitsui Toatsu Chem Inc アモルフアスシリコン膜の形成方法
US4637895A (en) 1985-04-01 1987-01-20 Energy Conversion Devices, Inc. Gas mixtures for the vapor deposition of semiconductor material
JPS63210148A (ja) * 1987-02-26 1988-08-31 Nikko Rika Kk 真空チヤツク用プラスチツクス焼結体
JPH02225399A (ja) 1988-11-11 1990-09-07 Fujitsu Ltd エピタキシャル成長方法および成長装置
US5395788A (en) * 1991-03-15 1995-03-07 Shin Etsu Handotai Co., Ltd. Method of producing semiconductor substrate
US5658784A (en) * 1994-04-14 1997-08-19 Dana-Farber Cancer Institute, Inc. Nucleic acid encoding transcription factor p300 and uses of p300
US5789030A (en) * 1996-03-18 1998-08-04 Micron Technology, Inc. Method for depositing doped amorphous or polycrystalline silicon on a substrate
US6165977A (en) * 1996-10-18 2000-12-26 Board Of Trustees Of The Leland Stanford Junior University Isozyme-specific activators of protein kinase C methods and compositions
JPH10135147A (ja) * 1996-11-01 1998-05-22 Nippon Telegr & Teleph Corp <Ntt> 結晶薄膜の製造方法及び太陽電池の製造方法
ATE261612T1 (de) * 1996-12-18 2004-03-15 Canon Kk Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US6103599A (en) 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
FR2767416B1 (fr) * 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
AU9296098A (en) 1997-08-29 1999-03-16 Sharon N. Farrens In situ plasma wafer bonding method
JP3469761B2 (ja) * 1997-10-30 2003-11-25 東京エレクトロン株式会社 半導体デバイスの製造方法
EP0989616A3 (en) * 1998-09-22 2006-05-10 Canon Kabushiki Kaisha Method and apparatus for producing photoelectric conversion device
US6436654B1 (en) * 1998-11-13 2002-08-20 Pharmacia & Upjohn Ab Methods for identifying compounds that modulate HIF-1α
US6534381B2 (en) 1999-01-08 2003-03-18 Silicon Genesis Corporation Method for fabricating multi-layered substrates
WO2000063956A1 (fr) * 1999-04-20 2000-10-26 Sony Corporation Procede et dispositif pour realiser un depot de couches minces, et procede pour la production d'un dispositif a semiconducteur a couches minces
US6204151B1 (en) * 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6171965B1 (en) * 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
US6586785B2 (en) * 2000-06-29 2003-07-01 California Institute Of Technology Aerosol silicon nanoparticles for use in semiconductor device fabrication
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
KR101027485B1 (ko) * 2001-02-12 2011-04-06 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US20050026432A1 (en) 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
EP1386349A1 (en) 2001-04-17 2004-02-04 California Institute Of Technology A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby
JP2002353082A (ja) * 2001-05-28 2002-12-06 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
WO2003001869A2 (en) 2001-06-29 2003-01-09 California Institute Of Technology Method and apparatus for use of plasmon printing in near-field lithography
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
US6884696B2 (en) 2001-07-17 2005-04-26 Shin-Etsu Handotai Co., Ltd. Method for producing bonding wafer
US6875671B2 (en) 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US6804062B2 (en) * 2001-10-09 2004-10-12 California Institute Of Technology Nonimaging concentrator lens arrays and microfabrication of the same
NL1019277C2 (nl) 2001-11-01 2003-05-07 Vivici Inrichting voor het stellen van een diagnose.
US20030111013A1 (en) * 2001-12-19 2003-06-19 Oosterlaken Theodorus Gerardus Maria Method for the deposition of silicon germanium layers
US20030230778A1 (en) * 2002-01-30 2003-12-18 Sumitomo Mitsubishi Silicon Corporation SOI structure having a SiGe Layer interposed between the silicon and the insulator
US7121474B2 (en) * 2002-06-18 2006-10-17 Intel Corporation Electro-optical nanocrystal memory device
FR2842650B1 (fr) 2002-07-17 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
US7294582B2 (en) * 2002-07-19 2007-11-13 Asm International, N.V. Low temperature silicon compound deposition
US6818529B2 (en) 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
US7041931B2 (en) * 2002-10-24 2006-05-09 Applied Materials, Inc. Stepped reflector plate
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
US6911379B2 (en) * 2003-03-05 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming strained silicon on insulator substrate
US7238595B2 (en) * 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
JP3880977B2 (ja) * 2003-03-27 2007-02-14 イビデン株式会社 真空チャック
US7029995B2 (en) 2003-06-13 2006-04-18 Asm America, Inc. Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy
US6771410B1 (en) * 2003-06-18 2004-08-03 Intel Corporation Nanocrystal based high-speed electro-optic modulator
US7439158B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Strained semiconductor by full wafer bonding
US20060024435A1 (en) 2003-10-20 2006-02-02 Dean Holunga Turbulent mixing aerosol nanoparticle reactor and method of operating the same
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
FR2867310B1 (fr) 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
WO2005101516A2 (en) 2004-04-07 2005-10-27 California Institute Of Technology Sequentially charged nanocrystal light emitting device
EP1605502A1 (en) 2004-06-08 2005-12-14 Interuniversitair Microelektronica Centrum Vzw Transfer method for the manufacturing of electronic devices
US7265030B2 (en) * 2004-07-20 2007-09-04 Sharp Laboratories Of America, Inc. Method of fabricating silicon on glass via layer transfer
WO2006015185A2 (en) 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
WO2006022780A2 (en) 2004-08-05 2006-03-02 California Institute Of Technology Method for fabricating crystalline silicon
US7279400B2 (en) * 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
CN101027768B (zh) * 2004-09-21 2010-11-03 S.O.I.Tec绝缘体上硅技术公司 根据避免气泡形成和限制粗糙度的条件来进行共注入步骤的薄层转移方法
US20060071213A1 (en) 2004-10-04 2006-04-06 Ce Ma Low temperature selective epitaxial growth of silicon germanium layers
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
US20060108688A1 (en) 2004-11-19 2006-05-25 California Institute Of Technology Large grained polycrystalline silicon and method of making same
EP1894234B1 (en) * 2005-02-28 2021-11-03 Silicon Genesis Corporation Substrate stiffening method and system for a layer transfer.

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57500670A (ja) * 1980-04-10 1982-04-15
JPH09331077A (ja) * 1996-06-10 1997-12-22 Ion Kogaku Kenkyusho:Kk 太陽電池およびその製造方法
JP2001525991A (ja) 1997-05-12 2001-12-11 シリコン・ジェネシス・コーポレーション 制御された劈開プロセス
JP2000150905A (ja) * 1998-09-04 2000-05-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2000223725A (ja) * 1999-01-29 2000-08-11 Canon Inc 光電変換装置および半導体層の分離方法
JP2003224042A (ja) * 2001-12-21 2003-08-08 Soi Tec Silicon On Insulator Technologies 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP2005005708A (ja) * 2003-06-11 2005-01-06 Soi Tec Silicon On Insulator Technologies 異質構造の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103488A (ja) * 2008-08-28 2010-05-06 Silicon Genesis Corp 制御伝搬を利用する膜のレイヤトランスファ
JP2011176295A (ja) * 2010-01-26 2011-09-08 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
WO2013141052A1 (ja) * 2012-03-22 2013-09-26 シャープ株式会社 半導体装置の製造方法、半導体装置、及び表示装置
US9153474B2 (en) 2012-03-22 2015-10-06 Sharp Kabushiki Kaisha Semiconductor device manufacturing method
JP2015531540A (ja) * 2012-09-07 2015-11-02 ソイテックSoitec 選択された界面に沿って少なくとも2つの基板を分離するための方法
JP2015041666A (ja) * 2013-08-21 2015-03-02 信越半導体株式会社 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
WO2006093817A3 (en) 2006-11-09
JP2014007421A (ja) 2014-01-16
KR20070107180A (ko) 2007-11-06
JP5988389B2 (ja) 2016-09-07
CN101248519B (zh) 2011-08-24
US20060205180A1 (en) 2006-09-14
US8241996B2 (en) 2012-08-14
EP1894234B1 (en) 2021-11-03
US20060211219A1 (en) 2006-09-21
EP1894234A4 (en) 2015-01-21
US7772088B2 (en) 2010-08-10
TWI428956B (zh) 2014-03-01
CN101248519A (zh) 2008-08-20
TW200633001A (en) 2006-09-16
WO2006093817A2 (en) 2006-09-08
EP1894234A2 (en) 2008-03-05

Similar Documents

Publication Publication Date Title
JP5988389B2 (ja) レイヤ転送プロセス用の基板強化方法および結果のデバイス
US8012855B2 (en) Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US20070029043A1 (en) Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US7479441B2 (en) Method and apparatus for flag-less water bonding tool
US5994207A (en) Controlled cleavage process using pressurized fluid
US6291313B1 (en) Method and device for controlled cleaving process
US6582999B2 (en) Controlled cleavage process using pressurized fluid
US6171965B1 (en) Treatment method of cleaved film for the manufacture of substrates
US7351644B2 (en) Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US20070032044A1 (en) Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back
WO1998052216A1 (en) A controlled cleavage process
KR101526245B1 (ko) 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법
US20070122997A1 (en) Controlled process and resulting device
KR20090105910A (ko) 거친 계면을 생성하고 조절하는 방법
US7811901B1 (en) Method and edge region structure using co-implanted particles for layer transfer processes

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20070921

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081104

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120404

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121211

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20121211

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130909

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131002

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131206