JP2008532317A - レイヤ転送プロセス用の基板強化方法および結果のデバイス - Google Patents
レイヤ転送プロセス用の基板強化方法および結果のデバイス Download PDFInfo
- Publication number
- JP2008532317A JP2008532317A JP2007558077A JP2007558077A JP2008532317A JP 2008532317 A JP2008532317 A JP 2008532317A JP 2007558077 A JP2007558077 A JP 2007558077A JP 2007558077 A JP2007558077 A JP 2007558077A JP 2008532317 A JP2008532317 A JP 2008532317A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- donor
- handle
- donor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00349—Creating layers of material on a substrate
- B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/019—Bonding or gluing multiple substrate layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
Abstract
Description
本非仮特許出願は、2005年2月28日出願の米国特許仮出願第60/657558号と2005年2月28日出願の米国特許仮出願第60/657262号の優先権を主張するものであり、この両方の仮出願は、参照によってその全体が本明細書に組み込まれている。
1.第1たわみ特性、背面、正面を有する透明ハンドル基板を用意し、
2.シリコン担持材料の層をハンドル基板の正面に転写するのに適切なマルチレイヤ構造の有効たわみ特性を与えるのに適切なバッキング基板を用意し、
3.ハンドル基板とバッキング基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.透明ハンドル基板の背面へのバッキング基板の係合を開始し、
5.マルチレイヤ構造を形成するためにバッキング基板を透明ハンドル基板にしっかりと係合させるために透明ハンドル基板の背面にバッキング基板を取り付け、
6.劈開領域、材料の層、表面領域を含むドナー基板を用意し、
7.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
8.バッキング基板が少なくとも有効たわみ特性を実質的に維持するためにハンドル基板に取り付けられたままである間に、透明ハンドル基板の正面にドナー基板の表面領域を結合させ、
9.劈開領域の部分でのドナー基板からのシリコン担持材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
10.ドナー基板から材料の層を除去し、
11.任意選択として、ハンドル基板からバッキング基板を除去し、
12.材料の層の上に1つまたは複数のデバイスを形成し、
13.望みに応じて他のステップを実行する。
1.第1たわみ特性、背面、正面を有する透明ハンドル基板を用意し、
2.シリコン担持材料の層をハンドル基板の正面に転写するのに適切なマルチレイヤ構造の有効たわみ特性を与えるのに適切なバッキング基板を用意し、
3.ハンドル基板とバッキング基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.透明ハンドル基板の背面へのバッキング基板の係合を開始し、
5.マルチレイヤ構造を形成するためにバッキング基板を透明ハンドル基板にしっかりと係合させるために透明ハンドル基板の背面にバッキング基板を取り付け、
6.劈開領域、材料の層、表面領域を含むドナー基板を用意し、
7.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
8.バッキング基板が少なくとも有効たわみ特性を実質的に維持するためにハンドル基板に取り付けられたままである間に、透明ハンドル基板の正面にドナー基板の表面領域を結合させ、
9.劈開領域の部分でのドナー基板からのシリコン担持材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
10.ドナー基板から材料の層を除去し、
11.任意選択として、ハンドル基板からバッキング基板を除去し、
12.望みに応じて他のステップを実行する。
1.レイヤをその上に有効に転写するのに不適切な第1たわみ特性を有するハンドル基板を用意し、
2.材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である所定のレベルまでハンドル基板の第1たわみ特性を減少させるのに適切なバッキング基板を用意し、
3.ハンドル基板と/またはバッキング基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.ハンドル基板の背面とバッキング基板との間の一時的結合を形成するために、マルチレイヤ構造を形成するためにバッキング基板をハンドル基板の背面に連結し、
5.劈開領域、材料の層、表面領域を含むドナー基板を用意し(材料の層は、劈開領域と表面領域との間で定義される)、
6.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
7.バッキング基板が少なくとも適切なたわみ特性を維持するためにハンドル基板に取り付けられたままである間に、ハンドル基板の正面にドナー基板の表面領域を結合させ、
8.劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
9.ハンドル基板に連結されたドナー基板から材料の層を完全に解放し、
10.任意選択として、ハンドル基板からバッキング基板を除去し、
11.材料の層の上で1つまたは複数のデバイスを形成し、
12.望みに応じて他のステップを実行する。
1.レイヤをその上に有効に転写するのに不適切な第1たわみ特性を有するハンドル基板を用意し、
2.材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である所定のレベルまでハンドル基板の第1たわみ特性を減少させるのに適切なバッキング基板を用意し、
3.ハンドル基板と/またはバッキング基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.ハンドル基板の背面とバッキング基板との間の一時的結合を形成するために、マルチレイヤ構造を形成するためにバッキング基板をハンドル基板の背面に連結し、
5.劈開領域、材料の層、表面領域を含むドナー基板を用意し(材料の層は、劈開領域と表面領域との間で定義される)、
6.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
7.バッキング基板が少なくとも適切なたわみ特性を維持するためにハンドル基板に取り付けられたままである間に、ハンドル基板の正面にドナー基板の表面領域を結合させ、
8.劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
9.ハンドル基板に連結されたドナー基板から材料の層を完全に解放し、
10.任意選択として、ハンドル基板からバッキング基板を除去し、
11.望みに応じて他のステップを実行する。
1.第1たわみ特性、背面、正面を有するハンドル基板を用意し、
2.劈開領域、材料の層、表面領域を含むドナー基板を用意し(劈開領域は、材料の層を定義するためにドナー基板内にある)、
3.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.ハンドル基板の正面にドナー基板の表面領域を結合させ、
5.バッキング基板が少なくとも適切なたわみ特性を維持するためにハンドル基板に取り付けられたままである間に、材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である所定のレベルまでハンドル基板の第1たわみ特性を減少させるのに適切なバッキング基板を用意し、
6.ハンドル基板とバッキング基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
7.バッキング基板をハンドル基板の背面に連結し、
8.劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
9.任意選択として、ハンドル基板の背面からバッキング基板を除去し、
10.材料の剥離された層の上で1つまたは複数のデバイスを形成し、
11.望みに応じて他のステップを実行する。
1.第1たわみ特性、背面、正面を有するハンドル基板を用意し、
2.劈開領域、材料の層、表面領域を含むドナー基板を用意し(劈開領域は、材料の層を定義するためにドナー基板内にある)、
3.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.ハンドル基板の正面にドナー基板の表面領域を結合させ、
5.バッキング基板が少なくとも適切なたわみ特性を維持するためにハンドル基板に取り付けられたままである間に、材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である所定のレベルまでハンドル基板の第1たわみ特性を減少させるのに適切なバッキング基板を用意し、
6.ハンドル基板とバッキング基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
7.バッキング基板をハンドル基板の背面に連結し、
8.劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
9.任意選択として、ハンドル基板の背面からバッキング基板を除去し、
10.望みに応じて他のステップを実行する。
1.第1たわみ特性、背面、正面、劈開領域、その劈開領域と正面との間で決められる材料の層を有するドナー基板を用意し、
2.バッキング基板が少なくとも適切なたわみ特性を維持するためにドナー基板に取り付けられたままである間に、材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である所定のレベルまでドナー基板の第1たわみ特性を減少させるのに適切なバッキング基板を用意し、
3.バッキング基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.マルチレイヤ構造を形成するためにバッキング基板をドナー基板の背面に連結し、
5.ハンドル基板を用意し、
6.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
7.ハンドル基板の正面にドナー基板の正面を結合し、
8.劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
9.任意選択として、ドナー基板からバッキング基板を除去し、
10.材料の層の上で1つまたは複数のデバイスを形成し、
11.望みに応じて他のステップを実行する。
1.第1たわみ特性、背面、正面、劈開領域、その劈開領域と正面との間で決められる材料の層を有するドナー基板を用意し、
2.ハンドル基板を用意し、
3.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.ハンドル基板の正面にドナー基板の正面を結合し、
5.材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である所定のレベルまでドナー基板の第1たわみ特性を減少させるのに適切なバッキング基板を用意し、
6.バッキング基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
7.マルチレイヤ構造を形成するためにバッキング基板をハンドル基板に連結されたドナー基板の背面に連結し、
8.バッキング基板が少なくとも適切なたわみ特性を維持するためにドナー基板に取り付けられたままである間に、劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
9.任意選択として、ドナー基板からバッキング基板を除去し、
10.剥離された材料の層の上で1つまたは複数のデバイスを形成し、
11.望みに応じて他のステップを実行する。
1.第1たわみ特性、背面、正面、劈開領域、その劈開領域と正面との間で決められる材料の層を有するドナー基板を用意し、
2.ハンドル基板を用意し、
3.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.ハンドル基板の正面にドナー基板の正面を結合し、
5.材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である所定のレベルまでドナー基板の第1たわみ特性を減少させるのに適切なバッキング基板を用意し、
6.バッキング基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
7.マルチレイヤ構造を形成するためにバッキング基板をハンドル基板に連結されたドナー基板の背面に連結し、
8.バッキング基板が少なくとも適切なたわみ特性を維持するためにドナー基板に取り付けられたままである間に、劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
9.任意選択として、ドナー基板からバッキング基板を除去し、
10.望みに応じて他のステップを実行する。
1.劈開領域、シリコン担持材料の層を含むドナー基板を用意し、
2.第1たわみ特性、背面、正面を有する透明ハンドル基板を用意し、
3.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセス(たとえば、プラズマ活性化されたプロセス)を実行し、
4.透明ハンドル基板の正面にドナー基板の表面領域を結合させ、
5.シリコン担持材料の層をハンドル基板の正面に転写するのに適切な、少なくともバッキング基板、ハンドル基板、ドナー基板からなるマルチレイヤ構造の有効たわみ特性を与えるのに適切なバッキング基板を用意し、
6.バッキング基板と透明ハンドル基板の表面に対して洗浄プロセスおよび/または活性化プロセス(たとえば、プラズマ活性化されたプロセス)を実行し、
7.ドナー基板に連結された透明ハンドル基板の背面へのバッキング基板の係合を開始し、
8.マルチレイヤ構造を形成するためにバッキング基板を透明ハンドル基板にしっかりと係合させるために透明ハンドル基板の背面にバッキング基板を一時的に取り付け、
9.劈開領域の部分でのドナー基板からのシリコン担持材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
10.ドナー基板から材料の層を解放して、材料の層をドナー基板から完全に除去し、
11.任意選択で、ハンドル基板、ドナー基板、バッキング基板を含むマルチレイヤ基板をほぼ室温(たとえば、21℃)以下に維持して、透明ハンドル基板へのバッキング基板の永久的取付けを防ぎ、
12.材料の層の上で1つまたは複数のデバイスを形成し、
13.望みに応じて他のステップを実行する。
1.劈開領域、シリコン担持材料の層を含むドナー基板を用意し、
2.第1たわみ特性、背面、正面を有する透明ハンドル基板を用意し、
3.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセス(たとえば、プラズマ活性化されたプロセス)を実行し、
4.透明ハンドル基板の正面にドナー基板の表面領域を結合させ、
5.シリコン担持材料の層をハンドル基板の正面に転写するのに適切な、少なくともバッキング基板、ハンドル基板、ドナー基板からなるマルチレイヤ構造の有効たわみ特性を与えるのに適切なバッキング基板を用意し、
6.バッキング基板と透明ハンドル基板の表面に対して洗浄プロセスおよび/または活性化プロセス(たとえば、プラズマ活性化されたプロセス)を実行し、
7.ドナー基板に連結された透明ハンドル基板の背面へのバッキング基板の係合を開始し、
8.マルチレイヤ構造を形成するためにバッキング基板を透明ハンドル基板にしっかりと係合させるために透明ハンドル基板の背面にバッキング基板を一時的に取り付け、
9.劈開領域の部分でのドナー基板からのシリコン担持材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
10.ドナー基板から材料の層を解放して、材料の層をドナー基板から完全に除去し、
11.任意選択で、ハンドル基板、ドナー基板、バッキング基板を含むマルチレイヤ基板をほぼ室温(たとえば、21℃)以下に維持して、透明ハンドル基板へのバッキング基板の永久的取付けを防ぎ、
12.望みに応じて他のステップを実行する。
1.正面、背面、劈開面、正面と劈開面との間で決められる材料の層を有するドナー基板を用意し、
2.ハンドル基板がドナー基板に連結されている間に材料の層をそのドナー基板の正面に転写するのに不適切な第1たわみ特性を有するハンドル基板を用意し、
3.ドナー基板とハンドル基板の表面に対してプラズマ活性化されたプロセスを実行し、
4.マルチレイヤ構造を形成するために、ハンドル基板にドナー基板の正面を結合し、
5.室内に収容されたプラテン構造にマルチレイヤ構造を転送し、
6.マルチレイヤ構造をプラテン構造に整列させ、
7.マルチレイヤ構造をプラテン構造に連結し、
8.マルチレイヤ構造の有効たわみ特性を、材料の層をハンドル構造の正面に転写するのに適するものにするために、マルチレイヤ構造をプラテン構造にしっかりと係合させ、
9.マルチレイヤ構造がプラテン構造に係合したままである間に材料の層の一部を劈開し、
10.材料の層をドナー基板から除去し、
11.材料の層の上で1つまたは複数のデバイスを形成し、
12.望みに応じて他のステップを実行する。
本発明の原理と動作を証明するために、我々は、ある種の計算を使用してさまざまな実験を実行した。これらの実験は、単に例であり、本発明の範囲を不当に制限してはならない。当業者は、多数の変形形態、修正形態、代替形態を認めるであろう。図48から50を参照すると、我々は、シリコン基板4801、石英基板4803、および「追加されたレイヤ」と呼ばれるバッキング・レイヤ4905を使用する例を用意した。やはり図示されているように、端力Fによって操作される長さL 4807の片持ばりは、次式によって与えられるたわみを有しなければならない。
たわみ=F*L^3/(3*E*I)
式1
ただし、Fは片持ばりの端に働く力であり、
Iはビームの断面2次モーメントであり、
Eはヤング率である。
E*I=>E1* I1’+E2 I2’
または
E*I(複合物)=E1* I1’+E2 I2’
式2
I’=Icm+A*d^2
式3
ただし、Aは断面積であり、
dは、断面の質量中心から平行な軸までの距離である。
h1E1*(h1/2)+(h1+h2/2)*h2E2=D*(h1E1+h2E2)
式4
を記述するために、C1で作用するE1h1に起因するモーメントとC2で作用するE2h2のモーメントとの合計が、C複合物で作用する総E重み付きモーメントと等しくなるように、軸O(紙から手前に来る)の回りの時計回りに重みを付けられたモーメントEをとることによって、C複合物のx軸距離Dについて解くことができる。
D1=D−h1/2
式5
によって与えられる。
D2=(h1+h2/2)−D
式6
によって与えられる。
I1’=I1+D1^2*A1=(w*h1^3)/12+D1^2w*h1=(h1^3)/12+h1D1^2
式7
I2’=I2+D2^2*A2=(w*h2^3)/12+D2^2w*h2=(h2^3)/12+h2D2^2
式8
Claims (23)
- 第1たわみ特性を有し、さらに、背面、正面、劈開領域をゆうするとともに前記劈開領域と前記正面との間で決められる材料の層を有するドナー基板を用意すること、
前記ドナー基板の前記正面をハンドル基板の正面に結合することと、
マルチレイヤ構造を形成するためにバッキング基板を前記ドナー基板の前記背面に連結することであって、前記バッキング基板は、前記ドナー基板の前記第1たわみ特性を所定のレベルまで減少させるのに適切であり、前記所定のレベルは、材料の前記層をハンドル基板の前記正面に転写するのに適切なたわみ特性である、前記連結することと、
前記バッキング基板が少なくとも前記適切なたわみ特性を維持するために前記ドナー基板に対して損なわれないままである間に、前記劈開領域の部分で前記ドナー基板からの材料の前記層の除去を開始するために前記ドナー基板の前記劈開領域の部分内での制御された劈開プロセスを開始することと
を含む、マルチレイヤ基板を製造する方法。 - 前記ドナー基板から材料の前記層を除去することと、
材料の前記層の一部の上で1つまたは複数のデバイスを形成することと
をさらに含む請求項1に記載の方法。 - 前記1つまたは複数のデバイスは、少なくとも光エレクトロニクス・デバイスまたは集積回路または光デバイスを含む請求項2に記載の方法。
- 前記バッキング基板は、静電チャックと真空チャックのうちの1つを含む請求項2に記載の方法。
- 前記バッキング基板は、シリコン・ウエハと石英ウエハのうちの1つを含む請求項1に記載の方法。
- 前記ドナー基板の残りの部分から前記バッキング基板を除去することをさらに含む請求項1に記載の方法。
- 前記ハンドル基板は、石英、ガラス、プラスチック、ポリマ、セラミック、または複合物からなる群から選択される請求項1に記載の方法。
- 前記バッキング基板と前記ドナー基板との間の前記連結することは、結合プロセスを使用してもたらされ、前記結合プロセスは、共有結合、陽極結合、化学結合、静電結合、プラズマ活性化結合から選択される請求項1に記載の方法。
- 所定の層と約1MPaから約130GPaまでの範囲にわたるヤング率を含むハンドル基板と、
約100μから約5mmの範囲にわたる、前記ハンドル基板に連結された実質的に結晶材料の層と、
前記実質的に結晶材料の層上の劈開される表面と、
100Å未満の劈開される膜の特徴を表す表面粗さと、
材料の前記層の一部の上に形成される1つまたは複数のデバイスと
を含む、1つまたは複数のデバイスを含むマルチレイヤ基板構造。 - 前記ハンドル基板が石英材料とガラス材料のうちの1つを含む請求項9に記載の構造。
- 前記1つまたは複数のデバイスは、少なくとも光エレクトロニクス・デバイスまたは集積回路または光デバイスを含む請求項9に記載の構造。
- 前記ハンドル基板が透明である請求項9に記載の構造。
- 材料の前記層は、Si、SiGe、SiGe合金、SiC、II/VI族化合物、III/V族化合物のうちの1つを含む請求項9に記載の構造。
- 正面、背面、劈開面、前記正面と前記劈開面との間で決められた材料の層とを有するドナー基板を用意することと、
第1たわみ特性を有するハンドル基板を用意することであって、前記第1たわみ特性は、前記ハンドル基板が前記ドナー基板に連結されている間に、材料の層を前記ドナー基板の正面に転写するのに不適切である、前記用意することと、
マルチレイヤ構造を形成するために、前記ドナー基板の前記正面を前記ハンドル基板に結合することと、
前記マルチレイヤ構造をプラテン構造に連結することと、
前記マルチレイヤ構造の有効たわみ特性を、材料の前記層を前記ハンドル基板の前記正面に転写するのに適するものにさせるために、前記マルチレイヤ構造を前記プラテン構造にしっかりと係合させることと、
前記マルチレイヤ構造が前記プラテン構造に係合されたままである間に、材料の前記層の一部を劈開することと
を含む、材料の膜を処理する方法。 - 前記プラテン構造は、静電チャックと真空チャックのうちの1つを含む請求項14に記載の方法。
- 前記劈開することは、劈開領域の部分内で伝搬する劈開フロントを引き起こす制御された劈開プロセスを含む請求項14に記載の方法。
- 前記劈開領域は、注入された領域を含む請求項14に記載の方法。
- 前記注入された領域は水素粒子を含む請求項17に記載の方法。
- 前記マルチレイヤ構造の前記連結することは、前記ドナー基板の背面の1つと前記ハンドル基板の背面との間で、前記プラテン構造の表面領域上で行われる請求項14に記載の方法。
- マルチレイヤ構造を形成するためにハンドル基板に接合されるドナー基板を受けるように適合された入力デバイスであって、前記ドナー基板は、正面、背面、劈開面、前記正面と前記劈開面との間で決められた材料の層を有し、前記ハンドル基板は、第1たわみ特性を有し、前記第1たわみ特性は、前記ハンドル基板が前記ドナー基板に連結されている間に、材料の層を前記ドナー基板の正面に転写するのに不適切である、入力デバイスと、
前記入力デバイスに機能的に結合され、前記マルチレイヤ構造をチャンバに転送するように適合された転送デバイスと、
表面領域を含むプラテン構造と、
前記プラテン構造に結合された係合源であって、前記マルチレイヤ構造の有効たわみ特性を、材料の前記層を前記ハンドル基板の前記正面に転写するのに適するものにさせるために、前記マルチレイヤ構造を前記プラテン構造の前記表面領域にしっかりと係合させるように適合された係合源と、
前記プラテン構造に結合されたエネルギ源であって、前記マルチレイヤ構造の表面領域が前記プラテン構造と係合したままである間に、材料の前記層の一部を劈開するように適合されたエネルギ源と
を含む、材料の膜を処理するシステム。 - 前記エネルギ源は、機械的源、電気的源、熱源から選択される請求項20に記載のシステム。
- 前記プラテン構造は、多孔性セラミック材料または多孔性プラスチック材料を含む請求項20に記載のシステム。
- プラテン・デバイスは静電真空デバイスを含む請求項20に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US65755805P | 2005-02-28 | 2005-02-28 | |
US65726205P | 2005-02-28 | 2005-02-28 | |
PCT/US2006/006497 WO2006093817A2 (en) | 2005-02-28 | 2006-02-24 | Substrate stiffness method and resulting devices |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013186479A Division JP5988389B2 (ja) | 2005-02-28 | 2013-09-09 | レイヤ転送プロセス用の基板強化方法および結果のデバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008532317A true JP2008532317A (ja) | 2008-08-14 |
JP2008532317A5 JP2008532317A5 (ja) | 2013-02-07 |
Family
ID=36941661
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007558077A Pending JP2008532317A (ja) | 2005-02-28 | 2006-02-24 | レイヤ転送プロセス用の基板強化方法および結果のデバイス |
JP2013186479A Active JP5988389B2 (ja) | 2005-02-28 | 2013-09-09 | レイヤ転送プロセス用の基板強化方法および結果のデバイス |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013186479A Active JP5988389B2 (ja) | 2005-02-28 | 2013-09-09 | レイヤ転送プロセス用の基板強化方法および結果のデバイス |
Country Status (7)
Country | Link |
---|---|
US (2) | US7772088B2 (ja) |
EP (1) | EP1894234B1 (ja) |
JP (2) | JP2008532317A (ja) |
KR (1) | KR20070107180A (ja) |
CN (1) | CN101248519B (ja) |
TW (1) | TWI428956B (ja) |
WO (1) | WO2006093817A2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010103488A (ja) * | 2008-08-28 | 2010-05-06 | Silicon Genesis Corp | 制御伝搬を利用する膜のレイヤトランスファ |
JP2011176295A (ja) * | 2010-01-26 | 2011-09-08 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
WO2013141052A1 (ja) * | 2012-03-22 | 2013-09-26 | シャープ株式会社 | 半導体装置の製造方法、半導体装置、及び表示装置 |
JP2015041666A (ja) * | 2013-08-21 | 2015-03-02 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
JP2015531540A (ja) * | 2012-09-07 | 2015-11-02 | ソイテックSoitec | 選択された界面に沿って少なくとも2つの基板を分離するための方法 |
Families Citing this family (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7018909B2 (en) * | 2003-02-28 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Forming structures that include a relaxed or pseudo-relaxed layer on a substrate |
US7279400B2 (en) * | 2004-08-05 | 2007-10-09 | Sharp Laboratories Of America, Inc. | Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass |
EP1894234B1 (en) * | 2005-02-28 | 2021-11-03 | Silicon Genesis Corporation | Substrate stiffening method and system for a layer transfer. |
JP5042506B2 (ja) * | 2006-02-16 | 2012-10-03 | 信越化学工業株式会社 | 半導体基板の製造方法 |
US8420505B2 (en) * | 2006-03-25 | 2013-04-16 | International Rectifier Corporation | Process for manufacture of thin wafer |
US20080070340A1 (en) * | 2006-09-14 | 2008-03-20 | Nicholas Francis Borrelli | Image sensor using thin-film SOI |
JP2008112840A (ja) * | 2006-10-30 | 2008-05-15 | Shin Etsu Chem Co Ltd | 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池 |
JP2008112847A (ja) | 2006-10-30 | 2008-05-15 | Shin Etsu Chem Co Ltd | 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池 |
JP2008112848A (ja) * | 2006-10-30 | 2008-05-15 | Shin Etsu Chem Co Ltd | 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池 |
JP2008112843A (ja) * | 2006-10-30 | 2008-05-15 | Shin Etsu Chem Co Ltd | 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池 |
US8124499B2 (en) * | 2006-11-06 | 2012-02-28 | Silicon Genesis Corporation | Method and structure for thick layer transfer using a linear accelerator |
JP5284576B2 (ja) | 2006-11-10 | 2013-09-11 | 信越化学工業株式会社 | 半導体基板の製造方法 |
JP5090716B2 (ja) | 2006-11-24 | 2012-12-05 | 信越化学工業株式会社 | 単結晶シリコン太陽電池の製造方法 |
FR2910179B1 (fr) * | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
TW200831724A (en) * | 2007-01-18 | 2008-08-01 | Silicon Genesis Corp | Method and structure for cleaning surfaces for bonding layer transfer substrates |
JP5166745B2 (ja) | 2007-03-07 | 2013-03-21 | 信越化学工業株式会社 | 単結晶シリコン太陽電池の製造方法 |
JP5048380B2 (ja) | 2007-04-09 | 2012-10-17 | 信越化学工業株式会社 | 単結晶シリコン太陽電池の製造方法 |
KR101447048B1 (ko) * | 2007-04-20 | 2014-10-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi 기판 및 반도체장치의 제조방법 |
JP5065748B2 (ja) * | 2007-04-27 | 2012-11-07 | 信越化学工業株式会社 | 貼り合わせウエーハの製造方法 |
JP4967842B2 (ja) * | 2007-06-18 | 2012-07-04 | セイコーエプソン株式会社 | シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス |
JP4858491B2 (ja) * | 2007-06-18 | 2012-01-18 | セイコーエプソン株式会社 | シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス |
WO2008156056A1 (ja) * | 2007-06-18 | 2008-12-24 | Seiko Epson Corporation | シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス |
FR2919960B1 (fr) | 2007-08-08 | 2010-05-21 | Soitec Silicon On Insulator | Procede et installation pour la fracture d'un substrat composite selon un plan de fragilisation |
US20100233838A1 (en) * | 2009-03-10 | 2010-09-16 | Emcore Solar Power, Inc. | Mounting of Solar Cells on a Flexible Substrate |
JP5438910B2 (ja) * | 2008-03-21 | 2014-03-12 | 信越化学工業株式会社 | 貼り合わせ基板の製造方法 |
US20090242031A1 (en) * | 2008-03-27 | 2009-10-01 | Twin Creeks Technologies, Inc. | Photovoltaic Assembly Including a Conductive Layer Between a Semiconductor Lamina and a Receiver Element |
US20090242010A1 (en) * | 2008-03-27 | 2009-10-01 | Twin Creeks Technologies, Inc. | Method to Form a Photovoltaic Cell Comprising a Thin Lamina Bonded to a Discrete Receiver Element |
FR2929758B1 (fr) | 2008-04-07 | 2011-02-11 | Commissariat Energie Atomique | Procede de transfert a l'aide d'un substrat ferroelectrique |
FR2931293B1 (fr) * | 2008-05-15 | 2010-09-03 | Soitec Silicon On Insulator | Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante |
EP2304803A1 (en) | 2008-06-11 | 2011-04-06 | Solar Implant Technologies Inc. | Solar cell fabrication using implantation |
EP2151852B1 (en) * | 2008-08-06 | 2020-01-15 | Soitec | Relaxation and transfer of strained layers |
TWI457984B (zh) | 2008-08-06 | 2014-10-21 | Soitec Silicon On Insulator | 應變層的鬆弛方法 |
EP2151861A1 (en) * | 2008-08-06 | 2010-02-10 | S.O.I. TEC Silicon | Passivation of etched semiconductor structures |
EP2151856A1 (en) * | 2008-08-06 | 2010-02-10 | S.O.I. TEC Silicon | Relaxation of strained layers |
EP2159836B1 (en) * | 2008-08-25 | 2017-05-31 | Soitec | Stiffening layers for the relaxation of strained layers |
US8133800B2 (en) * | 2008-08-29 | 2012-03-13 | Silicon Genesis Corporation | Free-standing thickness of single crystal material and method having carrier lifetimes |
US8633374B2 (en) * | 2008-12-18 | 2014-01-21 | Gtat Corporation | Photovoltaic cell comprising contact regions doped through a lamina |
US7858430B2 (en) * | 2008-12-18 | 2010-12-28 | Twin Creeks Technologies, Inc. | Method for making a photovoltaic cell comprising contact regions doped through a lamina |
US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
US8749053B2 (en) | 2009-06-23 | 2014-06-10 | Intevac, Inc. | Plasma grid implant system for use in solar cell fabrications |
US8242591B2 (en) * | 2009-08-13 | 2012-08-14 | International Business Machines Corporation | Electrostatic chucking of an insulator handle substrate |
US9847243B2 (en) * | 2009-08-27 | 2017-12-19 | Corning Incorporated | Debonding a glass substrate from carrier using ultrasonic wave |
US10441185B2 (en) * | 2009-12-16 | 2019-10-15 | The Board Of Trustees Of The University Of Illinois | Flexible and stretchable electronic systems for epidermal electronics |
JP6046491B2 (ja) | 2009-12-16 | 2016-12-21 | ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ | コンフォーマル電子機器を使用した生体内での電気生理学 |
FR2961948B1 (fr) * | 2010-06-23 | 2012-08-03 | Soitec Silicon On Insulator | Procede de traitement d'une piece en materiau compose |
KR101705937B1 (ko) | 2011-01-25 | 2017-02-10 | 에베 그룹 에. 탈너 게엠베하 | 웨이퍼들의 영구적 결합을 위한 방법 |
FI20115255A0 (fi) * | 2011-03-14 | 2011-03-14 | Optogan Oy | Yhdistelmäpuolijohdesubstraatti, puolijohdelaite, ja valmistusmenetelmä |
JP2014516470A (ja) | 2011-04-08 | 2014-07-10 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | ウェハを恒久的にボンディングするための方法 |
FR2978605B1 (fr) * | 2011-07-28 | 2015-10-16 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support |
US8524572B2 (en) * | 2011-10-06 | 2013-09-03 | Micron Technology, Inc. | Methods of processing units comprising crystalline materials, and methods of forming semiconductor-on-insulator constructions |
SG10201508582WA (en) | 2011-11-08 | 2015-11-27 | Intevac Inc | Substrate processing system and method |
AU2013222069A1 (en) | 2012-02-26 | 2014-10-16 | Solexel, Inc. | Systems and methods for laser splitting and device layer transfer |
KR101331469B1 (ko) * | 2012-04-23 | 2013-11-21 | 국방과학연구소 | 양극 접합된 실리콘/유리 기판 결합체의 휨 저감방법 |
SG2014009930A (en) * | 2012-07-24 | 2014-05-29 | Ev Group E Thallner Gmbh | Method and device for permanent bonding of wafers |
KR101968637B1 (ko) * | 2012-12-07 | 2019-04-12 | 삼성전자주식회사 | 유연성 반도체소자 및 그 제조방법 |
MY178951A (en) | 2012-12-19 | 2020-10-23 | Intevac Inc | Grid for plasma ion implant |
WO2014205353A2 (en) | 2013-06-20 | 2014-12-24 | Stratio, Inc. | Gate-controlled charge modulated device for cmos image sensors |
US9508659B2 (en) * | 2013-07-01 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus to protect a wafer edge |
WO2015084858A1 (en) * | 2013-12-02 | 2015-06-11 | Stratio | Layer transfer technology for silicon carbide |
US9704835B2 (en) | 2015-01-09 | 2017-07-11 | Silicon Genesis Corporation | Three dimensional integrated circuit |
US20180175008A1 (en) | 2015-01-09 | 2018-06-21 | Silicon Genesis Corporation | Three dimensional integrated circuit |
US10573627B2 (en) | 2015-01-09 | 2020-02-25 | Silicon Genesis Corporation | Three dimensional integrated circuit |
US10049915B2 (en) | 2015-01-09 | 2018-08-14 | Silicon Genesis Corporation | Three dimensional integrated circuit |
DE102015105438A1 (de) * | 2015-04-09 | 2016-10-13 | M2K-Laser Gmbh | Monolithische Diodenlaseranordnung |
CN117198983A (zh) * | 2015-11-20 | 2023-12-08 | 环球晶圆股份有限公司 | 使半导体表面平整的制造方法 |
US20180019169A1 (en) * | 2016-07-12 | 2018-01-18 | QMAT, Inc. | Backing substrate stabilizing donor substrate for implant or reclamation |
FR3077923B1 (fr) * | 2018-02-12 | 2021-07-16 | Soitec Silicon On Insulator | Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche |
US11410984B1 (en) | 2021-10-08 | 2022-08-09 | Silicon Genesis Corporation | Three dimensional integrated circuit with lateral connection layer |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57500670A (ja) * | 1980-04-10 | 1982-04-15 | ||
JPH09331077A (ja) * | 1996-06-10 | 1997-12-22 | Ion Kogaku Kenkyusho:Kk | 太陽電池およびその製造方法 |
JP2000150905A (ja) * | 1998-09-04 | 2000-05-30 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2000223725A (ja) * | 1999-01-29 | 2000-08-11 | Canon Inc | 光電変換装置および半導体層の分離方法 |
JP2001525991A (ja) | 1997-05-12 | 2001-12-11 | シリコン・ジェネシス・コーポレーション | 制御された劈開プロセス |
JP2003224042A (ja) * | 2001-12-21 | 2003-08-08 | Soi Tec Silicon On Insulator Technologies | 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法 |
JP2004134672A (ja) * | 2002-10-11 | 2004-04-30 | Sony Corp | 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置 |
JP2005005708A (ja) * | 2003-06-11 | 2005-01-06 | Soi Tec Silicon On Insulator Technologies | 異質構造の製造方法 |
Family Cites Families (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2981877A (en) * | 1959-07-30 | 1961-04-25 | Fairchild Semiconductor | Semiconductor device-and-lead structure |
US4363828A (en) | 1979-12-12 | 1982-12-14 | International Business Machines Corp. | Method for depositing silicon films and related materials by a glow discharge in a disiland or higher order silane gas |
JPS5989407A (ja) * | 1982-11-15 | 1984-05-23 | Mitsui Toatsu Chem Inc | アモルフアスシリコン膜の形成方法 |
US4637895A (en) | 1985-04-01 | 1987-01-20 | Energy Conversion Devices, Inc. | Gas mixtures for the vapor deposition of semiconductor material |
JPS63210148A (ja) * | 1987-02-26 | 1988-08-31 | Nikko Rika Kk | 真空チヤツク用プラスチツクス焼結体 |
JPH02225399A (ja) | 1988-11-11 | 1990-09-07 | Fujitsu Ltd | エピタキシャル成長方法および成長装置 |
US5395788A (en) * | 1991-03-15 | 1995-03-07 | Shin Etsu Handotai Co., Ltd. | Method of producing semiconductor substrate |
US5658784A (en) * | 1994-04-14 | 1997-08-19 | Dana-Farber Cancer Institute, Inc. | Nucleic acid encoding transcription factor p300 and uses of p300 |
US5789030A (en) * | 1996-03-18 | 1998-08-04 | Micron Technology, Inc. | Method for depositing doped amorphous or polycrystalline silicon on a substrate |
US6165977A (en) * | 1996-10-18 | 2000-12-26 | Board Of Trustees Of The Leland Stanford Junior University | Isozyme-specific activators of protein kinase C methods and compositions |
JPH10135147A (ja) * | 1996-11-01 | 1998-05-22 | Nippon Telegr & Teleph Corp <Ntt> | 結晶薄膜の製造方法及び太陽電池の製造方法 |
ATE261612T1 (de) * | 1996-12-18 | 2004-03-15 | Canon Kk | Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht |
US6013563A (en) * | 1997-05-12 | 2000-01-11 | Silicon Genesis Corporation | Controlled cleaning process |
US6033974A (en) | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
US5877070A (en) * | 1997-05-31 | 1999-03-02 | Max-Planck Society | Method for the transfer of thin layers of monocrystalline material to a desirable substrate |
US6150239A (en) * | 1997-05-31 | 2000-11-21 | Max Planck Society | Method for the transfer of thin layers monocrystalline material onto a desirable substrate |
US6103599A (en) | 1997-07-25 | 2000-08-15 | Silicon Genesis Corporation | Planarizing technique for multilayered substrates |
FR2767416B1 (fr) * | 1997-08-12 | 1999-10-01 | Commissariat Energie Atomique | Procede de fabrication d'un film mince de materiau solide |
AU9296098A (en) | 1997-08-29 | 1999-03-16 | Sharon N. Farrens | In situ plasma wafer bonding method |
JP3469761B2 (ja) * | 1997-10-30 | 2003-11-25 | 東京エレクトロン株式会社 | 半導体デバイスの製造方法 |
EP0989616A3 (en) * | 1998-09-22 | 2006-05-10 | Canon Kabushiki Kaisha | Method and apparatus for producing photoelectric conversion device |
US6436654B1 (en) * | 1998-11-13 | 2002-08-20 | Pharmacia & Upjohn Ab | Methods for identifying compounds that modulate HIF-1α |
US6534381B2 (en) | 1999-01-08 | 2003-03-18 | Silicon Genesis Corporation | Method for fabricating multi-layered substrates |
WO2000063956A1 (fr) * | 1999-04-20 | 2000-10-26 | Sony Corporation | Procede et dispositif pour realiser un depot de couches minces, et procede pour la production d'un dispositif a semiconducteur a couches minces |
US6204151B1 (en) * | 1999-04-21 | 2001-03-20 | Silicon Genesis Corporation | Smoothing method for cleaved films made using thermal treatment |
US6171965B1 (en) * | 1999-04-21 | 2001-01-09 | Silicon Genesis Corporation | Treatment method of cleaved film for the manufacture of substrates |
US6287941B1 (en) * | 1999-04-21 | 2001-09-11 | Silicon Genesis Corporation | Surface finishing of SOI substrates using an EPI process |
JP3975634B2 (ja) * | 2000-01-25 | 2007-09-12 | 信越半導体株式会社 | 半導体ウェハの製作法 |
US6586785B2 (en) * | 2000-06-29 | 2003-07-01 | California Institute Of Technology | Aerosol silicon nanoparticles for use in semiconductor device fabrication |
FR2817395B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
KR101027485B1 (ko) * | 2001-02-12 | 2011-04-06 | 에이에스엠 아메리카, 인코포레이티드 | 반도체 박막 증착을 위한 개선된 공정 |
US7238622B2 (en) * | 2001-04-17 | 2007-07-03 | California Institute Of Technology | Wafer bonded virtual substrate and method for forming the same |
US20050026432A1 (en) | 2001-04-17 | 2005-02-03 | Atwater Harry A. | Wafer bonded epitaxial templates for silicon heterostructures |
EP1386349A1 (en) | 2001-04-17 | 2004-02-04 | California Institute Of Technology | A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby |
JP2002353082A (ja) * | 2001-05-28 | 2002-12-06 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
WO2003001869A2 (en) | 2001-06-29 | 2003-01-09 | California Institute Of Technology | Method and apparatus for use of plasmon printing in near-field lithography |
FR2827078B1 (fr) * | 2001-07-04 | 2005-02-04 | Soitec Silicon On Insulator | Procede de diminution de rugosite de surface |
US6884696B2 (en) | 2001-07-17 | 2005-04-26 | Shin-Etsu Handotai Co., Ltd. | Method for producing bonding wafer |
US6875671B2 (en) | 2001-09-12 | 2005-04-05 | Reveo, Inc. | Method of fabricating vertical integrated circuits |
US6804062B2 (en) * | 2001-10-09 | 2004-10-12 | California Institute Of Technology | Nonimaging concentrator lens arrays and microfabrication of the same |
NL1019277C2 (nl) | 2001-11-01 | 2003-05-07 | Vivici | Inrichting voor het stellen van een diagnose. |
US20030111013A1 (en) * | 2001-12-19 | 2003-06-19 | Oosterlaken Theodorus Gerardus Maria | Method for the deposition of silicon germanium layers |
US20030230778A1 (en) * | 2002-01-30 | 2003-12-18 | Sumitomo Mitsubishi Silicon Corporation | SOI structure having a SiGe Layer interposed between the silicon and the insulator |
US7121474B2 (en) * | 2002-06-18 | 2006-10-17 | Intel Corporation | Electro-optical nanocrystal memory device |
FR2842650B1 (fr) | 2002-07-17 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique |
US7294582B2 (en) * | 2002-07-19 | 2007-11-13 | Asm International, N.V. | Low temperature silicon compound deposition |
US6818529B2 (en) | 2002-09-12 | 2004-11-16 | Applied Materials, Inc. | Apparatus and method for forming a silicon film across the surface of a glass substrate |
US7041931B2 (en) * | 2002-10-24 | 2006-05-09 | Applied Materials, Inc. | Stepped reflector plate |
FR2848336B1 (fr) * | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
JP4373085B2 (ja) * | 2002-12-27 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、剥離方法及び転写方法 |
US6911379B2 (en) * | 2003-03-05 | 2005-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming strained silicon on insulator substrate |
US7238595B2 (en) * | 2003-03-13 | 2007-07-03 | Asm America, Inc. | Epitaxial semiconductor deposition methods and structures |
JP3880977B2 (ja) * | 2003-03-27 | 2007-02-14 | イビデン株式会社 | 真空チャック |
US7029995B2 (en) | 2003-06-13 | 2006-04-18 | Asm America, Inc. | Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy |
US6771410B1 (en) * | 2003-06-18 | 2004-08-03 | Intel Corporation | Nanocrystal based high-speed electro-optic modulator |
US7439158B2 (en) * | 2003-07-21 | 2008-10-21 | Micron Technology, Inc. | Strained semiconductor by full wafer bonding |
US20060024435A1 (en) | 2003-10-20 | 2006-02-02 | Dean Holunga | Turbulent mixing aerosol nanoparticle reactor and method of operating the same |
US6992025B2 (en) * | 2004-01-12 | 2006-01-31 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
FR2867310B1 (fr) | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Technique d'amelioration de la qualite d'une couche mince prelevee |
WO2005101516A2 (en) | 2004-04-07 | 2005-10-27 | California Institute Of Technology | Sequentially charged nanocrystal light emitting device |
EP1605502A1 (en) | 2004-06-08 | 2005-12-14 | Interuniversitair Microelektronica Centrum Vzw | Transfer method for the manufacturing of electronic devices |
US7265030B2 (en) * | 2004-07-20 | 2007-09-04 | Sharp Laboratories Of America, Inc. | Method of fabricating silicon on glass via layer transfer |
WO2006015185A2 (en) | 2004-07-30 | 2006-02-09 | Aonex Technologies, Inc. | GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER |
WO2006022780A2 (en) | 2004-08-05 | 2006-03-02 | California Institute Of Technology | Method for fabricating crystalline silicon |
US7279400B2 (en) * | 2004-08-05 | 2007-10-09 | Sharp Laboratories Of America, Inc. | Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass |
CN101027768B (zh) * | 2004-09-21 | 2010-11-03 | S.O.I.Tec绝缘体上硅技术公司 | 根据避免气泡形成和限制粗糙度的条件来进行共注入步骤的薄层转移方法 |
US20060071213A1 (en) | 2004-10-04 | 2006-04-06 | Ce Ma | Low temperature selective epitaxial growth of silicon germanium layers |
US7846759B2 (en) * | 2004-10-21 | 2010-12-07 | Aonex Technologies, Inc. | Multi-junction solar cells and methods of making same using layer transfer and bonding techniques |
US20060108688A1 (en) | 2004-11-19 | 2006-05-25 | California Institute Of Technology | Large grained polycrystalline silicon and method of making same |
EP1894234B1 (en) * | 2005-02-28 | 2021-11-03 | Silicon Genesis Corporation | Substrate stiffening method and system for a layer transfer. |
-
2006
- 2006-02-24 EP EP06721019.5A patent/EP1894234B1/en active Active
- 2006-02-24 KR KR1020077022337A patent/KR20070107180A/ko not_active Application Discontinuation
- 2006-02-24 CN CN2006800147527A patent/CN101248519B/zh active Active
- 2006-02-24 JP JP2007558077A patent/JP2008532317A/ja active Pending
- 2006-02-24 US US11/361,834 patent/US7772088B2/en active Active - Reinstated
- 2006-02-24 US US11/361,855 patent/US8241996B2/en active Active
- 2006-02-24 WO PCT/US2006/006497 patent/WO2006093817A2/en active Application Filing
- 2006-03-01 TW TW095106799A patent/TWI428956B/zh active
-
2013
- 2013-09-09 JP JP2013186479A patent/JP5988389B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57500670A (ja) * | 1980-04-10 | 1982-04-15 | ||
JPH09331077A (ja) * | 1996-06-10 | 1997-12-22 | Ion Kogaku Kenkyusho:Kk | 太陽電池およびその製造方法 |
JP2001525991A (ja) | 1997-05-12 | 2001-12-11 | シリコン・ジェネシス・コーポレーション | 制御された劈開プロセス |
JP2000150905A (ja) * | 1998-09-04 | 2000-05-30 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2000223725A (ja) * | 1999-01-29 | 2000-08-11 | Canon Inc | 光電変換装置および半導体層の分離方法 |
JP2003224042A (ja) * | 2001-12-21 | 2003-08-08 | Soi Tec Silicon On Insulator Technologies | 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法 |
JP2004134672A (ja) * | 2002-10-11 | 2004-04-30 | Sony Corp | 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置 |
JP2005005708A (ja) * | 2003-06-11 | 2005-01-06 | Soi Tec Silicon On Insulator Technologies | 異質構造の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010103488A (ja) * | 2008-08-28 | 2010-05-06 | Silicon Genesis Corp | 制御伝搬を利用する膜のレイヤトランスファ |
JP2011176295A (ja) * | 2010-01-26 | 2011-09-08 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
WO2013141052A1 (ja) * | 2012-03-22 | 2013-09-26 | シャープ株式会社 | 半導体装置の製造方法、半導体装置、及び表示装置 |
US9153474B2 (en) | 2012-03-22 | 2015-10-06 | Sharp Kabushiki Kaisha | Semiconductor device manufacturing method |
JP2015531540A (ja) * | 2012-09-07 | 2015-11-02 | ソイテックSoitec | 選択された界面に沿って少なくとも2つの基板を分離するための方法 |
JP2015041666A (ja) * | 2013-08-21 | 2015-03-02 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2006093817A3 (en) | 2006-11-09 |
JP2014007421A (ja) | 2014-01-16 |
KR20070107180A (ko) | 2007-11-06 |
JP5988389B2 (ja) | 2016-09-07 |
CN101248519B (zh) | 2011-08-24 |
US20060205180A1 (en) | 2006-09-14 |
US8241996B2 (en) | 2012-08-14 |
EP1894234B1 (en) | 2021-11-03 |
US20060211219A1 (en) | 2006-09-21 |
EP1894234A4 (en) | 2015-01-21 |
US7772088B2 (en) | 2010-08-10 |
TWI428956B (zh) | 2014-03-01 |
CN101248519A (zh) | 2008-08-20 |
TW200633001A (en) | 2006-09-16 |
WO2006093817A2 (en) | 2006-09-08 |
EP1894234A2 (en) | 2008-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5988389B2 (ja) | レイヤ転送プロセス用の基板強化方法および結果のデバイス | |
US8012855B2 (en) | Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process | |
US20070029043A1 (en) | Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process | |
US7479441B2 (en) | Method and apparatus for flag-less water bonding tool | |
US5994207A (en) | Controlled cleavage process using pressurized fluid | |
US6291313B1 (en) | Method and device for controlled cleaving process | |
US6582999B2 (en) | Controlled cleavage process using pressurized fluid | |
US6171965B1 (en) | Treatment method of cleaved film for the manufacture of substrates | |
US7351644B2 (en) | Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process | |
US20070032044A1 (en) | Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back | |
WO1998052216A1 (en) | A controlled cleavage process | |
KR101526245B1 (ko) | 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법 | |
US20070122997A1 (en) | Controlled process and resulting device | |
KR20090105910A (ko) | 거친 계면을 생성하고 조절하는 방법 | |
US7811901B1 (en) | Method and edge region structure using co-implanted particles for layer transfer processes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20070921 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081104 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120104 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120404 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120411 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121211 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20121211 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130909 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131002 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20131206 |