JP5988389B2 - レイヤ転送プロセス用の基板強化方法および結果のデバイス - Google Patents
レイヤ転送プロセス用の基板強化方法および結果のデバイス Download PDFInfo
- Publication number
- JP5988389B2 JP5988389B2 JP2013186479A JP2013186479A JP5988389B2 JP 5988389 B2 JP5988389 B2 JP 5988389B2 JP 2013186479 A JP2013186479 A JP 2013186479A JP 2013186479 A JP2013186479 A JP 2013186479A JP 5988389 B2 JP5988389 B2 JP 5988389B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- donor
- backing
- handle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 1025
- 238000000034 method Methods 0.000 title claims description 456
- 230000008569 process Effects 0.000 title claims description 225
- 238000012546 transfer Methods 0.000 title claims description 22
- 238000005728 strengthening Methods 0.000 title 1
- 239000000463 material Substances 0.000 claims description 294
- 229910052710 silicon Inorganic materials 0.000 claims description 161
- 239000010703 silicon Substances 0.000 claims description 161
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 160
- 238000003776 cleavage reaction Methods 0.000 claims description 144
- 230000007017 scission Effects 0.000 claims description 144
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 94
- 239000010453 quartz Substances 0.000 claims description 90
- 238000004519 manufacturing process Methods 0.000 claims description 43
- 150000001875 compounds Chemical class 0.000 claims description 35
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 28
- 239000004033 plastic Substances 0.000 claims description 27
- 229920003023 plastic Polymers 0.000 claims description 27
- 230000000977 initiatory effect Effects 0.000 claims description 16
- 229910045601 alloy Inorganic materials 0.000 claims description 12
- 239000000956 alloy Substances 0.000 claims description 12
- 239000000853 adhesive Substances 0.000 claims description 11
- 230000001070 adhesive effect Effects 0.000 claims description 11
- 230000001902 propagating effect Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 96
- 235000012239 silicon dioxide Nutrition 0.000 description 88
- 239000002245 particle Substances 0.000 description 78
- 238000012986 modification Methods 0.000 description 72
- 230000004048 modification Effects 0.000 description 72
- 238000002513 implantation Methods 0.000 description 48
- 239000011521 glass Substances 0.000 description 41
- 238000004140 cleaning Methods 0.000 description 32
- 238000001994 activation Methods 0.000 description 28
- 239000002131 composite material Substances 0.000 description 28
- 150000002500 ions Chemical class 0.000 description 24
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 22
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 22
- 229910010271 silicon carbide Inorganic materials 0.000 description 22
- 239000001257 hydrogen Substances 0.000 description 20
- 229910052739 hydrogen Inorganic materials 0.000 description 20
- -1 neon Chemical class 0.000 description 19
- 238000010168 coupling process Methods 0.000 description 17
- 230000009975 flexible effect Effects 0.000 description 17
- 239000010408 film Substances 0.000 description 16
- 239000007788 liquid Substances 0.000 description 16
- 238000000678 plasma activation Methods 0.000 description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 15
- 230000008878 coupling Effects 0.000 description 13
- 238000005859 coupling reaction Methods 0.000 description 13
- 230000007547 defect Effects 0.000 description 13
- 230000003746 surface roughness Effects 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 12
- 239000010409 thin film Substances 0.000 description 12
- 238000005452 bending Methods 0.000 description 11
- 230000009977 dual effect Effects 0.000 description 11
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 11
- 229910003465 moissanite Inorganic materials 0.000 description 11
- 229910052757 nitrogen Inorganic materials 0.000 description 11
- 230000005693 optoelectronics Effects 0.000 description 11
- 229920000642 polymer Polymers 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000007935 neutral effect Effects 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 239000011148 porous material Substances 0.000 description 9
- 238000000926 separation method Methods 0.000 description 9
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000012780 transparent material Substances 0.000 description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 5
- 230000009471 action Effects 0.000 description 5
- 239000010432 diamond Substances 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- 239000001307 helium Substances 0.000 description 5
- 229910052734 helium Inorganic materials 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 230000001476 alcoholic effect Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 239000002178 crystalline material Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 150000004678 hydrides Chemical class 0.000 description 4
- 230000002427 irreversible effect Effects 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910052754 neon Inorganic materials 0.000 description 4
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 150000004760 silicates Chemical class 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000005350 fused silica glass Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229920001903 high density polyethylene Polymers 0.000 description 1
- 239000004700 high-density polyethylene Substances 0.000 description 1
- 239000012761 high-performance material Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00349—Creating layers of material on a substrate
- B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/019—Bonding or gluing multiple substrate layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Laminated Bodies (AREA)
- Electroluminescent Light Sources (AREA)
Description
本非仮特許出願は、2005年2月28日出願の米国特許仮出願第60/657558号と2005年2月28日出願の米国特許仮出願第60/657262号の優先権を主張するものであり、この両方の仮出願は、参照によってその全体が本明細書に組み込まれている。
1.第1たわみ特性、背面、正面を有する透明ハンドル基板を用意し、
2.シリコン担持材料の層をハンドル基板の正面に転写するのに適切なマルチレイヤ構造の有効たわみ特性を与えるのに適切なバッキング基板を用意し、
3.ハンドル基板とバッキング基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.透明ハンドル基板の背面へのバッキング基板の係合を開始し、
5.マルチレイヤ構造を形成するためにバッキング基板を透明ハンドル基板にしっかりと係合させるために透明ハンドル基板の背面にバッキング基板を取り付け、
6.劈開領域、材料の層、表面領域を含むドナー基板を用意し、
7.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
8.バッキング基板が少なくとも有効たわみ特性を実質的に維持するためにハンドル基板に取り付けられたままである間に、透明ハンドル基板の正面にドナー基板の表面領域を結合させ、
9.劈開領域の部分でのドナー基板からのシリコン担持材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
10.ドナー基板から材料の層を除去し、
11.任意選択として、ハンドル基板からバッキング基板を除去し、
12.材料の層の上に1つまたは複数のデバイスを形成し、
13.望みに応じて他のステップを実行する。
1.第1たわみ特性、背面、正面を有する透明ハンドル基板を用意し、
2.シリコン担持材料の層をハンドル基板の正面に転写するのに適切なマルチレイヤ構造の有効たわみ特性を与えるのに適切なバッキング基板を用意し、
3.ハンドル基板とバッキング基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.透明ハンドル基板の背面へのバッキング基板の係合を開始し、
5.マルチレイヤ構造を形成するためにバッキング基板を透明ハンドル基板にしっかりと係合させるために透明ハンドル基板の背面にバッキング基板を取り付け、
6.劈開領域、材料の層、表面領域を含むドナー基板を用意し、
7.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
8.バッキング基板が少なくとも有効たわみ特性を実質的に維持するためにハンドル基板に取り付けられたままである間に、透明ハンドル基板の正面にドナー基板の表面領域を結合させ、
9.劈開領域の部分でのドナー基板からのシリコン担持材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
10.ドナー基板から材料の層を除去し、
11.任意選択として、ハンドル基板からバッキング基板を除去し、
12.望みに応じて他のステップを実行する。
1.レイヤをその上に有効に転写するのに不適切な第1たわみ特性を有するハンドル基板を用意し、
2.材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である所定のレベルまでハンドル基板の第1たわみ特性を減少させるのに適切なバッキング基板を用意し、
3.ハンドル基板と/またはバッキング基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.ハンドル基板の背面とバッキング基板との間の一時的結合を形成するために、マルチレイヤ構造を形成するためにバッキング基板をハンドル基板の背面に連結し、
5.劈開領域、材料の層、表面領域を含むドナー基板を用意し(材料の層は、劈開領域と表面領域との間で定義される)、
6.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
7.バッキング基板が少なくとも適切なたわみ特性を維持するためにハンドル基板に取り付けられたままである間に、ハンドル基板の正面にドナー基板の表面領域を結合させ、
8.劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
9.ハンドル基板に連結されたドナー基板から材料の層を完全に解放し、
10.任意選択として、ハンドル基板からバッキング基板を除去し、
11.材料の層の上で1つまたは複数のデバイスを形成し、
12.望みに応じて他のステップを実行する。
1.レイヤをその上に有効に転写するのに不適切な第1たわみ特性を有するハンドル基板を用意し、
2.材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である所定のレベルまでハンドル基板の第1たわみ特性を減少させるのに適切なバッキング基板を用意し、
3.ハンドル基板と/またはバッキング基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.ハンドル基板の背面とバッキング基板との間の一時的結合を形成するために、マルチレイヤ構造を形成するためにバッキング基板をハンドル基板の背面に連結し、
5.劈開領域、材料の層、表面領域を含むドナー基板を用意し(材料の層は、劈開領域と表面領域との間で定義される)、
6.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
7.バッキング基板が少なくとも適切なたわみ特性を維持するためにハンドル基板に取り付けられたままである間に、ハンドル基板の正面にドナー基板の表面領域を結合させ、
8.劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
9.ハンドル基板に連結されたドナー基板から材料の層を完全に解放し、
10.任意選択として、ハンドル基板からバッキング基板を除去し、
11.望みに応じて他のステップを実行する。
1.第1たわみ特性、背面、正面を有するハンドル基板を用意し、
2.劈開領域、材料の層、表面領域を含むドナー基板を用意し(劈開領域は、材料の層を定義するためにドナー基板内にある)、
3.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.ハンドル基板の正面にドナー基板の表面領域を結合させ、
5.バッキング基板が少なくとも適切なたわみ特性を維持するためにハンドル基板に取り付けられたままである間に、材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である所定のレベルまでハンドル基板の第1たわみ特性を減少させるのに適切なバッキング基板を用意し、
6.ハンドル基板とバッキング基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
7.バッキング基板をハンドル基板の背面に連結し、
8.劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
9.任意選択として、ハンドル基板の背面からバッキング基板を除去し、
10.材料の剥離された層の上で1つまたは複数のデバイスを形成し、
11.望みに応じて他のステップを実行する。
1.第1たわみ特性、背面、正面を有するハンドル基板を用意し、
2.劈開領域、材料の層、表面領域を含むドナー基板を用意し(劈開領域は、材料の層を定義するためにドナー基板内にある)、
3.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.ハンドル基板の正面にドナー基板の表面領域を結合させ、
5.バッキング基板が少なくとも適切なたわみ特性を維持するためにハンドル基板に取り付けられたままである間に、材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である所定のレベルまでハンドル基板の第1たわみ特性を減少させるのに適切なバッキング基板を用意し、
6.ハンドル基板とバッキング基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
7.バッキング基板をハンドル基板の背面に連結し、
8.劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
9.任意選択として、ハンドル基板の背面からバッキング基板を除去し、
10.望みに応じて他のステップを実行する。
1.第1たわみ特性、背面、正面、劈開領域、その劈開領域と正面との間で決められる材料の層を有するドナー基板を用意し、
2.バッキング基板が少なくとも適切なたわみ特性を維持するためにドナー基板に取り付けられたままである間に、材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である所定のレベルまでドナー基板の第1たわみ特性を減少させるのに適切なバッキング基板を用意し、
3.バッキング基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.マルチレイヤ構造を形成するためにバッキング基板をドナー基板の背面に連結し、
5.ハンドル基板を用意し、
6.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
7.ハンドル基板の正面にドナー基板の正面を結合し、
8.劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
9.任意選択として、ドナー基板からバッキング基板を除去し、
10.材料の層の上で1つまたは複数のデバイスを形成し、
11.望みに応じて他のステップを実行する。
1.第1たわみ特性、背面、正面、劈開領域、その劈開領域と正面との間で決められる材料の層を有するドナー基板を用意し、
2.ハンドル基板を用意し、
3.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.ハンドル基板の正面にドナー基板の正面を結合し、
5.材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である所定のレベルまでドナー基板の第1たわみ特性を減少させるのに適切なバッキング基板を用意し、
6.バッキング基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
7.マルチレイヤ構造を形成するためにバッキング基板をハンドル基板に連結されたドナー基板の背面に連結し、
8.バッキング基板が少なくとも適切なたわみ特性を維持するためにドナー基板に取り付けられたままである間に、劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
9.任意選択として、ドナー基板からバッキング基板を除去し、
10.剥離された材料の層の上で1つまたは複数のデバイスを形成し、
11.望みに応じて他のステップを実行する。
1.第1たわみ特性、背面、正面、劈開領域、その劈開領域と正面との間で決められる材料の層を有するドナー基板を用意し、
2.ハンドル基板を用意し、
3.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
4.ハンドル基板の正面にドナー基板の正面を結合し、
5.材料の層をハンドル基板の正面に転写するのに適切なたわみ特性である所定のレベルまでドナー基板の第1たわみ特性を減少させるのに適切なバッキング基板を用意し、
6.バッキング基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセスを実行し、
7.マルチレイヤ構造を形成するためにバッキング基板をハンドル基板に連結されたドナー基板の背面に連結し、
8.バッキング基板が少なくとも適切なたわみ特性を維持するためにドナー基板に取り付けられたままである間に、劈開領域の部分でのドナー基板からの材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
9.任意選択として、ドナー基板からバッキング基板を除去し、
10.望みに応じて他のステップを実行する。
1.劈開領域、シリコン担持材料の層を含むドナー基板を用意し、
2.第1たわみ特性、背面、正面を有する透明ハンドル基板を用意し、
3.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセス(たとえば、プラズマ活性化されたプロセス)を実行し、
4.透明ハンドル基板の正面にドナー基板の表面領域を結合させ、
5.シリコン担持材料の層をハンドル基板の正面に転写するのに適切な、少なくともバッキング基板、ハンドル基板、ドナー基板からなるマルチレイヤ構造の有効たわみ特性を与えるのに適切なバッキング基板を用意し、
6.バッキング基板と透明ハンドル基板の表面に対して洗浄プロセスおよび/または活性化プロセス(たとえば、プラズマ活性化されたプロセス)を実行し、
7.ドナー基板に連結された透明ハンドル基板の背面へのバッキング基板の係合を開始し、
8.マルチレイヤ構造を形成するためにバッキング基板を透明ハンドル基板にしっかりと係合させるために透明ハンドル基板の背面にバッキング基板を一時的に取り付け、
9.劈開領域の部分でのドナー基板からのシリコン担持材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
10.ドナー基板から材料の層を解放して、材料の層をドナー基板から完全に除去し、
11.任意選択で、ハンドル基板、ドナー基板、バッキング基板を含むマルチレイヤ基板をほぼ室温(たとえば、21℃)以下に維持して、透明ハンドル基板へのバッキング基板の永久的取付けを防ぎ、
12.材料の層の上で1つまたは複数のデバイスを形成し、 13.望みに応じて他のステップを実行する。
1.劈開領域、シリコン担持材料の層を含むドナー基板を用意し、
2.第1たわみ特性、背面、正面を有する透明ハンドル基板を用意し、
3.ハンドル基板とドナー基板の表面に対して洗浄プロセスおよび/または活性化プロセス(たとえば、プラズマ活性化されたプロセス)を実行し、
4.透明ハンドル基板の正面にドナー基板の表面領域を結合させ、
5.シリコン担持材料の層をハンドル基板の正面に転写するのに適切な、少なくともバッキング基板、ハンドル基板、ドナー基板からなるマルチレイヤ構造の有効たわみ特性を与えるのに適切なバッキング基板を用意し、
6.バッキング基板と透明ハンドル基板の表面に対して洗浄プロセスおよび/または活性化プロセス(たとえば、プラズマ活性化されたプロセス)を実行し、
7.ドナー基板に連結された透明ハンドル基板の背面へのバッキング基板の係合を開始し、
8.マルチレイヤ構造を形成するためにバッキング基板を透明ハンドル基板にしっかりと係合させるために透明ハンドル基板の背面にバッキング基板を一時的に取り付け、
9.劈開領域の部分でのドナー基板からのシリコン担持材料の層の除去を開始するためにドナー基板の劈開領域の部分内での制御された劈開プロセスを開始し、
10.ドナー基板から材料の層を解放して、材料の層をドナー基板から完全に除去し、
11.任意選択で、ハンドル基板、ドナー基板、バッキング基板を含むマルチレイヤ基板をほぼ室温(たとえば、21℃)以下に維持して、透明ハンドル基板へのバッキング基板の永久的取付けを防ぎ、
12.望みに応じて他のステップを実行する。
1.正面、背面、劈開面、正面と劈開面との間で決められる材料の層を有するドナー基板を用意し、
2.ハンドル基板がドナー基板に連結されている間に材料の層をそのドナー基板の正面に転写するのに不適切な第1たわみ特性を有するハンドル基板を用意し、
3.ドナー基板とハンドル基板の表面に対してプラズマ活性化されたプロセスを実行し、
4.マルチレイヤ構造を形成するために、ハンドル基板にドナー基板の正面を結合し、
5.室内に収容されたプラテン構造にマルチレイヤ構造を転送し、
6.マルチレイヤ構造をプラテン構造に整列させ、
7.マルチレイヤ構造をプラテン構造に連結し、
8.マルチレイヤ構造の有効たわみ特性を、材料の層をハンドル構造の正面に転写するのに適するものにするために、マルチレイヤ構造をプラテン構造にしっかりと係合させ、
9.マルチレイヤ構造がプラテン構造に係合したままである間に材料の層の一部を劈開し、
10.材料の層をドナー基板から除去し、
11.材料の層の上で1つまたは複数のデバイスを形成し、
12.望みに応じて他のステップを実行する。
本発明の原理と動作を証明するために、我々は、ある種の計算を使用してさまざまな実験を実行した。これらの実験は、単に例であり、本発明の範囲を不当に制限してはならない。当業者は、多数の変形形態、修正形態、代替形態を認めるであろう。図48から50を参照すると、我々は、シリコン基板4801、石英基板4803、および「追加されたレイヤ」と呼ばれるバッキング・レイヤ4905を使用する例を用意した。やはり図示されているように、端力Fによって操作される長さL 4807の片持ばりは、次式によって与えられるたわみを有しなければならない。
たわみ=F*L^3/(3*E*I)
式1
ただし、Fは片持ばりの端に働く力であり、
Iはビームの断面2次モーメントであり、
Eはヤング率である。
E*I=>E1* I1’+E2 I2’
または
E*I(複合物)=E1* I1’+E2 I2’
式2
I’=Icm+A*d^2
式3
ただし、Aは断面積であり、
dは、断面の質量中心から平行な軸までの距離である。
h1E1*(h1/2)+(h1+h2/2)*h2E2=D*(h1E1+h2E2) 式4
を記述するために、C1で作用するE1h1に起因するモーメントとC2で作用するE2h2のモーメントとの合計が、C複合物で作用する総E重み付きモーメントと等しくなるように、軸O(紙から手前に来る)の回りの時計回りに重みを付けられたモーメントEをとることによって、C複合物のx軸距離Dについて解くことができる。
D1=D−h1/2
式5
によって与えられる。
D2=(h1+h2/2)−D
式6
によって与えられる。
I1’=I1+D1^2*A1=(w*h1^3)/12+D1^2w*h1=(h1^3)/12+h1D1^2
式7
I2’=I2+D2^2*A2=(w*h2^3)/12+D2^2w*h2=(h2^3)/12+h2D2^2
式8
Claims (13)
- マルチレイヤ基板を製造する方法であって、当該方法は、
第1たわみ特性を有し、さらに、背面、正面を有するハンドル基板を用意するステップと、
劈開領域、材料の層、表面領域を備えたドナー基板を用意するステップであって、前記劈開領域は、前記ドナー基板内において材料の前記層を決定し、材料の前記層は、前記劈開領域と前記表面領域との間において提供される、ステップと、
前記ドナー基板の前記表面領域を前記ハンドル基板の前記正面に結合するステップと、 結合された前記ドナー基板および前記ハンドル基板を、所定の温度および所定の時間でベーキング処理するステップと、
バッキング基板を前記ハンドル基板の前記背面に連結するステップであって、前記バッキング基板が少なくとも適切なたわみ特性を維持するために前記ハンドル基板に対して損なわれないままである間に、前記バッキング基板は、前記ハンドル基板の前記第1たわみ特性を所定のレベルまで減少させるのに適切であり、前記所定のレベルは、材料の前記層を前記ハンドル基板の前記正面に転写をもたらすたわみ特性である、前記連結するステップと、
前記劈開領域の部分で前記ドナー基板からの材料の前記層の除去を開始するために前記ドナー基板の前記劈開領域の部分内での制御された劈開プロセスを開始するステップと
を含み、
前記ハンドル基板が石英を含み、前記ドナー基板がシリコンを含み、
前記バッキング基板がプラスチックを含む
マルチレイヤ基板を製造する方法。 - 前記ハンドル基板、材料の前記層を備えた結果物としてのマルチレイヤ基板を形成するために、前記ハンドル基板から前記バッキング基板を除去するステップと、
をさらに含む請求項1に記載の方法。 - 前記バッキング基板と前記ハンドル基板との間の連結は、結合プロセスを使用してもたらされる、請求項1に記載の方法。
- 前記ドナー基板は、前記ドナー基板の背面に連結されたバッキング部材を備え、前記バッキング部材は、前記ドナー基板に対して剛性を与える、請求項1に記載の方法。
- 前記バッキング基板と前記ハンドル基板との間の連結は、結合プロセスを使用してもたらされ、前記結合プロセスは、共有結合、陽極結合、化学結合、静電結合、プラズマ活性化結合から選択される、請求項1に記載の方法。
- 前記ハンドル基板と前記バッキング基板は、基板間に剥離可能な接着剤を備える、請求項1に記載の方法。
- 前記ハンドル基板と前記バッキング基板は、基板間に一時的かつ剥離可能な接着剤を備える、請求項1に記載の方法。
- 材料の前記層は、シリコン担持材料である、請求項1に記載の方法。
- 材料の前記層は、Si、SiGe、SiGe合金、SiC、II/VI族化合物、III/V族化合物から選択される、請求項1に記載の方法。
- 伝搬する劈開フロントを用いて、前記ドナー基板から材料の前記層全体を除去するステップをさらに含む、請求項1に記載の方法。
- 前記ハンドル基板は、石英であり、前記石英は、1mmまたはそれ未満の厚さを有する、請求項1に記載の方法。
- 前記制御された劈開プロセスは、前記劈開領域の部分内で伝搬する劈開フロントをもたらす、請求項1に記載の方法。
- 前記ドナー基板は、前記ハンドル基板上に永久的に保持される、請求項1に記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US65755805P | 2005-02-28 | 2005-02-28 | |
US65726205P | 2005-02-28 | 2005-02-28 | |
US60/657,262 | 2005-02-28 | ||
US60/657,558 | 2005-02-28 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007558077A Division JP2008532317A (ja) | 2005-02-28 | 2006-02-24 | レイヤ転送プロセス用の基板強化方法および結果のデバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014007421A JP2014007421A (ja) | 2014-01-16 |
JP5988389B2 true JP5988389B2 (ja) | 2016-09-07 |
Family
ID=36941661
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007558077A Pending JP2008532317A (ja) | 2005-02-28 | 2006-02-24 | レイヤ転送プロセス用の基板強化方法および結果のデバイス |
JP2013186479A Active JP5988389B2 (ja) | 2005-02-28 | 2013-09-09 | レイヤ転送プロセス用の基板強化方法および結果のデバイス |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007558077A Pending JP2008532317A (ja) | 2005-02-28 | 2006-02-24 | レイヤ転送プロセス用の基板強化方法および結果のデバイス |
Country Status (7)
Country | Link |
---|---|
US (2) | US7772088B2 (ja) |
EP (1) | EP1894234B1 (ja) |
JP (2) | JP2008532317A (ja) |
KR (1) | KR20070107180A (ja) |
CN (1) | CN101248519B (ja) |
TW (1) | TWI428956B (ja) |
WO (1) | WO2006093817A2 (ja) |
Families Citing this family (73)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7018909B2 (en) * | 2003-02-28 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Forming structures that include a relaxed or pseudo-relaxed layer on a substrate |
US7279400B2 (en) * | 2004-08-05 | 2007-10-09 | Sharp Laboratories Of America, Inc. | Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass |
WO2006093817A2 (en) * | 2005-02-28 | 2006-09-08 | Silicon Genesis Corporation | Substrate stiffness method and resulting devices |
JP5042506B2 (ja) * | 2006-02-16 | 2012-10-03 | 信越化学工業株式会社 | 半導体基板の製造方法 |
US8420505B2 (en) * | 2006-03-25 | 2013-04-16 | International Rectifier Corporation | Process for manufacture of thin wafer |
US8293619B2 (en) * | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
US20080070340A1 (en) * | 2006-09-14 | 2008-03-20 | Nicholas Francis Borrelli | Image sensor using thin-film SOI |
JP2008112840A (ja) * | 2006-10-30 | 2008-05-15 | Shin Etsu Chem Co Ltd | 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池 |
JP2008112843A (ja) * | 2006-10-30 | 2008-05-15 | Shin Etsu Chem Co Ltd | 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池 |
JP2008112848A (ja) * | 2006-10-30 | 2008-05-15 | Shin Etsu Chem Co Ltd | 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池 |
JP2008112847A (ja) | 2006-10-30 | 2008-05-15 | Shin Etsu Chem Co Ltd | 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池 |
US8124499B2 (en) * | 2006-11-06 | 2012-02-28 | Silicon Genesis Corporation | Method and structure for thick layer transfer using a linear accelerator |
JP5284576B2 (ja) | 2006-11-10 | 2013-09-11 | 信越化学工業株式会社 | 半導体基板の製造方法 |
JP5090716B2 (ja) | 2006-11-24 | 2012-12-05 | 信越化学工業株式会社 | 単結晶シリコン太陽電池の製造方法 |
FR2910179B1 (fr) * | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
TW200831724A (en) * | 2007-01-18 | 2008-08-01 | Silicon Genesis Corp | Method and structure for cleaning surfaces for bonding layer transfer substrates |
JP5166745B2 (ja) | 2007-03-07 | 2013-03-21 | 信越化学工業株式会社 | 単結晶シリコン太陽電池の製造方法 |
JP5048380B2 (ja) | 2007-04-09 | 2012-10-17 | 信越化学工業株式会社 | 単結晶シリコン太陽電池の製造方法 |
CN101663733B (zh) * | 2007-04-20 | 2013-02-27 | 株式会社半导体能源研究所 | 制造绝缘体上硅衬底和半导体器件的方法 |
JP5065748B2 (ja) * | 2007-04-27 | 2012-11-07 | 信越化学工業株式会社 | 貼り合わせウエーハの製造方法 |
JP4967842B2 (ja) * | 2007-06-18 | 2012-07-04 | セイコーエプソン株式会社 | シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス |
JP4858491B2 (ja) * | 2007-06-18 | 2012-01-18 | セイコーエプソン株式会社 | シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス |
WO2008156056A1 (ja) * | 2007-06-18 | 2008-12-24 | Seiko Epson Corporation | シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス |
FR2919960B1 (fr) | 2007-08-08 | 2010-05-21 | Soitec Silicon On Insulator | Procede et installation pour la fracture d'un substrat composite selon un plan de fragilisation |
US20100233838A1 (en) * | 2009-03-10 | 2010-09-16 | Emcore Solar Power, Inc. | Mounting of Solar Cells on a Flexible Substrate |
JP5438910B2 (ja) * | 2008-03-21 | 2014-03-12 | 信越化学工業株式会社 | 貼り合わせ基板の製造方法 |
US20090242031A1 (en) * | 2008-03-27 | 2009-10-01 | Twin Creeks Technologies, Inc. | Photovoltaic Assembly Including a Conductive Layer Between a Semiconductor Lamina and a Receiver Element |
US20090242010A1 (en) * | 2008-03-27 | 2009-10-01 | Twin Creeks Technologies, Inc. | Method to Form a Photovoltaic Cell Comprising a Thin Lamina Bonded to a Discrete Receiver Element |
FR2929758B1 (fr) * | 2008-04-07 | 2011-02-11 | Commissariat Energie Atomique | Procede de transfert a l'aide d'un substrat ferroelectrique |
FR2931293B1 (fr) | 2008-05-15 | 2010-09-03 | Soitec Silicon On Insulator | Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante |
KR20110042053A (ko) | 2008-06-11 | 2011-04-22 | 솔라 임플란트 테크놀로지스 아이엔씨. | 주입을 이용한 솔라 셀-선택 에미터의 형성 및 어닐링 방법 |
EP2151852B1 (en) * | 2008-08-06 | 2020-01-15 | Soitec | Relaxation and transfer of strained layers |
EP2151861A1 (en) * | 2008-08-06 | 2010-02-10 | S.O.I. TEC Silicon | Passivation of etched semiconductor structures |
EP2151856A1 (en) * | 2008-08-06 | 2010-02-10 | S.O.I. TEC Silicon | Relaxation of strained layers |
TWI457984B (zh) | 2008-08-06 | 2014-10-21 | Soitec Silicon On Insulator | 應變層的鬆弛方法 |
EP2159836B1 (en) * | 2008-08-25 | 2017-05-31 | Soitec | Stiffening layers for the relaxation of strained layers |
US8133800B2 (en) * | 2008-08-29 | 2012-03-13 | Silicon Genesis Corporation | Free-standing thickness of single crystal material and method having carrier lifetimes |
US8633374B2 (en) * | 2008-12-18 | 2014-01-21 | Gtat Corporation | Photovoltaic cell comprising contact regions doped through a lamina |
US7858430B2 (en) * | 2008-12-18 | 2010-12-28 | Twin Creeks Technologies, Inc. | Method for making a photovoltaic cell comprising contact regions doped through a lamina |
US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
US8749053B2 (en) | 2009-06-23 | 2014-06-10 | Intevac, Inc. | Plasma grid implant system for use in solar cell fabrications |
US8242591B2 (en) * | 2009-08-13 | 2012-08-14 | International Business Machines Corporation | Electrostatic chucking of an insulator handle substrate |
US9847243B2 (en) | 2009-08-27 | 2017-12-19 | Corning Incorporated | Debonding a glass substrate from carrier using ultrasonic wave |
WO2011084450A1 (en) | 2009-12-16 | 2011-07-14 | The Board Of Trustees Of The University Of Illinois | Electrophysiology in-vivo using conformal electronics |
US10441185B2 (en) * | 2009-12-16 | 2019-10-15 | The Board Of Trustees Of The University Of Illinois | Flexible and stretchable electronic systems for epidermal electronics |
US8288249B2 (en) * | 2010-01-26 | 2012-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
FR2961948B1 (fr) * | 2010-06-23 | 2012-08-03 | Soitec Silicon On Insulator | Procede de traitement d'une piece en materiau compose |
KR101810310B1 (ko) | 2011-01-25 | 2017-12-18 | 에베 그룹 에. 탈너 게엠베하 | 웨이퍼들의 영구적 결합을 위한 방법 |
FI20115255A0 (fi) * | 2011-03-14 | 2011-03-14 | Optogan Oy | Yhdistelmäpuolijohdesubstraatti, puolijohdelaite, ja valmistusmenetelmä |
WO2012136267A1 (de) | 2011-04-08 | 2012-10-11 | Ev Group E. Thallner Gmbh | Verfahren zum permanenten bonden von wafern |
FR2978605B1 (fr) * | 2011-07-28 | 2015-10-16 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support |
US8524572B2 (en) * | 2011-10-06 | 2013-09-03 | Micron Technology, Inc. | Methods of processing units comprising crystalline materials, and methods of forming semiconductor-on-insulator constructions |
US9324598B2 (en) | 2011-11-08 | 2016-04-26 | Intevac, Inc. | Substrate processing system and method |
US9214353B2 (en) | 2012-02-26 | 2015-12-15 | Solexel, Inc. | Systems and methods for laser splitting and device layer transfer |
JP2015111603A (ja) * | 2012-03-22 | 2015-06-18 | シャープ株式会社 | 半導体装置の製造方法、半導体装置、及び表示装置 |
KR101331469B1 (ko) * | 2012-04-23 | 2013-11-21 | 국방과학연구소 | 양극 접합된 실리콘/유리 기판 결합체의 휨 저감방법 |
EP2878006B9 (de) * | 2012-07-24 | 2017-04-12 | Ev Group E. Thallner GmbH | Verfahren und vorrichtung zum permanenten bonden von wafern |
FR2995447B1 (fr) * | 2012-09-07 | 2014-09-05 | Soitec Silicon On Insulator | Procede de separation d'au moins deux substrats selon une interface choisie |
KR101968637B1 (ko) * | 2012-12-07 | 2019-04-12 | 삼성전자주식회사 | 유연성 반도체소자 및 그 제조방법 |
US9318332B2 (en) | 2012-12-19 | 2016-04-19 | Intevac, Inc. | Grid for plasma ion implant |
KR102246766B1 (ko) | 2013-06-20 | 2021-04-29 | 스트라티오 인코포레이티드 | Cmos 센서용 게이트-제어 전하 변조 디바이스 |
US9508659B2 (en) | 2013-07-01 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus to protect a wafer edge |
JP6213046B2 (ja) * | 2013-08-21 | 2017-10-18 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
KR20160094416A (ko) * | 2013-12-02 | 2016-08-09 | 주식회사 스트라티오코리아 | 탄화규소용 층 전사 기술 |
US10573627B2 (en) | 2015-01-09 | 2020-02-25 | Silicon Genesis Corporation | Three dimensional integrated circuit |
US10049915B2 (en) | 2015-01-09 | 2018-08-14 | Silicon Genesis Corporation | Three dimensional integrated circuit |
US20180175008A1 (en) | 2015-01-09 | 2018-06-21 | Silicon Genesis Corporation | Three dimensional integrated circuit |
US9704835B2 (en) | 2015-01-09 | 2017-07-11 | Silicon Genesis Corporation | Three dimensional integrated circuit |
DE102015105438A1 (de) * | 2015-04-09 | 2016-10-13 | M2K-Laser Gmbh | Monolithische Diodenlaseranordnung |
CN108780776B (zh) * | 2015-11-20 | 2023-09-29 | 环球晶圆股份有限公司 | 使半导体表面平整的制造方法 |
US20180019169A1 (en) * | 2016-07-12 | 2018-01-18 | QMAT, Inc. | Backing substrate stabilizing donor substrate for implant or reclamation |
FR3077923B1 (fr) * | 2018-02-12 | 2021-07-16 | Soitec Silicon On Insulator | Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche |
US11410984B1 (en) | 2021-10-08 | 2022-08-09 | Silicon Genesis Corporation | Three dimensional integrated circuit with lateral connection layer |
Family Cites Families (78)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2981877A (en) | 1959-07-30 | 1961-04-25 | Fairchild Semiconductor | Semiconductor device-and-lead structure |
US4363828A (en) * | 1979-12-12 | 1982-12-14 | International Business Machines Corp. | Method for depositing silicon films and related materials by a glow discharge in a disiland or higher order silane gas |
EP0192280A3 (en) * | 1980-04-10 | 1986-09-10 | Massachusetts Institute Of Technology | Method of producing sheets of crystalline material |
JPS5989407A (ja) * | 1982-11-15 | 1984-05-23 | Mitsui Toatsu Chem Inc | アモルフアスシリコン膜の形成方法 |
US4637895A (en) | 1985-04-01 | 1987-01-20 | Energy Conversion Devices, Inc. | Gas mixtures for the vapor deposition of semiconductor material |
JPS63210148A (ja) * | 1987-02-26 | 1988-08-31 | Nikko Rika Kk | 真空チヤツク用プラスチツクス焼結体 |
JPH02225399A (ja) | 1988-11-11 | 1990-09-07 | Fujitsu Ltd | エピタキシャル成長方法および成長装置 |
US5395788A (en) * | 1991-03-15 | 1995-03-07 | Shin Etsu Handotai Co., Ltd. | Method of producing semiconductor substrate |
US5658784A (en) * | 1994-04-14 | 1997-08-19 | Dana-Farber Cancer Institute, Inc. | Nucleic acid encoding transcription factor p300 and uses of p300 |
US5789030A (en) | 1996-03-18 | 1998-08-04 | Micron Technology, Inc. | Method for depositing doped amorphous or polycrystalline silicon on a substrate |
JP3628108B2 (ja) * | 1996-06-10 | 2005-03-09 | 株式会社イオン工学研究所 | 太陽電池の製造方法 |
US6165977A (en) * | 1996-10-18 | 2000-12-26 | Board Of Trustees Of The Leland Stanford Junior University | Isozyme-specific activators of protein kinase C methods and compositions |
JPH10135147A (ja) * | 1996-11-01 | 1998-05-22 | Nippon Telegr & Teleph Corp <Ntt> | 結晶薄膜の製造方法及び太陽電池の製造方法 |
SG67458A1 (en) * | 1996-12-18 | 1999-09-21 | Canon Kk | Process for producing semiconductor article |
WO1998052216A1 (en) | 1997-05-12 | 1998-11-19 | Silicon Genesis Corporation | A controlled cleavage process |
US5985742A (en) * | 1997-05-12 | 1999-11-16 | Silicon Genesis Corporation | Controlled cleavage process and device for patterned films |
US6033974A (en) | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
US5877070A (en) * | 1997-05-31 | 1999-03-02 | Max-Planck Society | Method for the transfer of thin layers of monocrystalline material to a desirable substrate |
US6150239A (en) * | 1997-05-31 | 2000-11-21 | Max Planck Society | Method for the transfer of thin layers monocrystalline material onto a desirable substrate |
US6103599A (en) * | 1997-07-25 | 2000-08-15 | Silicon Genesis Corporation | Planarizing technique for multilayered substrates |
FR2767416B1 (fr) | 1997-08-12 | 1999-10-01 | Commissariat Energie Atomique | Procede de fabrication d'un film mince de materiau solide |
AU9296098A (en) * | 1997-08-29 | 1999-03-16 | Sharon N. Farrens | In situ plasma wafer bonding method |
JP3469761B2 (ja) | 1997-10-30 | 2003-11-25 | 東京エレクトロン株式会社 | 半導体デバイスの製造方法 |
JP4476390B2 (ja) * | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
EP0989616A3 (en) * | 1998-09-22 | 2006-05-10 | Canon Kabushiki Kaisha | Method and apparatus for producing photoelectric conversion device |
US6436654B1 (en) * | 1998-11-13 | 2002-08-20 | Pharmacia & Upjohn Ab | Methods for identifying compounds that modulate HIF-1α |
US6534381B2 (en) * | 1999-01-08 | 2003-03-18 | Silicon Genesis Corporation | Method for fabricating multi-layered substrates |
JP2000223725A (ja) * | 1999-01-29 | 2000-08-11 | Canon Inc | 光電変換装置および半導体層の分離方法 |
WO2000063956A1 (fr) * | 1999-04-20 | 2000-10-26 | Sony Corporation | Procede et dispositif pour realiser un depot de couches minces, et procede pour la production d'un dispositif a semiconducteur a couches minces |
US6204151B1 (en) * | 1999-04-21 | 2001-03-20 | Silicon Genesis Corporation | Smoothing method for cleaved films made using thermal treatment |
US6287941B1 (en) | 1999-04-21 | 2001-09-11 | Silicon Genesis Corporation | Surface finishing of SOI substrates using an EPI process |
US6171965B1 (en) * | 1999-04-21 | 2001-01-09 | Silicon Genesis Corporation | Treatment method of cleaved film for the manufacture of substrates |
JP3975634B2 (ja) * | 2000-01-25 | 2007-09-12 | 信越半導体株式会社 | 半導体ウェハの製作法 |
WO2002003472A2 (en) | 2000-06-29 | 2002-01-10 | California Institute Of Technology | Aerosol silicon nanoparticles for use in semiconductor device fabrication |
FR2817395B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
EP1421607A2 (en) | 2001-02-12 | 2004-05-26 | ASM America, Inc. | Improved process for deposition of semiconductor films |
US7019339B2 (en) * | 2001-04-17 | 2006-03-28 | California Institute Of Technology | Method of using a germanium layer transfer to Si for photovoltaic applications and heterostructure made thereby |
US20050026432A1 (en) | 2001-04-17 | 2005-02-03 | Atwater Harry A. | Wafer bonded epitaxial templates for silicon heterostructures |
US7238622B2 (en) | 2001-04-17 | 2007-07-03 | California Institute Of Technology | Wafer bonded virtual substrate and method for forming the same |
JP2002353082A (ja) * | 2001-05-28 | 2002-12-06 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
US20030129545A1 (en) * | 2001-06-29 | 2003-07-10 | Kik Pieter G | Method and apparatus for use of plasmon printing in near-field lithography |
FR2827078B1 (fr) | 2001-07-04 | 2005-02-04 | Soitec Silicon On Insulator | Procede de diminution de rugosite de surface |
CN100454552C (zh) * | 2001-07-17 | 2009-01-21 | 信越半导体株式会社 | 贴合晶片的制造方法及贴合晶片、以及贴合soi晶片 |
US6875671B2 (en) * | 2001-09-12 | 2005-04-05 | Reveo, Inc. | Method of fabricating vertical integrated circuits |
US6804062B2 (en) * | 2001-10-09 | 2004-10-12 | California Institute Of Technology | Nonimaging concentrator lens arrays and microfabrication of the same |
NL1019277C2 (nl) | 2001-11-01 | 2003-05-07 | Vivici | Inrichting voor het stellen van een diagnose. |
US20030111013A1 (en) * | 2001-12-19 | 2003-06-19 | Oosterlaken Theodorus Gerardus Maria | Method for the deposition of silicon germanium layers |
FR2834123B1 (fr) * | 2001-12-21 | 2005-02-04 | Soitec Silicon On Insulator | Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report |
US20030230778A1 (en) * | 2002-01-30 | 2003-12-18 | Sumitomo Mitsubishi Silicon Corporation | SOI structure having a SiGe Layer interposed between the silicon and the insulator |
US7121474B2 (en) | 2002-06-18 | 2006-10-17 | Intel Corporation | Electro-optical nanocrystal memory device |
FR2842650B1 (fr) * | 2002-07-17 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique |
US7294582B2 (en) * | 2002-07-19 | 2007-11-13 | Asm International, N.V. | Low temperature silicon compound deposition |
US6818529B2 (en) | 2002-09-12 | 2004-11-16 | Applied Materials, Inc. | Apparatus and method for forming a silicon film across the surface of a glass substrate |
JP2004134672A (ja) * | 2002-10-11 | 2004-04-30 | Sony Corp | 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置 |
US7041931B2 (en) * | 2002-10-24 | 2006-05-09 | Applied Materials, Inc. | Stepped reflector plate |
FR2848336B1 (fr) * | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
JP4373085B2 (ja) * | 2002-12-27 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、剥離方法及び転写方法 |
US6911379B2 (en) * | 2003-03-05 | 2005-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming strained silicon on insulator substrate |
US7238595B2 (en) * | 2003-03-13 | 2007-07-03 | Asm America, Inc. | Epitaxial semiconductor deposition methods and structures |
JP3880977B2 (ja) * | 2003-03-27 | 2007-02-14 | イビデン株式会社 | 真空チャック |
FR2856192B1 (fr) * | 2003-06-11 | 2005-07-29 | Soitec Silicon On Insulator | Procede de realisation de structure heterogene et structure obtenue par un tel procede |
US7029995B2 (en) | 2003-06-13 | 2006-04-18 | Asm America, Inc. | Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy |
US6771410B1 (en) * | 2003-06-18 | 2004-08-03 | Intel Corporation | Nanocrystal based high-speed electro-optic modulator |
US7439158B2 (en) * | 2003-07-21 | 2008-10-21 | Micron Technology, Inc. | Strained semiconductor by full wafer bonding |
US20060024435A1 (en) * | 2003-10-20 | 2006-02-02 | Dean Holunga | Turbulent mixing aerosol nanoparticle reactor and method of operating the same |
US6992025B2 (en) * | 2004-01-12 | 2006-01-31 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
FR2867310B1 (fr) * | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Technique d'amelioration de la qualite d'une couche mince prelevee |
WO2005101516A2 (en) * | 2004-04-07 | 2005-10-27 | California Institute Of Technology | Sequentially charged nanocrystal light emitting device |
EP1605502A1 (en) * | 2004-06-08 | 2005-12-14 | Interuniversitair Microelektronica Centrum Vzw | Transfer method for the manufacturing of electronic devices |
US7265030B2 (en) * | 2004-07-20 | 2007-09-04 | Sharp Laboratories Of America, Inc. | Method of fabricating silicon on glass via layer transfer |
WO2006015185A2 (en) | 2004-07-30 | 2006-02-09 | Aonex Technologies, Inc. | GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER |
US7279400B2 (en) * | 2004-08-05 | 2007-10-09 | Sharp Laboratories Of America, Inc. | Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass |
US7557375B2 (en) | 2004-08-05 | 2009-07-07 | California Institute Of Technology | Method for fabricating crystalline silicon |
JP5042837B2 (ja) * | 2004-09-21 | 2012-10-03 | ソイテック | 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法 |
US20060071213A1 (en) | 2004-10-04 | 2006-04-06 | Ce Ma | Low temperature selective epitaxial growth of silicon germanium layers |
US7846759B2 (en) * | 2004-10-21 | 2010-12-07 | Aonex Technologies, Inc. | Multi-junction solar cells and methods of making same using layer transfer and bonding techniques |
US20060108688A1 (en) | 2004-11-19 | 2006-05-25 | California Institute Of Technology | Large grained polycrystalline silicon and method of making same |
WO2006093817A2 (en) * | 2005-02-28 | 2006-09-08 | Silicon Genesis Corporation | Substrate stiffness method and resulting devices |
-
2006
- 2006-02-24 WO PCT/US2006/006497 patent/WO2006093817A2/en active Application Filing
- 2006-02-24 US US11/361,834 patent/US7772088B2/en active Active - Reinstated
- 2006-02-24 JP JP2007558077A patent/JP2008532317A/ja active Pending
- 2006-02-24 KR KR1020077022337A patent/KR20070107180A/ko not_active Application Discontinuation
- 2006-02-24 US US11/361,855 patent/US8241996B2/en active Active
- 2006-02-24 EP EP06721019.5A patent/EP1894234B1/en active Active
- 2006-02-24 CN CN2006800147527A patent/CN101248519B/zh active Active
- 2006-03-01 TW TW095106799A patent/TWI428956B/zh active
-
2013
- 2013-09-09 JP JP2013186479A patent/JP5988389B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
EP1894234A4 (en) | 2015-01-21 |
EP1894234A2 (en) | 2008-03-05 |
US8241996B2 (en) | 2012-08-14 |
KR20070107180A (ko) | 2007-11-06 |
TW200633001A (en) | 2006-09-16 |
US20060211219A1 (en) | 2006-09-21 |
US20060205180A1 (en) | 2006-09-14 |
EP1894234B1 (en) | 2021-11-03 |
CN101248519B (zh) | 2011-08-24 |
WO2006093817A2 (en) | 2006-09-08 |
CN101248519A (zh) | 2008-08-20 |
JP2008532317A (ja) | 2008-08-14 |
JP2014007421A (ja) | 2014-01-16 |
US7772088B2 (en) | 2010-08-10 |
TWI428956B (zh) | 2014-03-01 |
WO2006093817A3 (en) | 2006-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5988389B2 (ja) | レイヤ転送プロセス用の基板強化方法および結果のデバイス | |
US8012855B2 (en) | Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process | |
US20070029043A1 (en) | Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process | |
US6291313B1 (en) | Method and device for controlled cleaving process | |
US7479441B2 (en) | Method and apparatus for flag-less water bonding tool | |
US7166520B1 (en) | Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process | |
US5994207A (en) | Controlled cleavage process using pressurized fluid | |
US6284631B1 (en) | Method and device for controlled cleaving process | |
US6171965B1 (en) | Treatment method of cleaved film for the manufacture of substrates | |
US6582999B2 (en) | Controlled cleavage process using pressurized fluid | |
US20070032044A1 (en) | Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back | |
EP0995227A1 (en) | A controlled cleavage process | |
KR101526245B1 (ko) | 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법 | |
US20070122997A1 (en) | Controlled process and resulting device | |
KR20090105910A (ko) | 거친 계면을 생성하고 조절하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131009 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160804 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5988389 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |