CN101663733B - 制造绝缘体上硅衬底和半导体器件的方法 - Google Patents

制造绝缘体上硅衬底和半导体器件的方法 Download PDF

Info

Publication number
CN101663733B
CN101663733B CN2008800127490A CN200880012749A CN101663733B CN 101663733 B CN101663733 B CN 101663733B CN 2008800127490 A CN2008800127490 A CN 2008800127490A CN 200880012749 A CN200880012749 A CN 200880012749A CN 101663733 B CN101663733 B CN 101663733B
Authority
CN
China
Prior art keywords
substrate
crystal semiconductor
single crystal
layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800127490A
Other languages
English (en)
Other versions
CN101663733A (zh
Inventor
神保安弘
小路博信
大沼英人
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101663733A publication Critical patent/CN101663733A/zh
Application granted granted Critical
Publication of CN101663733B publication Critical patent/CN101663733B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的一个目的是提供即使使用像玻璃衬底或塑料衬底那样的柔性衬底，也可以高产率地制造可以用在实际应用中的含有SOI层的SOI衬底的方法。并且，本发明的另一个目的是提供使用这样的SOI衬底高产率地制造薄半导体器件的方法。当将单晶半导体衬底与含有绝缘表面的柔性衬底结合和分离单晶半导体衬底以制造SOI衬底时，激活结合表面之一或两者，然后将含有绝缘表面的柔性衬底和单晶半导体衬底相互附接在一起。

Description

制造绝缘体上硅衬底和半导体器件的方法
技术领域
本发明涉及绝缘体上硅(SOI)衬底、使用SOI衬底制造的半导体器件及其制造方法。本发明尤其涉及结合(bonding)SOI技术，并且还涉及提供将单晶或多晶半导体层与含有绝缘表面的柔性衬底结合获得的SOI衬底、使用SOI衬底制造的半导体器件及其制造方法。
背景技术
人们已经开发出了取代将单晶半导体的晶锭(ingot)切成薄片制造的硅片、使用在绝缘表面上含有薄单晶半导体层的称为绝缘体上硅(SOI)衬底的单晶半导体衬底的集成电路。当使用SOI衬底形成要包括在集成电路中的晶体管时，可以减小晶体管的漏极与衬底之间的寄生电容，并且可以使半导体集成电路具有较高的性能。因此，SOI衬底已经引起人们注意。
作为制造SOI衬底的方法，氢离子注入分离法是已知的(例如，参见参考文献1：美国专利第6,372,609号)。氢离子注入分离法是将氢离子注入硅片中，在距表面预定深度的位置处形成微泡层(microbublle layer)，将注入氢离子的表面叠在另一个硅片上，进行热处理，将微泡层用作解理面引起分离，并且将薄硅层(SOI层)与所述另一个硅片结合的方法。除了分离SOI层的热处理之外，还有必要在氧化气氛中进行热处理，以在SOI层上形成氧化物层，除去氧化物层，在还原气氛中在1000℃～1300℃进行热处理，提高结合强度，并且恢复SOI层的表面上的受损层。
使用SOI衬底的半导体器件的已知例子之一由本申请人公开(参见参考文献2：日本已公布专利申请第2000-12864号)。它公开了在那种情况下也有必要在1050℃～1150℃进行热处理，以便消除SOI层中由应力引起的俘获能级和缺陷。
制造SOI衬底的传统方法要求在1000℃或更高的高温进行热处理，以便加强SOI衬底与SOI层之间的结合强度和恢复SOI层的表面上的受损层。因此，在用于制造液晶面板的玻璃衬底、耐热温度为大约700℃的衬底或耐热温度较低的塑料衬底上形成SOI层是不可能的。即使通过氢离子注入分离法在玻璃衬底上提供了SOI层，由于不能应用提高结合强度的高温热处理，也存在SOI层的结合强度弱的问题。
柔性衬底因柔性衬底具有薄的厚度和易弯曲而难以固定，并且难以处理；因此，存在使用柔性衬底制造半导体器件产率低的问题。
发明内容
鉴于上述问题，本发明的一个目的是提供即使使用像玻璃衬底或塑料衬底那样的柔性衬底，也可以高产率地制造可以用在实际应用中的含有SOI层的SOI衬底的方法。并且，本发明的另一个目的是提供使用这样的SOI衬底高产率地制造薄半导体器件的方法。
当将单晶半导体衬底与含有绝缘表面的柔性衬底结合制造SOI衬底时，激活结合表面之一或两者，然后将含有绝缘表面的柔性衬底和单晶半导体衬底相互附接在一起。例如，用原子束或离子束照射含有绝缘表面的柔性衬底和单晶半导体衬底的结合表面的至少一个。或者，可以进行等离子照射或自由基处理(radical treatment)。并且，可以通过氧等离子体对含有绝缘表面的柔性衬底和单晶半导体衬底的结合表面的至少一个进行处理，或用臭氧水清洗成亲水的。通过这样的表面处理，即使热处理步骤的温度大于等于250℃且小于400℃，也可以容易地使不同类型的材料相互结合。
在将单晶半导体衬底与含有绝缘表面的柔性衬底结合时，将有机硅烷用作要形成结合的表面之一或两者上的材料形成氧化硅层。可以使用的有机硅烷的例子包括像四乙氧基硅烷(TEOS)、四甲基硅烷(化学式：Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷、和三二甲氨基硅烷那样的含硅化合物。换句话说，在具有使单晶半导体层(SOI)层与含有绝缘表面的柔性衬底结合的结构的SOI衬底中，提供了形成平滑激活表面的氧化硅层，作为要形成结合的表面之一或两者上的结合表面。
要与含有绝缘层的柔性衬底结合的SOI层通过分离在单晶半导体衬底中形成的易碎区(fragile region)获得。易碎区是用加速离子照射单晶半导体衬底形成的，加速离子是使用氢、氦、或以氟为代表的卤素的气体作为源气体通过离子激发生成的。在这种情况下，优选用质量不同的单种原子的多种离子或质量不同的多种原子的多种离子进行照射。在用氢离子照射的情况下，氢离子优选包括H3 +离子比例高的H+、H2 +和H3 +。在用电离氦照射的情况下，甚至可以只通过离子掺杂而无需质量分离地实质上将He +离子单独掺入单晶半导体衬底中。注意，术语“实质上”意味着单晶半导体衬底还掺有微量的电离气氛元素。
在将单晶半导体衬底与含有绝缘表面的柔性衬底结合之前，在要与含有绝缘表面的柔性衬底结合的SOI层中，对单晶半导体衬底进行热处理，使易碎区更易碎，以便分离在单晶半导体衬底中形成的易碎区。在这种情况下，在使用压力件将压力施加在单晶半导体衬底的表面上的同时进行热处理，以阻止来自易碎区的变成气体的离子。或者，在单晶半导体衬底上形成绝缘层并进行热处理。
在将与单晶半导体衬底分离的单晶半导体层与含有绝缘表面的柔性衬底结合之前，用加速离子照射、然后加热单晶半导体衬底，以形成作为使单晶半导体衬底的一部分易碎的区域的易碎区，从而使耐热性低的柔性衬底和单晶半导体衬底相互结合并可以制造出SOI衬底。利用这种结构，即使使用像塑料衬底那样耐热温度低的衬底，也可以高产率地获得含有通过结合强度高的结合部分与衬底结合的SOI层的SOI衬底。并且，可以制造出使用SOI衬底的半导体器件。
附图说明
在附图中：
图1是示出SOI衬底的结构的截面图；
图2是示出SOI衬底的结构的截面图；
图3A和3B是每一个都示出SOI衬底的结构的截面图；
图4A和4B是每一个都示出SOI衬底的结构的截面图；
图5A～图5D是说明制造SOI衬底的方法的截面图；
图6A～图6D是说明制造SOI衬底的方法的截面图；
图7A～图7D是说明制造SOI衬底的方法的截面图；
图8A～图8D是说明制造SOI衬底的方法的截面图；
图9A～图9E是说明使用SOI衬底制造半导体器件的方法的截面图；
图10A和10B是说明使用SOI衬底制造半导体器件的方法的截面图；
图11A～图11D是说明使用SOI衬底制造半导体器件的方法的截面图；
图12A和12B是说明使用SOI衬底制造半导体器件的方法的截面图；
图13A～图13D是说明使用SOI衬底制造半导体器件的方法的截面图；
图14A和14B是说明使用SOI衬底制造半导体器件的方法的截面图；
图15是示出使用SOI衬底获得的微处理器的结构的框图；
图16是示出使用SOI衬底获得的RFCPU的结构的框图；
图17是示范将SOI层与用于制造显示面板的母体玻璃结合的情况的平面图；
图18A和18B是示出包括使用SOI层的像素晶体管的显示面板的例子的视图；
图19是氢离子物质的能量图；
图20是示出离子质谱测量的结果的能量图；
图21是示出离子质谱测量的结果的能量图；
图22是示出加速电压是80kV时沿着深度方向的氢分布(测量值和计算值)的图形；
图23是示出加速电压是80kV时沿着深度方向的氢分布(测量值、计算值和拟合函数)的图形；
图24是示出加速电压是60kV时沿着深度方向的氢分布(测量值、计算值和拟合函数)的图形；
图25是示出加速电压是40kV时沿着深度方向的氢分布(测量值、计算值和拟合函数)的图形；和
图26是拟合参数比(氢原子比和氢离子物质比)的列表。
在下文中，将利用附图描述本发明的实施方式和实施例。然而，本发明可以以许多不同的方式实现，本领域的普通技术人员容易明白，可以对本发明的方式和细节作各种各样的改变，除非这样的改变偏离本发明的精神和范围。因此，不应该将本发明解释成局限于包括在本说明书中的实施方式和实施例的描述。
具体实施方式
(第1实施方式)
图1示出了按照本发明的SOI衬底的一种结构。在图1中，基础衬底(base substrate)100是在SOI衬底中设置有SOI层的衬底，该衬底是柔性的且含有绝缘表面。作为基础衬底的典型例子，可以给出柔性绝缘衬底、在表面上设置有绝缘层的柔性金属衬底等。作为柔性绝缘衬底，可以给出由PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)、PES(聚醚砜)、聚丙烯、聚丙烯硫化物、聚碳酸酯、聚醚酰亚胺、聚苯硫醚、聚苯醚、聚砜、或聚邻苯二甲酰胺等形成的塑料衬底，或由纤维材料制成的纸。
通过对柔性绝缘衬底使用预浸料坯(prepreg)，可以防止点压力和线压力对SOI衬底和以后制造的半导体器件造成的损害。预浸料坯的典型例子可以通过如下方式获得：用有机溶剂稀释氟树脂获得的复合物(composition)浸渍像聚乙烯醇纤维、聚酯纤维、聚酰胺纤维、聚乙烯纤维、芳纶纤维、聚对亚苯基苯并双噁唑纤维、玻璃纤维、碳纤维等那样的纤维体，然后通过烘干使有机溶剂挥发使像环氧树脂、不饱和聚酯树脂、聚酰胺树脂、氟树脂等那样的基体树脂(matrixresin)半硬化。
并且，作为柔性绝缘衬底，可以使用诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃和钡硼硅酸盐玻璃的用在电子工业中的各种玻璃衬底的任何一种。
作为在表面上设置有绝缘层的柔性金属衬底，可以给出其上形成有像氧化硅层、氮化硅层、氧氮化硅、氮化铝层、或氧化铝层的绝缘层的金属膜、金属片等。注意，绝缘层不局限于上述绝缘层，也可以使用其它适当的绝缘层。
SOI层102是单晶半导体层，通常使用单晶硅。或者，可以使用可以通过氢离子注入分离法与多晶半导体衬底分离的硅或可以通过氢离子注入分离法与单晶半导体衬底或多晶半导体衬底分离的锗。又或，可以使用像硅锗、砷化镓或磷化铟那样的化合物半导体的结晶半导体衬底。
注意，在本实施方式中和在本实施方式之后的实施方式中，作为SOI层102的典型例子，使用了单晶半导体层。当取代单晶半导体衬底而使用多晶半导体衬底时，SOI层102被多晶半导体层取代。当取代单晶半导体衬底而使用结晶半导体衬底时，SOI层102被结晶半导体层取代。
如图2所示，可以在基础衬底100与SOI层102之间提供含有平滑激活表面的结合层(在结合界面上形成的层)104。如图2所示的SOI衬底通过在SOI层102的表面上形成含有平滑激活表面的结合层104，并且将含有平滑激活表面的结合层104与基础衬底100结合来制造。注意，SOI衬底也可以通过在基础衬底100的表面上形成含有平滑激活表面的结合层104，并且将含有平滑激活表面的结合层104与SOI层102结合来制造。
氧化硅层适用于结合层104。尤其，通过化学气相沉积法使用有机硅烷气体形成的氧化硅层是优选的。作为有机硅烷气体，可以使用像四乙氧基硅烷、四甲基硅烷、四甲基环四硅氧烷、八甲基环四硅氧烷、六甲基二硅氮烷、三乙氧基硅烷、或三二甲氨基硅烷那样的含硅化合物。通过对单晶半导体衬底进行高温热处理形成的热氧化物层或化学氧化物也可以用于结合层104。例如，可以通过用含臭氧水溶液处理要成为SOI层的单晶半导体衬底的表面形成化学氧化物。优选地，形成反映单晶半导体衬底表面平坦性的化学氧化物。
含有激活的平滑表面的结合层104设置成1nm(纳米)到600nm，优选地，5nm到500nm，更优选地，5nm到200nm的厚度。对于这样的厚度，可以使要形成结合的表面(将形成结合的表面)的表面粗糙度变平滑，并且还保证该层的生长表面的平滑性。另外，提供结合层104使得可以减轻要相互结合的基础衬底和SOI层的热变形。在将SOI层102与作为含有绝缘表面的柔性衬底的基础衬底100结合时，通过提供由氧化硅层制成的结合层104，可以使基础衬底100和SOI层102牢固地结合在一起，该氧化硅层优选热氧化物层、用臭氧水处理单晶半导体衬底的表面形成的氧化硅层、或将有机硅烷用作基础衬底100和SOI层102的结合表面之一或两者上的材料形成的氧化硅层。
图3A到4B示出了在基础衬底100和SOI层102之间至少提供阻挡层105和结合层104的结构。当将SOI层102与基础衬底100结合时，通过提供阻挡层105，可以防止SOI层102受到从用作基础衬底100的柔性绝缘衬底、柔性金属衬底、和含有绝缘表面的柔性衬底扩散的像碱金属、碱土金属等的运动离子那样的杂质污染。作为阻挡层105，优选使用含氮绝缘层。通常，阻挡层105是通过堆叠一个或多个氮化硅层、氮氧化硅层、氧氮化硅层、氮化铝层、氮氧化铝层、或氧氮化铝层形成的。阻挡层120可以通过，例如，从SOI层102侧开始堆叠氧氮化硅层和氮氧化硅层形成。作为阻挡层105，使用了蚀刻速率低的致密层，从而可以提高阻挡层105的阻挡功能。作为蚀刻速率低的致密层，可以形成含氮绝缘层、氧化硅层、氧氮化硅层、氮氧化硅层、氮化铝层等。
注意，氧氮化硅层指含氧多于含氮的层，在使用卢瑟福(Rutherford)背散射谱(RBS)和氢前向散射(HFS)进行测量的情况下，包括浓度范围分别为50％～70％(原子百分比)、0.5％～15％、25％～35％和0.1％～10％的氧、氮、硅、和氢。并且，氮氧化硅层指含氮多于含氧的层，在使用RBS和HFS进行测量的情况下，包括浓度范围分别为5％～30％、20％～55％、25％～35％和10％～30％的氧、氮、硅、和氢。注意，氮、氧、硅、和氢的百分比落在上面给出的范围之内，其中包含在氧氮化硅层或氮氧化硅层中的原子的总数被定义成100％。
图3A示出了按照本发明的SOI衬底的另一种结构。图3A示出了在结合层104和基础衬底100之间提供阻挡层105的结构。这里，在基础衬底100上形成阻挡层105，在SOI层102的表面上形成结合层104，并且使阻挡层105和结合层104相互结合。或者，可以采用在基础衬底100上形成结合层104，在SOI层102的表面上形成阻挡层105，并且使阻挡层105和结合层104相互结合的结构。而且，还可以采用将阻挡层105和结合层104依次堆叠在基础衬底100或SOI层102的表面之一上，并且使结合层104与基础衬底100和SOI层102的另一个表面结合的结构。
图3B示出了在基础衬底100和SOI层102之间提供结合层104和多个阻挡层105和120的结构。这里，在基础衬底100上形成阻挡层105，将阻挡层120和结合层104依次堆叠在SOI层102的表面上，并且使阻挡层105和结合层104相互结合。或者，也可以采用将阻挡层105和结合层104依次堆叠在基础衬底100上，在SOI层102的表面上提供阻挡层120，并且使阻挡层120和结合层104相互结合的结构。
图4A和4B示出了除了阻挡层105和结合层104之外，在基础衬底100和SOI层102之间还至少提供了绝缘层121的结构。绝缘层121可以设置在SOI层102与结合层104之间、结合层104与阻挡层105之间、和基础衬底100与阻挡层105之间。
图4A示出了在基础衬底100和SOI层102之间提供了结合层104、阻挡层105和绝缘层121的结构。这里，在基础衬底100上提供了阻挡层105，将绝缘层121和结合层104依次堆叠在SOI层102的表面上，并且使阻挡层105和结合层104相互结合。或者，也可以采用将阻挡层105和结合层104依次堆叠在基础衬底100上，在SOI层102的表面上提供绝缘层121，并且使结合层104和绝缘层121相互结合的结构。
图4B示出了在基础衬底100的表面上，除了阻挡层105之外，还为SOI层102提供了阻挡层120的结构。这里，在基础衬底100上形成阻挡层105，将绝缘层121、阻挡层120、和结合层104依次堆叠在SOI层102的表面上，并且使阻挡层105和结合层104相互结合。或者，也可以采用将阻挡层105和结合层104依次堆叠在基础衬底100上，将绝缘层121和阻挡层120依次堆叠在SOI层102的表面上，并且使结合层104和阻挡层120相互结合的结构。
绝缘层121优选是对单晶半导体衬底进行高温热处理形成的热氧化物层。并且，可以使用与结合层104类似，通过化学气相沉积方法使用有机硅烷气体沉积的氧化硅层。作为绝缘层121，也可以使用化学氧化物。化学氧化物可以通过，例如，用含臭氧水处理要成为SOI层的单晶半导体衬底的表面形成。由于化学氧化物反映了单晶半导体衬底表面的形状，因此单晶半导体衬底优选是平坦的，以便化学氧化物也变得平坦。
在本实施方式中所述的SOI衬底是将SOI层与柔性衬底结合形成的；因此，在本实施方式中所述的SOI衬底既柔又薄。
(第2实施方式)
下面参照图5A到图8D描述制造在第1实施方式中所述的SOI衬底的方法。
清洗如图5A所示的单晶半导体衬底101。用通过来自其表面的电场加速的离子照射单晶半导体衬底101，并且使离子的元素包含在单晶半导体衬底的预定深度处，以形成离子掺杂层。具体地说，离子掺杂层是像包含氢、氦或以氟为代表的卤素的区域那样，包含加速离子的元素的易碎层。在下文中，将离子掺杂层称为易碎区103。用加速离子照射要考虑到转移到基础衬底的SOI层的厚度。SOI层的厚度被设置成5nm～500nm，优选地，10nm～200nm，较优选地，10nm～100nm，进一步更为优选地，10nm～50nm。设置用离子照射单晶半导体衬底101时的加速电压要考虑到这样的厚度。注意，由于在分离之后通过抛光或溶化平坦化SOI层的表面，所以刚分离之后的SOI层的厚度优选设置成50nm～500nm。
易碎区103是用加速离子照射单晶半导体衬底形成的，加速离子是将氢、氦、或以氟为代表的卤素的气体用作源气体通过离子激发生成的。在这种情况下，优选用质量不同的单种原子的多种离子或质量不同的多种原子的多种离子进行照射。作为用这样离子照射的方法，可以给出离子掺杂方法、离子注入方法等。在用加速氢离子照射单晶半导体衬底的情况下，氢离子优选包括H3 +离子比例高的H+、H2 +和H3 +离子。借助于高比例的H3 +离子，可以提高引入效率且可以缩短照射时间。通过如此进行H3 +离子的比例高于H+离子或H2 +离子的比例的离子照射，与用H3 +离子的比例不高的离子进行照射的情况相比，单晶半导体衬底101包含大量氢离子，通过用少量离子照射就可以容易地进行以后在易碎区103处进行的分离。
当用加速离子照射单晶半导体衬底101时，需要用高浓度的离子照射单晶半导体衬底的表面。因此，单晶半导体衬底101的表面在一些情况下变粗糙。因此，使用氧化硅层、氮化硅层、氮氧化硅层等的单晶半导体衬底101的盖层(cap layer)被设置成在用加速离子照射的表面上具有50nm～200nm的厚度，从而可以防止用离子照射的表面受到损害和丧失其平坦性，这是优选的。
注意，本说明书中的离子掺杂方法指的是没有质量分离地用源气体生成且电场加速的电离气体照射一个对象、并使电离气体的元素包括在该对象中的方法。当使用离子掺杂装置时，即使使用大衬底，也可以高效地和高剂量地进行离子掺杂。
用于离子掺杂的加速电压可以设置成大于等于20kV(千伏)且小于等于100kV，优选地，大于等于20kV且小于等于70kV；剂量可以设置成大于等于1×1016ion/cm2(个离子/厘米2)且小于等于4×1016ion/cm2，优选地，大于等于1×1016ion/cm2且小于等于2.5×1016ion/cm2。在本实施方式中，用80kV的加速电压和2×1016ion/cm2的剂量进行离子掺杂。
接着，如图5B所示，在单晶半导体衬底101的表面上设置压力件122，将单晶半导体衬底101和压力件122布置得相互接触并对它们加热。也就是说，进行热处理和压力处理，从而在以后的处理中将易碎区103用作解理面可以容易地将单晶半导体衬底101与基础衬底100分离。注意，解理面指的是分离单晶半导体衬底的区域，在下文中将解理面称为分离区。热处理的温度小于分离易碎区103的温度，优选是易碎区103易碎的温度。例如，在大于等于250℃(优选地，大于等于300℃)且小于400℃(较优选地，小于350℃)的温度下进行热处理，从而在易碎区103中形成的微空隙(fine void)的体积发生变化。然而，由于在单晶半导体衬底的表面上设置了压力件122，所以可以保持单晶半导体衬底表面的平坦性。其结果是，由于在易碎区103中形成的微空隙的体积的变化，在易碎区103中发生变形，以便可以使易碎区103沿着易碎区更易碎。进行压力处理要考虑到基础衬底100和单晶半导体衬底101的耐压性，以便与结合表面垂直地施加压力。
图5C示出了将基础衬底100布置成与单晶半导体衬底101接触并使两个衬底相互结合的方式。充分清洗将形成结合的表面。然后，利用施加的压力将基础衬底100和单晶半导体衬底101布置得相互接触，以使基础衬底100和单晶半导体衬底101相互结合。该结合由范德瓦尔斯(Van der Waals)力形成。利用施加的压力将基础衬底100和单晶半导体衬底101布置得相互接触，从而可以通过氢键结合形成比通过范德瓦尔斯力形成的结合更强的结合。
为了形成有利的结合，优选激活将形成结合的表面。例如，用原子束或离子束照射将形成结合的表面。当使用原子束或离子束时，可以使用氩等的惰性气体中性原子束或惰性气体离子束。或者，可以进行等离子照射或自由基处理。并且，可以通过氧等离子体对含有绝缘表面的柔性衬底和单晶半导体衬底的结合表面的至少一个进行处理或用臭氧水清洗成亲水的。即使在大于等于250℃且小于400℃的温度下进行随后的热处理，这样的表面处理也可以容易地提高不同类型材料之间的结合强度。
注意，取代在将单晶半导体衬底101与基础衬底100结合之前进行的热处理，可以在将单晶半导体衬底101与基础衬底100结合之后从基础衬底100或单晶半导体衬底101侧用激光束照射单晶半导体衬底101，以便可以加热易碎区103。注意，当从单晶半导体衬底101侧进行用激光束的照射时，使用红外光的激光束。其结果是，形成易碎区，并且将易碎区用作分离区可以容易地将单晶半导体衬底101与基础衬底100分离。
如图5D所示，在将单晶半导体衬底101与基础衬底100结合之后，将易碎区103用作分离区地将单晶半导体衬底101与基础衬底100分离，从而获得SOI衬底。由于单晶半导体衬底101的表面与基础衬底100结合，结晶性(crystallinity)与单晶半导体衬底101相同的SOI层102保留在基础衬底100上。
在将易碎区103用作分离区地将单晶半导体衬底101与基础衬底100分离之前，优选引起触发(trigger)，以便可以容易地进行分离。具体地说，进行按所选(局部地)降低易碎区103和SOI层102之间的附着力的预处理，从而可以减少分离缺陷和提高产率。通常，可以给出从基础衬底100或单晶半导体衬底101侧通过激光束或切割机在易碎区103中形成槽的例子。
当将单晶半导体衬底101与基础衬底100分离时，在基础衬底100和单晶半导体衬底101的表面的至少一个上设置可以通过光或热分离的粘合片，固定基础衬底100和单晶半导体衬底101之一，分离另一个，以便可以容易地进行分离。此时，通过为未固定的基础衬底100和单晶半导体衬底101的另一个提供支承件，可以容易地执行分离过程。
注意，优选对通过分离获得的SOI层进行CMP(化学机械抛光)，以便平坦化SOI层的表面。并且，可以不使用像CMP那样的物理抛光方法，而通过用激光束照射表面平坦化SOI层的表面。注意，激光束照射优选在小于等于10ppm(百万分之一)的氧浓度下在氮气氛中进行。这是因为存在当在氧气氛中进行激光束照射时SOI层的表面变粗糙的可能性。为了使获得的SOI层变薄，可以进行CMP等。
并且，在如图5B所示的单晶半导体衬底101的表面上设置压力件122之前，可以在单晶半导体衬底101的表面上形成结合层104。或者，在如图5B所示的单晶半导体衬底101的表面上设置压力件122，将单晶半导体衬底101和压力件122布置得相互接触并对它们加热，然后可以在单晶半导体衬底101的表面上形成结合层104。此后，如图5C所例示，将结合层104和基础衬底100布置得相互接触，从而可以容易地使两者相互结合。
按照本实施方式，可以使耐热性低的柔性衬底和单晶半导体衬底相互结合，从而制造出SOI衬底。利用这种结构，即使使用像塑料衬底那样耐热温度低的衬底，也可以高产率地获得含有以高结合强度通过结合部分与衬底结合的SOI层的SOI衬底。并且，可以制造出既柔又薄的SOI衬底。
(第3实施方式)
接着，参照图6A到6D描述制造与在上面实施方式中所述的SOI衬底不同的SOI衬底的方法。在图6A到6D中，描述了使用结合层将基础衬底100和单晶半导体衬底101相互结合的方式。另外，还描述了不使用压力件地将基础衬底100和单晶半导体衬底101相互结合的方式。
与图5A类似，如图6A所示，用通过来自其表面的电场加速的离子照射清洗过的单晶半导体衬底101，并且使离子的元素包含在单晶半导体衬底的预定深度处，以形成易碎区103。
接着，如图6B所示，在单晶半导体衬底101上至少形成盖层123和结合层104。这里，在单晶半导体衬底101的表面上形成盖层123，并且在盖层123上形成结合层104。
这里，结合层104和盖层123至少一个的厚度优选较厚。尽管在以后的过程中通过热处理使在易碎区103中形成的微空隙的体积发生变化，但在单晶半导体衬底的表面上设置了盖层123，使得可以保持单晶半导体衬底表面的平坦性。于是，也可以保持设置在盖层123上的结合层104的平坦性。其结果是，由于在易碎区103中形成的微空隙的体积变化，在易碎区103中发生变形，从而可以使易碎区103沿着易碎区更易碎。尤其，当使盖层123的厚度较大时，在热处理中与单晶半导体衬底101的表面垂直地施加压力，以便可以保持被离子照射的单晶半导体衬底的表面的平坦性，并可以形成易碎区。
盖层123可以使用含氮绝缘层和/或氧化硅层的单层或叠层形成。注意，当使用合氮绝缘层形成一部分或整个盖层123时，盖层123也起阻挡层的作用，这是优选的。
接着，进行加热，并且使在易碎区102中形成的微空隙的体积发生变化。其结果是，在以后的过程中将易碎区用作分离区，可以容易地将单晶半导体衬底101与基础衬底100分离。热处理的温度优选小于在易碎区103中发生分离的温度，且大于等于形成易碎区103的温度。例如，在大于等于250℃(优选地，大于等于300℃)且小于400℃(较优选地，小于350℃)的温度下进行热处理。
在图6C中，单晶半导体衬底101设置有盖层123和结合层104。图6C示出了将结合层104的基础衬底100布置得相互接触和相互结合的过程。为单晶半导体衬底101设置的结合层104和基础衬底100通过布置成相互接触而相互结合。
为了形成有利的结合，可以激活结合层104和基础衬底100的表面的至少一个。例如，用原子束或离子束照射将形成结合的表面。当使用原子束或离子束时，可以使用氩等的惰性气体中性原子束或惰性气体离子束。或者，可以进行等离子照射或自由基处理。并且，可以通过氧等离子体对基础衬底100和结合层104的结合表面的至少一个进行处理或用臭氧水清洗成亲水的。即使在小于400℃的温度下进行热处理，这样的表面处理也使得可以容易地进行不同类型材料之间的结合。
此后，如图6D所示，可以通过分离单晶半导体衬底101获得SOI衬底。注意，优选平坦化通过分离获得的SOI层的表面。并且，可以进行CMP等，以使获得的SOI层变薄。在将易碎区103用作分离区地将单晶半导体衬底101与基础衬底100分离之前，可以引起触发，以便可以容易地进行分离。当将单晶半导体衬底101与基础衬底100分离时，在基础衬底100和单晶半导体衬底101的表面的至少一个上设置可以通过光或热分离的粘合片，固定基础衬底100和单晶半导体衬底101之一，分离另一个，以便可以更容易地进行分离。此时，通过为未固定的基础衬底100和单晶半导体衬底101的另一个提供支承件，可以容易地执行分离过程。
注意，取代在将单晶半导体衬底101与基础衬底100结合之前进行的热处理，可以在将单晶半导体衬底101与基础衬底100结合之后从基础衬底100侧或单晶半导体衬底101侧用激光束照射单晶半导体衬底101，并且可以加热易碎区103。注意，当从单晶半导体衬底101侧进行用激光束的照射时，使用具有单晶半导体衬底吸收的波长的激光束，通常是红外光。其结果是，可以将易碎区用作分离区地将单晶半导体衬底101与基础衬底100分离。
按照本实施方式，可以使耐热性低的柔性衬底和单晶半导体衬底相互结合，从而制造出SOI衬底。利用这种结构，即使使用像塑料衬底那样耐热温度低的衬底，也可以高产率地获得含有以高结合强度通过结合部分与衬底结合的SOI层的SOI衬底。并且，可以制造出既柔又薄的SOI衬底。
(第4实施方式)
接着，参照图7A到7D描述制造与在上面实施方式中所述的SOI衬底不同的SOI衬底的方法。这里，在支承衬底上形成分离层，并且在分离层上形成SOI层。在使基础衬底与SOI层结合之后，将基础衬底与支承衬底分离。因此，制造出SOI衬底。
如图7A所示，在支承衬底130上形成分离层131，并且在分离层131上形成绝缘层132。这里，支承衬底130是形成分离层的衬底。作为支承衬底130，优选使用具有可以承受在易碎区中发生破裂的热处理温度(通常，400℃～600℃)的耐热性的衬底。通常，可以使用玻璃衬底、石英衬底、陶瓷衬底、金属衬底、硅片等。
分离层131是通过溅射法、等离子CVD(化学气相沉积)法、涂层法、印刷法等使用单层或叠层形成的，所述单层或叠层由从钨、钼、钛、钽、铌、镍、钴、锆、锌、钌、铑、钯、锇、铱、或硅中选择的元素，或包含上述元素作为其主要成分的合金材料或化合物材料形成。当形成含硅层作为分离层131时，含硅层的晶体结构可以是非晶结构、微晶结构、和多晶结构的任何一种。这里，涂层法是像旋涂法或液滴排放法那样，在要处理的对象上排放溶液以形成分离层的方法。液滴排放法是通过小孔(minute hole)排放包含细粒的复合物的液滴，并形成预定形状的图案的方法。
当分离层131具有单层结构时，优选形成含钨、钼、或钨钼混合物的层。或者，形成包含如下任何一种的层：氧化钨、氧氮化钨、氧化钼、氧氮化钼、钨钼混合物的氧化物、或钨钼混合物的氧氮化物。注意，钨钼混合物对应于例如钨钼合金。
当分离层131具有叠层结构时，优选形成金属层作为第一层，并优选形成金属氧化物层作为第二层。通常，形成含钨、钼、或钨钼混合物的层作为第一层，和形成包含如下任何一种的层作为第二层：钨、钼、或钨钼混合物的氧化物；钨、钼、或钨钼混合物的氮化物；钨、钼、或钨钼混合物的氧氮化物；和钨、钼、或钨钼混合物的氮氧化物。
当分离层131具有形成金属层作为第一层和形成金属氧化物层作为第二层的叠层结构时，可以利用如下方法形成叠层结构：形成例如含钨层作为金属层；以及在该金属层上面形成例如氧化硅层作为由氧化物形成的绝缘层132，从而在含钨层和绝缘层之间的界面中形成包含钨氧化物的层作为金属氧化物层。此外，金属氧化物层可以以这样的方式形成，即，对金属层的表面进行热氧化处理、氧等离子处理、使用像臭氧水那样具有强氧化性的溶液的处理等。
并且，作为分离层131，可以形成金属层作为第一层，并可以形成金属氮化层或金属氧氮化层作为第二层。通常，在形成含钨层作为第一层之后，可以形成氮化钨层或氧氮化钨层作为第二层。
绝缘层132是通过溅射法、等离子CVD法、涂层法、印刷法等，利用无机化合物并使用单层或多层结构形成的。作为无机化合物的典型例子，可以给出氧化硅、氮化硅、氧氮化硅、氮氧化硅等。注意，氮化硅、氮氧化硅、氧氮化硅等用于起基本层作用的绝缘层132，从而可以防止水分或像氧那样的气体等从外部进入以后形成的元件层中。
并且，绝缘层132可以具有叠层结构。例如，可以通过堆叠多层无机化合物形成绝缘层132。通常，可以通过堆叠两层或更多层氧化硅、氮氧化硅、氮化硅、和氧氮化硅形成绝缘层132。
接着，通过布置成相互接触使含有通过在第2或3实施方式中所述的过程变得易碎的易碎区103的单晶半导体衬底101和绝缘层132相互结合。
为了形成有利的结合，可以激活绝缘层132和单晶半导体衬底101的表面的至少一个。例如，用原子束或离子束照射将形成结合的表面。当使用原子束或离子束时，可以使用氩等的惰性气体中性原子束或惰性气体离子束。或者，可以进行等离子照射或自由基处理。并且，可以通过氧等离子体对绝缘层132和单晶半导体衬底132的结合表面的至少一个进行处理或用臭氧水清洗成亲水的。即使热处理步骤的温度大于等于250℃且小于400℃，这样的表面处理也使得可以容易地进行不同类型材料之间的结合。
如图7B所示，通过热处理和压力处理，将易碎区103用作分离层地将单晶半导体衬底101与支承衬底130分离。热处理优选在小于等于支承衬底130的耐热温度的温度下进行。例如，在400℃～600℃进行热处理，从而使在易碎区103中形成的微空隙的体积发生变化，可以沿着易碎区103将单晶半导体衬底101与支承衬底130分离。
此时，取代热处理，用激光束照射单晶半导体衬底101，以便可以使在易碎区103中形成的微空隙的体积发生变化。优选使用透过单晶半导体衬底并具有被包含在易碎区103中的元素吸收的波长的激光束。通常，可以使用红外线。
在分离了单晶半导体衬底之后，优选平坦化SOI层的表面。并且，可以进行CMP等，以使获得的SOI层变薄。在将易碎区103用作分离区地将单晶半导体衬底101与支承衬底130分离之前，可以引起触发，以便可以容易地进行分离。当将单晶半导体衬底101与支承衬底130分离时，在支承衬底130和单晶半导体衬底101的表面的至少一个上设置可以通过光或热分离的粘合片，固定支承衬底130和单晶半导体衬底101之一，分离另一个，以便可以更容易地进行分离。此时，通过为未固定的支承衬底130和单晶半导体衬底101的另一个提供支承件，可以容易地执行分离过程。
接着，如图7C所示，通过基础衬底100和SOI层102的热压结合，可以将基础衬底100牢固地附接在SOI层102上。或者，可以使用粘合剂(未示出)将基础衬底100牢固地附接在SOI层102上。如在第2实施方式中所述，可以通过布置成相互接触使SOI层102和基础衬底100相互结合。
接着，如图7D所示，通过物理方法将牢固附接在SOI层102上的基础衬底100与支承衬底130分离。物理方法指的是改变某种类型的动能或机械能的动力方法或机械方法。典型的物理方法指的是施加机械力，例如，通过人手或夹具拉动，或一边使滚轮滚动一边分离。此时，如果在基础衬底100和支承衬底130的表面的至少一个上设置可以通过光或热分离的粘合片，可以更容易地进行分离。
让液体渗透到分离层131和绝缘层132的界面中，然后可以将基础衬底100与支承衬底130分离。
这里，在分离层131与绝缘层132的界面、分离层131、和支承衬底130与分离层131的界面的任何一个位置处引起分离，以便可以将元件层与支承衬底130分离。
注意，在分离过程之前，可以为分离层131引起触发，以便可以容易地进行分离。当将单晶半导体衬底101与支承衬底130分离时，在支承衬底130和单晶半导体衬底101的表面的至少一个上设置可以通过光或热分离的粘合片，固定基础衬底100和支承衬底130之一，分离另一个，以便可以更容易地进行分离。此时，通过为未固定的基础衬底130和单晶半导体衬底101的另一个提供支承件，可以容易地执行分离过程。
此后，可以除去与SOI层102的表面结合的绝缘层132。通过上面的过程，可以制造出SOI衬底。按照本实施方式，加热形成有易碎区的单晶半导体衬底，分离SOI层，然后将基础衬底牢固地附接在SOI层上。一旦将SOI层保持在可以容易处理的支承衬底上，将基础衬底牢固地附接在SOI层上，并且将SOI层与支承衬底分离。于是，可以高产率地制造出SOI层设置在耐热性低的基础衬底上的SOI衬底。
按照本实施方式，可以使耐热性低的柔性衬底和单晶半导体衬底相互结合，以便可以制造出SOI衬底。利用这种结构，即使使用像塑料衬底那样耐热温度低的衬底，也可以高产率地获得含有以高结合强度通过结合部分与衬底结合的SOI层的SOI衬底。由于支承衬底比柔性衬底更容易处理，在制造过程中可以容易地处理支承衬底，以便可以提高产率。并且，可以制造出既柔又薄的SOI衬底。
(第5实施方式)
接着，参照图8A到8D描述制造与在上面实施方式中所述的SOI衬底不同的SOI衬底的方法。这里，使用耐热温度小于等于700℃的基础衬底100制造SOI衬底。
与图5A类似，如图8A所示，用通过电场加速的离子照射清洗过的单晶半导体衬底101，并且使离子包含在单晶半导体衬底的预定深度处以形成易碎区103。
接着，如图8B所示，在单晶半导体衬底101上至少形成结合层104。这里，在单晶半导体衬底101的表面上形成阻挡层105，并且在阻挡层105上形成结合层104。
阻挡层105优选至少包括含氮绝缘层。含氮绝缘层通过堆叠通常从如下选择的单层和多层形成：氮化硅层、氮氧化硅层、氧氮化硅层、氮化铝层、氮氧化铝层、或氧氮化铝层。阻挡层105可以通过，例如，从单晶半导体衬底101侧开始堆叠氧氮化硅层和氮氧化硅层形成。阻挡层105可以通过等离子CVD法、溅射法等形成。
图8C示出了通过布置成相互接触使在单晶半导体衬底101上形成的结合层104与基础衬底100相互结合的过程。通过布置成相互接触使为单晶半导体衬底101设置的结合层104与基础衬底100相互结合。这里，基础衬底100的耐热温度优选小于等于700℃。通常，可以使用含有绝缘层的柔性玻璃衬底、柔性金属膜等。当基础衬底100具有这样的耐热性时，可以进行可以沿着易碎区103进行分离的热处理。
为了形成有利的结合，可以激活基础衬底100和结合层104的表面的至少一个。例如，用原子束或离子束照射将形成结合的表面。当使用原子束或离子束时，可以使用氩等的惰性气体中性原子束或惰性气体离子束。或者，可以进行等离子照射或自由基处理。并且，可以通过氧等离子体对含有绝缘层的柔性衬底和单晶半导体衬底的结合表面的至少一个进行处理或用臭氧水清洗成亲水的。即使热处理步骤的温度大于等于250℃且小于400℃，这样的表面处理也使得可以容易地进行不同类型材料之间的结合。
此后，进行热处理和压力处理，以便如图8D所示，可以将易碎区103用作分离区地将单晶半导体衬底101与基础衬底100分离。热处理优选在等于或低于基础衬底100的耐热温度的温度下进行。例如，在400℃～600℃进行热处理，从而使在易碎区103中形成的微空隙的体积发生变化，并且可以沿着易碎区103将单晶半导体衬底101与基础衬底100分离。进行压力处理要考虑到基础衬底100和单晶半导体衬底101的耐压性，以便与结合表面垂直地施加压力。
此时，取代热处理，用激光束照射单晶半导体衬底101，并且可以使在易碎区103中形成的微空隙的体积发生变化。优选使用透过单晶半导体衬底且具有被包含在易碎区103中的元素吸收的波长的激光束。通常，可以使用红外线。
取代热处理，可以在将单晶半导体衬底101与基础衬底100结合之后，从基础衬底100侧用激光束照射单晶半导体衬底，并且可以加热易碎区103。其结果是，可以将易碎区用作分离区地将单晶半导体衬底101与基础衬底100分离。
注意，优选平坦化通过分离获得的SOI层的表面。并且，可以进行CMP等，以使获得的SOI层变薄。在将易碎区103用作分离区地将单晶半导体衬底101与支承衬底130分离之前，可以引起触发，以便可以容易地进行分离。当将单晶半导体衬底101与基础衬底100分离时，在基础衬底100和单晶半导体衬底101的表面的至少一个上设置可以通过光或热分离的粘合片，固定基础衬底100和单晶半导体衬底101之一，分离另一个，以便可以更容易地进行分离。此时，通过为未固定的基础衬底100和单晶半导体衬底101的另一个提供支承件，可以容易地执行分离过程。
这样，按照本实施方式，即使使用像耐热温度小于等于700℃的玻璃衬底那样的基础衬底100，也可以获得与基础衬底的结合部分结合强度大的SOI层102。作为基础衬底100，可以使用像铝硅酸盐玻璃衬底、铝硼硅酸盐玻璃衬底、和钡硼硅酸盐玻璃衬底那样用在电子工业中的并被称为无碱玻璃衬底的多种多样玻璃衬底的任何一种。换句话说，可以在每边都长于一米的衬底上形成单晶半导体层。通过使用这样的大面积衬底，不仅可以制造出像液晶显示器那样的显示设备，而且可以制造出半导体集成电路。
在本实施方式中，使用与含有绝缘表面的柔性支承衬底结合的单晶半导体层形成集成电路，从而可以制造出处理速度提高了的和功耗低的半导体器件。并且，可以制造出既柔又薄的半导体器件。
(第6实施方式)
接着，参照图9A到9E和图10A和10B描述使用在第1到5实施方式中所述的SOI衬底的半导体器件。这里，将描述使用如图6A到6D和8A到8D所示，通过使用结合层104使单晶半导体衬底和基础衬底相互结合的SOI衬底制造半导体器件的方式。也可以使用如图5A到5D和7A到7D所示，不使用结合层使单晶半导体衬底和基础衬底相互结合的SOI衬底。支承衬底可以与SOI衬底的基础衬底结合。SOI衬底由保持SOI衬底的保持件来保持，从而，即使使用容易弯曲的柔性衬底，也可以高产率地制造半导体器件。作为保持件的例子，可以给出滚轮、夹具等。
在图9A中，在基础衬底100上设置了SOI层102，结合层104和阻挡层105插在它们之间。在SOI层上，在与元件形成区相对应的区域中形成了氮化硅层124和氧化硅层125。氧化硅层125作为蚀刻SOI层102进行元件隔离时的硬掩模。氮化硅层124用作阻蚀物(etching stopper)。
SOI层102的厚度从5nm到500nm，优选地，10nm到200nm。SOI层102的厚度可以通过控制如图5A到5D所示的易碎区103的深度适当设置。将像硼、铝或镓那样的p型杂质加入SOI层102中，以便控制阀电压。例如，可以加入浓度大于等于5×1016cm-3且小于等于1×1018cm-3的硼作为p型杂质。
图9B示出了将氧化硅层125用作掩模蚀刻SOI层102和结合层104的步骤。接着，通过等离子处理使SOI层102和结合层104的暴露端面氮化。通过这种氮化处理，至少在SOI层102的外围端部形成氮化硅层107。氮化硅层107具有绝缘特性，并且具有防止漏电流沿着SOI层102的端面流动的作用。另外，由于它的抗氧化性，氮化硅层107可以防止氧化物层从端面生长到SOI层102与阻挡层105之间的“鸟嘴(bird’s beak)”中。
图9C示出了元件隔离绝缘层108的沉积步骤。作为元件隔离绝缘层108，使用通过化学气相沉积法和使用TEOS沉积的氧化硅薄膜。元件隔离绝缘层108较厚地沉积以便将SOI层102埋在里面。
图9D示出了部分除去元件隔离绝缘层108使氮化硅层124暴露出来的步骤。这个除去步骤可以使用干蚀刻或化学机械抛光处理来进行。氮化硅层124起阻蚀物的作用。元件隔离绝缘层108仍然填在SOI层102之间的间隙中。然后，除去氮化硅层124。
在图9E中，在使SOI层102暴露出来之后，形成栅极绝缘层109、栅电极110、和侧壁绝缘层111，并且形成第一杂质区112和第二杂质区113。绝缘层114是利用氮化硅层形成的，并用作蚀刻栅电极110时的硬掩模。
在图10A中，形成层间绝缘层115。作为层间绝缘层115，形成磷硼硅酸盐玻璃(BPSG)层，然后通过回流(reflow)使其平坦化。或者，可以使用TEOS形成氧化硅层，然后通过化学机械抛光处理使其平坦化。在平坦化处理中，栅电极110上的绝缘层114起阻蚀物的作用。在层间绝缘层115中形成接触孔116。利用侧壁绝缘层111使接触孔116形成自对准接触结构。
此后，如图10B所示，通过CVD法使用六氟化钨形成接触塞117。而且，形成绝缘层118；形成开口以便与接触塞117匹配；和在其中设置布线119。布线119由铝或铝金属形成，设置有钼、铬、钛等的上下金属层作为阻挡金属层。
这里，包括SOI层102到绝缘层118和布线119的叠层被称为元件层135。
此后，当元件层135中包括多个半导体器件时，可以划分元件层135和基础衬底100，并且可以切出多个半导体器件。通过这样的过程，可以制造出多个半导体器件。
这样，可以使用与基础衬底100结合的SOI层102制造出半导体元件，通常为场效应晶体管。因为按照本实施方式的SOI层102是晶体取向一致的单晶半导体，所以可以获得一致的和高性能的场效应晶体管。换句话说，可以抑制像阈电压和迁移率那样的重要晶体管特性的数值的不一致性，并可以达到像高迁移率那样的高性能。并且，由于在基础衬底100和SOI层102之间设置了阻挡层105，可以防止SOI层受来自基础衬底的杂质污染。因此，可以抑制在元件层中形成的晶体管的特性的变化。而且，可以制造出既柔又薄的半导体器件。
(第7实施方式)
接着，参照图11A到11D和图12A和12B描述使用在第1到5实施方式中所述的SOI衬底制造半导体器件的方法。这里，将描述使用如图6A到6D和图8A到8D所示，通过使用结合层104使单晶半导体衬底和基础衬底相互结合的SOI衬底制造半导体器件的方式。也可以使用如图5A到5D和图7A到7D所示，不使用结合层使单晶半导体衬底和基础衬底相互结合的SOI衬底。支承衬底可以与SOI衬底的基础衬底结合。SOI衬底通过保持SOI衬底的保持件来保持，从而，即使使用容易弯曲的柔性衬底，也可以高产率地制造半导体器件。作为保持件的例子，可以给出滚轮、夹具等。
与图6A类似，如图11A所示，用通过电场加速的离子照射单晶半导体衬底101的表面，使离子包含在单晶半导体衬底的预定深度处以形成易碎区103。接着，将盖层123和结合层104依次堆叠在单晶半导体衬底101的表面上。此后进行加热，使易碎区103更易碎。取代盖层123，如在第2实施方式中所述，在为结合层104提供了压力件之后，进行加热，使易碎区103更易碎。
图11B示出了通过布置成相互接触使在支承衬底130上形成的绝缘层132与为单晶半导体衬底101设置的结合层104的表面相互结合的方式。
在支承衬底130上形成分离层131，并且在分离层131上形成绝缘层132。接着，使在支承衬底130上形成的绝缘层132和为单晶半导体衬底101设置的结合层104的表面布置成相互接触，并且使绝缘层132和结合层104相互结合。该结合由范德瓦尔斯力形成。通过相互挤压支承衬底130和单晶半导体衬底101，可以通过氢键结合形成更强的结合。
为了形成有利的结合，可以激活绝缘层132和结合层104的表面的至少一个。例如，用原子束或离子束照射将形成结合的表面。当使用原子束或离子束时，可以使用氩等的惰性气体中性原子束或惰性气体离子束。或者，可以进行等离子照射或自由基处理。即使热处理步骤的温度大于等于250℃且小于400℃，这样的表面处理也可以容易地进行不同类型材料之间的结合。
在图11C中，将单晶半导体衬底101与支承衬底130结合，然后，在400℃～600℃对单晶半导体衬底101进行热处理。在易碎区103中产生裂纹，并且将易碎区103用作分离区地将单晶半导体衬底101与支承衬底130分离。由于结合层104与支承衬底130结合，结晶性与单晶半导体衬底101相同的SOI层102保留在支承衬底130上。
注意，取代热处理，使支承衬底130和单晶半导体衬底101相互结合，然后从支承衬底130侧用激光束照射单晶半导体衬底，从而可以加热易碎区103。其结果是，可以将易碎区103用作分离区地将单晶半导体衬底101与支承衬底130分离。
此后，优选平坦化SOI层102的表面。作为平坦化方法，可以使用CMP。或者，可以用激光束照射SOI层102的表面使之熔化而平坦化。
接着，通过如图9A到9E和图10A和10B所示的过程，形成包括使用SOI层102的晶体管的元件层135。接着，在元件层135上提供基础衬底136。通过基础衬底136和元件层135的热压结合，可以将元件层135牢固地附接在基础衬底136上。或者，可以使用未示出的粘合剂(参见图11D)将基础衬底136牢固地附接在元件层135上。作为基础衬底136，可以像在第1实施方式中所述的那样适当地使用作为基础衬底100给出的典型例子。
此后，可以从基础衬底136侧用激光束照射元件层135和分离层131形成槽，以便可以容易地执行以后进行的分离过程。作为用于形成槽的激光束，优选使用具有被分离层131和包括在元件层135中的层的任何一个吸收的波长的激光束。通常，适当选择UV(紫外)区、可视区、或红外区中的激光束用于照射。
接着，如图12A所示，通过物理方法将元件层135与支承衬底130分离。或者，可以让液体渗入分离层131和绝缘层132的界面中，然后将元件层135与支承衬底130分离。
这里，在分离层131与绝缘层132的界面、分离层131、和支承衬底130与分离层131的界面的任何一个位置处引起分离，以便可以将元件层135与支承衬底130分离。
当将元件层135和基础衬底136与支承衬底130分离时，在支承衬底130和基础衬底136的表面的至少一个上设置可以通过光或热分离的粘合片，固定支承衬底130和基础衬底136之一，分离另一个，以便可以更容易地进行分离。此时，通过为未固定的支承衬底130和基础衬底136的另一个提供支承件，可以容易地执行分离过程。
接着，如图12B所示，将柔性衬底137牢固地附接在绝缘层132上。作为柔性衬底137的材料和附接方法，可以使用基础衬底136的材料和附接方法。
此后，当元件层135中包括多个半导体器件时，可以划分基础衬底136和柔性衬底137，并且可以切出多个半导体器件。通过这样的过程，可以制造出多个半导体器件。
这样，可以制造出包括使用与支承衬底130结合的SOI层102的场效应晶体管的元件层，然后可以使用元件层制造出既柔又薄的半导体器件。由于按照本实施方式的SOI层102是晶体取向一致的单晶半导体，所以可以获得一致的和高性能的场效应晶体管。换句话说，可以抑制像阈电压和迁移率那样的重要晶体管特性的数值的不一致性，并可以达到像高迁移率那样的高性能。并且，由于在基础衬底136和SOI层102之间设置了阻挡层105，可以防止SOI层受来自基础衬底的杂质污染。因此，可以抑制在元件层中形成的晶体管的特性的变化。
并且，在形成使用与支承衬底结合的SOI层的场效应晶体管之后，将含有场效应晶体管的元件层与支承衬底分离，以便制造出既柔又薄的半导体器件。因此，在制造过程中对支承衬底的处理变得更容易，并且可以提高产率。
(第8实施方式)
接着，参照图13A到13D和图14A到14B描述使用在第1到5实施方式中所述的SOI衬底的半导体器件。这里，将描述使用如图6A到6D和图8A到8D所示，通过使用结合层104使单晶半导体衬底和基础衬底相互结合的SOI衬底制造半导体器件的方式。也可以使用如图5A到5D和图7A到7D所示，不使用结合层使单晶半导体衬底和基础衬底相互结合的SOI衬底。支承衬底可以与SOI衬底的基础衬底侧结合。SOI衬底通过保持SOI衬底的保持件来保持，从而，即使使用容易弯曲的柔性衬底，也可以高产率地制造半导体器件。作为保持件的例子，可以给出滚轮、夹具等。
与图6A类似，如图13A所示，用通过来自其表面的电场加速的离子照射单晶半导体衬底101，使离子包含在单晶半导体衬底的预定深度处以形成易碎区103。接着，将盖层123和结合层104依次堆叠在单晶半导体衬底101的表面上。接着，在大于等于250℃(优选地，大于等于300℃)且小于400℃(较优选地，小于350℃)的温度对单晶半导体衬底101进行加热，以使易碎区103更易碎。这里，由于在单晶半导体衬底101的表面上形成盖层123，可以在保持单晶半导体衬底101和结合层104表面平坦性的情况下使易碎区103更易碎。
如图13B所示，在支承衬底130上形成分离层131，并且在分离层131上形成绝缘层132。并且，在柔性衬底141上形成结合层140。接着，通过布置成相互接触使绝缘层132和为柔性衬底141设置的结合层140相互结合，以使支承衬底130和柔性衬底141相互结合。
接着，如图13C所示，通过布置成相互接触使柔性衬底141和在单晶半导体衬底101上形成的结合层104相互结合，以使柔性衬底141和单晶半导体衬底101相互结合。
为了形成有利的结合，可以激活柔性衬底141和结合层104的表面的至少一个。例如，用原子束或离子束照射将形成结合的表面。当使用原子束或离子束时，可以使用氩等的惰性气体中性原子束或惰性气体离子束。或者，可以进行等离子照射或自由基处理。可以通过氧等离子体对含有绝缘表面的柔性衬底和单晶半导体衬底的结合表面的至少一个进行处理或用臭氧水清洗成亲水的。即使热处理步骤的温度大于等于250℃且小于400℃，这样的表面处理也使得可以容易地进行不同类型材料之间的结合。
在图13D中，将易碎区103用作分离区地将单晶半导体衬底101与支承衬底130和柔性衬底141分离。由于结合层104与支承衬底130结合，结晶性与单晶半导体衬底101相同的SOI层102保留在支承衬底130上。
注意，取代在将单晶半导体衬底101与柔性衬底141结合之前进行的热处理，可以在将单晶半导体衬底101和柔性衬底141结合之后，从单晶半导体衬底101侧用激光束照射单晶半导体衬底101，并且可以加热易碎区103。其结果是，可以将易碎区用作分离区地将单晶半导体衬底101与柔性衬底141分离。
此后，优选平坦化SOI层102的表面。作为平坦化方法，可以使用CMP。或者，可以用激光束照射SOI层102的表面使之熔化而平坦化。
在将易碎区103用作分离区地将单晶半导体衬底101与支承衬底130分离之前，可以引起触发，以便可以容易地进行分离。当将单晶半导体衬底101与支承衬底130分离时，在支承衬底130和单晶半导体衬底101的表面的至少一个上设置可以通过光或热分离的粘合片，固定支承衬底130和单晶半导体衬底101之一，分离另一个，以便可以更容易地进行分离。此时，通过为未固定的支承衬底130和单晶半导体衬底101的另一个提供支承件，可以容易地执行分离过程。
接着，通过如图9A到9E和图10A到10B所示的过程，形成包括使用SOI层102的晶体管的元件层135。接着，在元件层135上提供柔性衬底142。通过柔性衬底142和元件层135的热压结合，可以将柔性衬底142牢固地附接在元件层135上。或者，可以使用未示出的粘合剂(参见图14A)将柔性衬底142牢固地附接在元件层135上。作为柔性衬底142，可以像在第1实施方式中所述的那样适当地使用作为基础衬底100给出的典型例子。
接着，如图14B所示，通过物理方法将包括柔性衬底141、元件层135和柔性衬底142的叠层与支承衬底130分离。或者，可以让液体渗入分离层131和绝缘层132的界面中，然后将包括柔性衬底141、元件层135和柔性衬底142的叠层与支承衬底130分离。
这里，在分离层131与绝缘层132的界面、分离层131、和支承衬底130与分离层131的界面的任何一个位置处引起分离，以便可以将元件层135与支承衬底130分离。
在将元件层135和柔性衬底142与支承衬底130分离之前，可以引起触发，以便可以容易地进行分离。当将元件层135和柔性衬底142与支承衬底130分离时，在支承衬底130和柔性衬底142的表面的至少一个上设置可以通过光或热分离的粘合片，固定支承衬底130和柔性衬底142之一，分离另一个，以便可以更容易地进行分离。此时，通过为未固定的支承衬底130和柔性衬底142的另一个提供支承件，可以容易地执行分离过程。
此后，当元件层135中包括多个半导体器件时，可以划分元件层135和柔性衬底141和142，并且可以切出多个半导体器件。通过这样的过程，可以制造出多个半导体器件。
并且，在形成使用与支承衬底结合的SOI层的场效应晶体管之后，将存在场效应的元件层与支承衬底分离，以便制造出既柔又薄的半导体器件。因此，在制造过程中对支承衬底的处理变得更容易，并且可以提高产率。
这样，可以使用与柔性衬底141结合的SOI层102制造场效应晶体管。因为按照本实施方式的SOI层102是晶体取向一致的单晶半导体，所以可以获得一致的和高性能的场效应晶体管。换句话说，可以抑制像阈电压和迁移率那样的重要晶体管特性的数值的不一致性，和可以达到像高迁移率那样的高性能。并且，由于在基础衬底136和SOI层102之间设置了阻挡层105，可以防止SOI层受来自基础衬底的杂质污染。因此，可以抑制在元件层中形成的晶体管的特性的变化。而且，可以制造出既柔又薄的半导体器件。
(第9实施方式)
图15示出了作为在第6到8实施方式中所示的半导体器件的例子，使用在第1到5实施方式中所示的SOI衬底制造的微处理器的结构。这个微处理器200含有算术逻辑单元(ALU)201、ALU控制器202、指令解码器203、中断控制器204、时序控制器205、寄存器206、寄存器控制器207、总线接口(总线I/F)208、只读存储器(ROM)209、和ROM接口(ROM I/F)210。
通过总线接口208输入微处理器200中的指令被输入指令解码器203中，在其中被解码，然后输入ALU控制器202、中断控制器204、寄存器控制器207、和时序控制器205中。ALU控制器202、中断控制器204、寄存器控制器207、和时序控制器205根据解码的指令进行各种各样的控制。具体地说，ALU控制器202生成控制ALU 201的操作的信号。在微处理器正在执行程序的同时，中断控制器204根据其优先级或屏蔽状态(mask state)处理来自外部输入/输出设备或外围电路的中断请求。寄存器控制器207生成寄存器206的地址，并且依照微处理器200的状态从寄存器206中读取数据和将数据写入寄存器206中。时序控制器205生成控制ALU 201、ALU控制器202、指令解码器203、中断控制器204、和寄存器控制器207的操作时序的信号。例如，时序控制器205设置有根据基准时钟信号CLK1生成内部时钟信号CLK2的内部时钟发生器，并且将内部时钟信号CLK2供应给各种各样的上述电路。显然，如图15所示的微处理器200只是将配置简化了的例子，实际的微处理器可能具有取决于使用的各种各样配置。
上述微处理器200不仅可以提高处理速度，而且可以降低功耗，因为集成电路是使用与含有绝缘表面的柔性衬底结合的晶体取向一致的单晶半导体层(SOI层)形成的。
(第10实施方式)
接着，参照图16描述使用在第1到5实施方式中所示的SOI衬底获得的RFCPU的结构，作为在第6到8实施方式中所示、具有能够非接触数据发送和接收的算术功能的半导体器件的例子。图16示出了起通过无线通信向和从外部设备发送和接收信号作用的计算机的例子(下文将这样的计算机称为RFCPU)。RFCPU 211含有模拟电路部分212和数字电路部分213。模拟电路部分212含有存在共振电容器的共振电路214、整流电路215、恒压电路216、重置电路217、振荡电路218、解调电路219、调制电路220、和功率管理电路230。数字电路部分213含有RF接口221、控制寄存器222、时钟控制器223、接口(CPU接口)224、中央处理单元(CPU)225、随机存取存储器(RAM)226、和只读存储器(ROM)227。
具有这样配置的RFCPU 211的操作大致如下。共振电路214根据天线228接收的信号产生感生电动势。通过整流电路215将感生电动势存储在电容部分229中。这个电容部分229优选使用像陶瓷电容器或电偶层电容器那样的电容器形成。电容部分229无需与RFCPU211集成在一起，只要将电容部分229作为不同部件安装在包括在RFCPU 211中的含有绝缘表面的衬底上，就是可接受的。
重置电路217生成重置和初始化数字电路部分213的信号。例如，重置电路217生成在电源电压上升之后延迟地上升的信号作为重置信号。振荡电路218响应恒压电路216生成的控制信号，改变时钟信号的频率和占空比。使用低通滤波器形成的解调电路219将例如接收的调幅(ASK)信号的振幅二进制化。调制电路220改变调幅(ASK)传输信号的振幅并发射该信号。调制电路220通过改变共振电路214的共振点改变通信信号的振幅。时钟控制器223依照电源电压或中央处理单元225的消耗电流，生成改变时钟信号的频率和占空比的控制信号。电源电压由功率管理电路230监视。
从天线228输入RFCPU 211的信号由解调电路219解调，然后被RF接口221分解成控制命令、数据等。将控制命令存储在控制寄存器222中。控制命令包括读取存储在只读存储器227中的数据、将数据写入随机存取存储器226中、对中央处理单元225的算术指令等。中央处理单元225通过接口224访问只读存储器227、随机存取存储器226、和控制寄存器222。接口224具有根据中央处理单元225请求的地址为只读存储器227、随机存取存储器226、和控制寄存器222的任何一个生成访问信号的功能。
作为中央处理单元225的算术方法，可以应用只读存储器227存储操作系统(OS)和在开始操作时读取和执行程序的方法。或者，可以应用设置专用算术电路和使用硬件进行算术处理的方法。在使用硬件和软件两者的方法中，一部分处理由专用算术电路执行，另一部分算术处理由中央处理单元225使用程序执行。
上述RFCPU 211不仅可以提高处理速度，而且可以降低功耗，因为集成电路是使用与含有绝缘表面的柔性衬底结合的晶体取向一致的单晶半导体层(SOI层)形成的。这样，即使缩小了供电的电容部分229的尺寸，也可以保证长时间工作。
(第11实施方式)
接着，参照图17描述使用在第1到5实施方式中所示的SOI衬底获得的显示面板的结构，作为在第6到8实施方式中所示的半导体器件的例子。
在第1到5实施方式中示范的SOI层102可以与用来制造显示面板的大柔性衬底结合。图17示出了将SOI层102与作为含有绝缘表面的大尺寸柔性衬底的基础衬底100结合的情况。由于从含有绝缘表面的大尺寸柔性衬底中切出多个显示面板，SOI层102优选与基础衬底100中显示面板231的形成区结合。由于含有绝缘表面的大尺寸柔性衬底具有比单晶半导体衬底大的面积，多个SOI层102优选排列成如图17所示那样。显示面板231包括扫描线驱动电路区232、信号线驱动电路区233和像素形成区234。将SOI层102与作为含有绝缘表面的大尺寸柔性衬底的基础衬底100结合，以便包括扫描线驱动电路区232、信号线驱动电路区233和像素形成区234。
图18A和18B示出了使用SOI层102形成像素晶体管的显示面板的像素的例子。图18A是像素的平面图。在SOI层上形成的像素中，形成彼此相交的栅极布线235和源极布线236。源极布线236和漏电极242与SOI层102连接，像素电极237与漏电极242连接。图18B是沿着图18A中的线J-K所取的截面图。
在图18B中，在基础衬底100上将氮化硅层和氧化硅层堆叠成阻挡层105。SOI层102通过结合层104与柔性的和含有绝缘表面的基础衬底100结合。提供柱状间隔物240，以便填充接触孔中的凹阶跃部分，使SOI层102与源极布线236连接。对衬底(counter substrate)238设置有对电极(counter electrode)239，在由柱状间隔物240形成的空间中形成液晶层241。
这样，在用来制造显示面板的含有绝缘表面的柔性大尺寸衬底上形成SOI层并可以形成使用SOI层的晶体管。由于使用SOI层形成的晶体管在像电流驱动能力那样的所有工作特性方面都比非晶硅晶体管优异，所以可以缩小晶体管的尺寸。于是，可以提高显示面板中的像素的孔径比(aperture ratio)。并且，由于也可以形成在图15中所述的微处理器，所以显示面板可以具有计算机的功能。也可以制造出能以非接触方式输入输出数据的显示器。
(第12实施方式)
下面考虑作为本发明的一个方面的离子照射方法。
在本发明中，用源自氢(H)的离子(下文称为“氢离子物质”)照射单晶半导体衬底。更具体地说，将氢气或在其组分中含氢的气体用作源材料；生成氢等离子体；和用氢等离子体中的氢离子物质照射单晶半导体衬底。
(氢等离子体中的离子)
在像上述那样的氢等离子体中，存在像H+、H2 +和H3 +那样的氢离子物质。这里列出的是氢离子物质的反应过程(形成过程、湮没过程)的反应方程式。
e+H→e+H++e                        (1)
e+H2→e+H2 ++e                      (2)
e+H2→e+(H2)*→e+H+H              (3)
e+H2 +→e+(H2 +)*→e+H++H           (4)
H2 ++H2→H3 ++H                       (5)
H2 ++H2→H++H+H2                   (6)
e+H3 +→e+H++H+H                   (7)
e+H3 +→H2+H                       (8)
e+H3 +→H+H+H                      (9)
图19是示意性地示出上面一些反应的能量图。注意，如图19所示的能量图仅仅是示意图，未精确示出反应能量的关系。
(H3 +形成过程)
如上所示，H3 +主要通过反应方程式(5)所代表的反应过程产生。另一方面，作为与反应方程式(5)竟争的反应，存在反应方程式(6)所代表的反应过程。为了使H3 +的数量增加，至少，有必要使反应方程式(5)的反应比反应方程式(6)的反应更频繁发生(注意，因为还存在使H3 +的数量减少的其它反应(7)、(8)和(9)，所以即使反应方程式(5)的反应比反应方程式(6)的反应更频繁发生，H3 +的数量也未必增加)。相反，当反应方程式(5)的反应没有反应方程式(6)的反应那么频繁发生时，等离子体中H3 +的比例下降了。
上面给出的每个反应方程式的右手侧(最右侧)的产物的增加量取决于反应方程式的左手侧(最左侧)的源材料的密度、反应的比例系数(rate coefficient)等。这里，实验证实，当H2 +的动能低于大约11eV(电子伏特)时，反应方程式(5)的反应是主要反应(也就是说，反应方程式(5)的比例系数充分高于反应方程式(6)的比例系数)，而当H2 +的动能高于大约11eV时，反应方程式(6)的反应是主要反应。
通过电场将力施加在带电粒子上，使带电粒子获得动能。动能对应于由电场引起的势能减少量。例如，给定带电粒子在与另一个粒子碰撞之前获得的动能量等于处在带电粒子运动之前的电势上的势能与处在碰撞之前的电势上的势能之差。也就是说，在带电粒子可以不与另一个粒子碰撞地在电场中行进长距离的状况下，带电粒子的动能(或它的平均值)趋于高于在带电粒子不能这样的状况下的动能。在粒子的平均自由程长的状况下，也就是说，在压强低的状况下，可以显示出这样带电粒子动能增加的趋向。
即使在平均自由程短的状况下，如果带电粒子在穿过路径的时候可以获得大量动能，带电粒子的动能也大。也就是说，可以认为，即使在平均自由程短的状况下，如果电势差大，带电粒子的动能也大。
这同样适用于H2 +。假设像在等离子体发生室中那样存在着电场，在室内压强低的状况下，H2 +的动能就大；而在室内压强高的状况下，H2 +的动能就小。也就是说，因为在室内压强低的状况下，反应方程式(6)的反应是主要反应，所以H3 +的数量趋于减少；而因为在室内压强高的状况下，反应方程式(5)的反应是主要反应，所以H3 +的数量趋于增加。另外，在等离子体发生区中的电场强的状况下，也就是说，在给定两点之间的电势差大的状况下，H2 +的动能就大，而在相反状况下，H2 +的动能就小。也就是说，因为在电场强的状况下，反应方程式(6)的反应是主要反应，所以H3 +的数量趋于减少，而因为在电场弱的状况下，反应方程式(5)的反应是主要反应，所以H3 +的数量趋于增加。
(取决于离子源的差异)
这里，将描述离子物质的比例(尤其，H3 +的比例)不同的例子。图20是示出从100％氢气中生成的离子(具有4.7×10-2Pa(帕)的离子源压强)的质谱测量的结果的图形。注意，这种质谱测量是通过测量从离子源中提取的离子完成的。水平轴代表离子质量。在该质谱中，质量1的峰、质量2的峰、和质量3的峰分别对应于H+、H2 +和H3 +。垂直轴代表与离子数相对应的谱强度。在图20中，将质量3的离子数定义成100。从图20中可以看出，从离子源中生成的离子物质之间的比例，即，H+、H2 +和H3 +之间的比例是大约1∶1∶8。注意，具有这样比例的离子也可以由离子掺杂装置生成，该离子掺杂装置含有生成等离子体的等离子源部分(离子源)、从等离子体中提取离子束的提取电极等。
图21是示出当使用不同于图20的情况的离子源和离子源的压强是大约3×10-3 Pa时，从PH3中生成的离子的质谱测量的结果的图形。这种质谱测量的结果将重点放在氢离子物质上。另外，该质谱测量是通过测量从离子源中提取的离子完成的。与图20一样，水平轴代表离子质量，质量1的峰、质量2的峰、和质量3的峰分别对应于H+、H2 +和H3 +。垂直轴代表与离子数相对应的谱强度。从图21中可以看出，等离子体中的离子物质之间的比例，即，H+、H2 +和H3 +之间的比例是大约37∶56∶7。注意，尽管图21示出了源气体是PH3时获得数据，但当将100％氢气用作源气体时，氢离子物质之间的比例也几乎相同。
在从中获得如图21所示的数据的离子源的情况下，只有大约7％的比例生成H+、H2 +和H3 +的H3 +。另一方面，在从中获得如图20所示的数据的离子源的情况下，H3 +的比例可以达到50％或更高(在上述条件下，大约80％)。这被认为是由室内压强和电场引起的，这在上面的考虑中已清楚表明。
(H3 +照射机制)
当生成包含如图20所示的多种离子物质的等离子体和不进行任何进行质量分离地用生成的离子物质照射单晶半导体衬底时，单晶半导体衬底的表面被H+、H2 +和H3 +离子的每一种照射。为了再现从离子照射到离子引入区形成的机制，考虑如下五种模型。
模型1，用于照射的离子物质是H+，照射之后仍然是H+(H)；
模型2，用于照射的离子物质是H2 +，照射之后仍然是H2 +(H2)；
模型3，用于照射的离子物质是H2 +，照射之后分解成两个H原子(H+离子)；
模型4，用于照射的离子物质是H3 +，照射之后仍然是H3 +(H3)；和
模型5，用于照射的离子物质是H3 +，照射之后分解成三个H原子(H+离子)。
(模拟结果与测量值的比较)
根据上面的模型，模拟用氢离子物质照射Si衬底。作为模拟软件，使用SRIM，即，离子在物质中的停止和范围软件(作为通过蒙特卡洛(Monte Carlo)方法对离子引入过程的模拟软件的TRIM，即，离子在物质中的输运软件的改进版本)。注意，关于计算，用具有两倍质量的H+取代H2 +地进行基于模型2的计算。另外，用具有三倍质量的H+取代H3 +地进行基于模型4的计算。而且，用具有一半动能的H+取代H2 +地进行基于模型3的计算，用具有三分之一动能的H+取代H3 +地进行基于模型5的计算。
注意，SRIM是打算用于非晶结构的软件，但SRIM也可以应用于高能地和高剂量地用氢离子物质进行照射的情况。这是因为Si衬底的晶体结构因氢离子物质与Si原子的碰撞而改变成非单晶结构。
图22示出了用氢离子物质进行照射(用H的100,000个原子照射)时用模型1到5获得的计算结果。图22还示出了用图20的氢离子物质照射的Si衬底中的氢浓度(次级离子质谱(SIMS)数据)。用模型1到5进行计算的结果在垂直轴(右轴)上表示成氢原子数，而SIMS数据在垂直轴(左轴)上表示成氢原子密度。水平轴代表距Si衬底表面的深度。如果将作为测量值的SIMS数据与计算结果相比较，模型2和4显然与SIMS数据的峰不匹配，并且在SIMS数据中观察不到与模型3相对应的峰。这表明模型2到4每一个的贡献相对较小。考虑到离子的动能是千电子伏特的数量级，而H-H键能只有大约几电子伏特，可以认为模型2和4每一个的贡献较小，因为H2 +和H3 +通过与Si原子碰撞大多数分解成H+或H。
于是，下文不考虑模型2到4。图23到25每一个都示出了用氢离子物质进行照射(用H的100,000个原子照射)时用模型1和5获得的计算结果。图23到25每一个还示出了用图20的氢离子物质照射的Si衬底中的氢浓度(SIMS数据)、和拟合SIMS数据的模拟结果(下文称为拟合函数)。这里，图23示出了加速电压是80kV的情况；图24示出了加速电压是60kV的情况；图25示出了加速电压是40kV的情况。注意，用模型1和5进行计算的结果在垂直轴(右轴)上表示成氢原子数，而SIMS数据和拟合函数在垂直轴(左轴)上表示成氢原子密度。水平轴代表距Si衬底表面的深度。
拟合函数是在考虑了模型1和5之后，使用下面给出的计算公式获得的。注意，在计算公式中，X和Y代表拟合参数，V代表体积。
(拟合函数)＝X/V×(模型1的数据)+Y/V×(模型5的数据)
考虑到用于实际照射的离子物质之间的比例(H+∶H2 +∶H3 +是大约1∶1∶8)，还应该考虑H2 +(即，模型3)的贡献；但是，由于如下原因，这里给出的考虑将模型3排除在外：
·因为通过模型3所代表的照射过程引起的氢数量低于通过模型5的照射过程引起的氢数量，所以即使不考虑模型3，也没有显著影响(在SIMS数据中也没有出现峰)。
·峰位置与模型5的峰位置接近的模型3有可能被发生在模型5中的通道效应(chanelling)(由晶格结构引起的原子运动)掩盖了。也就是说，难以估计模型3的拟合参数。这是因为这种模拟假设了非晶Si，并且未考虑由结晶性造成的影响。
图26列出了上述拟合参数。按照模型1引入的H数量与按照模型5引入的H数量之比是大约1∶42到1∶45(当模型1中的H数量被定义成1时，模型5中的H数量是大约42到45)，用于照射的离子H+(模型1)的数量与H3 +(模型5)的数量之比是大约1∶14到1∶15(当模型1中的H+数量被定义成1时，模型5中的H3 +数量是大约14到15)。考虑到未考虑模型3和计算假设了非晶Si，可以认为，获得了与用于实际照射的离子物质之间的比例的数值(H+∶H2 +∶H3 +是大约1∶1∶8)接近的数值。
(使用H3 +的效果)
通过用如图20所示H3 +的比例较高的氢离子物质照射衬底可以享有到由H3 +引起的多种好处。例如，因为H3 +分解成引入衬底中的H+、H等，所以与主要用H+或H2 +照射的情况相比，可以提高离子引入效率。这导致了SOI衬底生产效率的提高。另外，因为H3 +分解之后H+或H的动能类似地趋于较低，所以H3 +适用于制造薄半导体层。
注意，在本说明书中，描述了使用能够用如图20所示的氢离子物质照射的离子掺杂装置，以便有效地用H3 +进行照射的方法。离子掺杂装置用在大面积处理中既廉价又优异。因此，通过使用这样离子掺杂装置的H3 +照射，可以达到像半导体性能提高、面积增大、成本降低、和生产效率提高那样的显著效果。另一方面，如果将第一优先权给予用H3 +的照射，则无需将本发明理解成局限于离子掺杂装置的使用。
本申请基于2007年4月20日向日本专利局提交的日本专利申请第2007-112239号，其全部内容在此通过引用被并入。

Claims (30)

1.一种制造SOI衬底的方法，包含如下步骤：
在支承衬底上形成分离层；
在所述分离层上形成绝缘层；
用单种原子的多种离子照射单晶半导体衬底，以便在所述单晶半导体衬底中的预定深度处形成易碎区；
进行热处理，以使所述易碎区更易碎；
在进行所述热处理之后，使所述单晶半导体衬底和在所述支承衬底上形成的所述绝缘层结合；
在使所述单晶半导体衬底和在所述支承衬底上形成的所述绝缘层结合之后，分离所述单晶半导体衬底，以使单晶半导体层保留在所述支承衬底上；
在分离所述单晶半导体衬底之后，在所述单晶半导体层上设置含有绝缘表面的柔性衬底；和
在设置所述柔性衬底之后，在所述分离层处将所述柔性衬底与所述支承衬底分离。
2.按照权利要求1所述的制造SOI衬底的方法，
其中，所述进行热处理的步骤以在所述单晶半导体衬底上设置有压力件的状态进行。
3.按照权利要求1所述的制造SOI衬底的方法，
其中，所述进行热处理的步骤以在所述单晶半导体衬底的表面上形成有盖层的状态进行。
4.按照权利要求1所述的制造SOI衬底的方法，
其中，所述单晶半导体衬底由使用有机硅烷通过化学气相沉积形成的氧化硅层覆盖。
5.按照权利要求1所述的制造SOI衬底的方法，
其中，所述进行热处理的步骤在低于分离所述易碎区的温度且使所述易碎区更易碎的温度下进行。
6.按照权利要求1所述的制造SOI衬底的方法，
其中，所述进行热处理的步骤在大于等于250℃且小于400℃的温度下进行。
7.按照权利要求1所述的制造SOI衬底的方法，
其中，所述柔性衬底包含从由聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚醚砜、聚丙烯、聚丙烯硫化物、聚碳酸酯、聚醚酰亚胺、聚苯硫醚、聚苯醚、聚砜和聚邻苯二甲酰胺组成的组中选择的一种材料。
8.按照权利要求1所述的制造SOI衬底的方法，
其中，所述分离层包含从由钨、钼、钛、钽、铌、镍、钴、锆、锌、钌、铑、钯、锇和铱组成的组中选择的一种材料。
9.一种制造半导体器件的方法，包含如下步骤：
在支承衬底上形成分离层；
在所述分离层上形成绝缘层；
用单种原子的多种离子照射单晶半导体衬底，以便在所述单晶半导体衬底中的预定深度处形成易碎区；
进行热处理，以使所述易碎区更易碎；
在进行所述热处理之后，使所述单晶半导体衬底和在所述支承衬底上形成的所述绝缘层相互结合；
在使所述单晶半导体衬底和在所述支承衬底上形成的所述绝缘层相互结合之后，分离所述单晶半导体衬底，以使单晶半导体层保留在所述支承衬底上；
在分离所述单晶半导体衬底之后，使用所述单晶半导体层形成含有半导体元件的元件层；
在形成所述元件层之后，在所述元件层上设置含有绝缘表面的柔性衬底；和
在设置所述柔性衬底之后，在所述分离层处将所述支承衬底与所述元件层分离。
10.按照权利要求9所述的制造半导体器件的方法，
其中，所述进行热处理的步骤以在所述单晶半导体衬底上设置有压力件的状态进行。
11.按照权利要求9所述的制造半导体器件的方法，
其中，所述进行热处理的步骤以在所述单晶半导体衬底的表面上形成有盖层的状态进行。
12.按照权利要求9所述的制造半导体器件的方法，
其中，所述单晶半导体衬底由使用有机硅烷通过化学气相沉积形成的氧化硅层覆盖。
13.按照权利要求9所述的制造半导体器件的方法，
其中，所述进行热处理的步骤在低于分离所述易碎区的温度且使所述易碎区更易碎的温度下进行。
14.按照权利要求9所述的制造半导体器件的方法，
其中，所述进行热处理的步骤在大于等于250℃且小于400℃的温度下进行。
15.按照权利要求9所述的制造半导体器件的方法，
其中，所述柔性衬底包含从由聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚醚砜、聚丙烯、聚丙烯硫化物、聚碳酸酯、聚醚酰亚胺、聚苯硫醚、聚苯醚、聚砜和聚邻苯二甲酰胺组成的组中选择的一种材料。
16.按照权利要求9所述的制造半导体器件的方法，
其中，所述分离层包含从由钨、钼、钛、钽、铌、镍、钴、锆、锌、钌、铑、钯、锇和铱组成的组中选择的一种材料。
17.一种制造半导体器件的方法，包含如下步骤：
在支承衬底上形成分离层；
在所述分离层上设置含有绝缘表面的第一柔性衬底；
用单种原子的多种离子照射单晶半导体衬底，以便在预定深度处形成易碎区；
进行热处理，以使所述易碎区更易碎；
在进行所述热处理之后，使所述单晶半导体衬底与所述第一柔性衬底结合；
在使所述单晶半导体衬底与所述第一柔性衬底结合之后，分离所述单晶半导体衬底，以使单晶半导体层保留在所述支承衬底上；
在分离所述单晶半导体衬底之后，使用所述单晶半导体层形成含有半导体元件的元件层；
在形成所述元件层之后，在所述元件层上设置含有绝缘表面的第二柔性衬底；和
在设置所述第二柔性衬底之后，在所述分离层处将所述支承衬底与所述第一柔性衬底分离。
18.按照权利要求17所述的制造半导体器件的方法，
其中，所述进行热处理的步骤以在所述单晶半导体衬底上设置有压力件的状态进行。
19.按照权利要求17所述的制造半导体器件的方法，
其中，所述进行热处理的步骤以在所述单晶半导体衬底的表面上形成有盖层的状态进行。
20.按照权利要求17所述的制造半导体器件的方法，
其中，所述单晶半导体衬底由使用有机硅烷通过化学气相沉积形成的氧化硅层覆盖。
21.按照权利要求17所述的制造半导体器件的方法，
其中，所述进行热处理的步骤在低于分离所述易碎区的温度且使所述易碎区更易碎的温度下进行。
22.按照权利要求17所述的制造半导体器件的方法，
其中，所述进行热处理的步骤在大于等于250℃且小于400℃的温度下进行。
23.按照权利要求17所述的制造半导体器件的方法，
其中，所述第二柔性衬底包含从由聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚醚砜、聚丙烯、聚丙烯硫化物、聚碳酸酯、聚醚酰亚胺、聚苯硫醚、聚苯醚、聚砜和聚邻苯二甲酰胺组成的组中选择的一种材料。
24.按照权利要求17所述的制造半导体器件的方法，
其中，所述分离层包含从由钨、钼、钛、钽、铌、镍、钴、锆、锌、钌、铑、钯、锇和铱组成的组中选择的一种材料。
25.一种制造半导体器件的方法，包含如下步骤：
在硅片上形成分离层；
在所述分离层上形成绝缘层；
用单种原子的多种离子照射单晶半导体衬底，以便在所述单晶半导体衬底中的预定深度处形成易碎区；
在用所述单种原子的多种离子照射所述单晶半导体衬底之后，使所述单晶半导体衬底与在所述硅片上形成的所述绝缘层相互结合；
在使所述单晶半导体衬底与在所述硅片上形成的所述绝缘层相互结合之后，分离所述单晶半导体衬底，以使单晶半导体层保留在所述硅片上；
在分离所述单晶半导体衬底之后，使用所述单晶半导体层形成含有半导体元件的元件层；
在形成所述元件层之后，在所述元件层上设置含有绝缘表面的基础衬底；和
在设置所述基础衬底之后，在所述分离层处将所述硅片与所述元件层分离。
26.按照权利要求25所述的制造半导体器件的方法，
其中，所述分离层包含从由钨、钼、钛、钽、铌、镍、钴、锆、锌、钌、铑、钯、锇和铱组成的组中选择的一种材料。
27.一种制造半导体器件的方法，包含如下步骤：
在玻璃衬底上形成分离层；
在所述分离层上形成绝缘层；
用单种原子的多种离子照射单晶半导体衬底，以便在所述单晶半导体衬底中的预定深度处形成易碎区；
在用所述单种原子的多种离子照射所述单晶半导体衬底之后，使所述单晶半导体衬底与在所述玻璃衬底上形成的所述绝缘层相互结合；
在使所述单晶半导体衬底与在所述玻璃衬底上形成的所述绝缘层相互结合之后，分离所述单晶半导体衬底，以使单晶半导体层保留在所述玻璃衬底上；
在分离所述单晶半导体衬底之后，使用所述单晶半导体层形成含有半导体元件的元件层；
在形成所述元件层之后，在所述元件层上设置含有绝缘表面的基础衬底；和
在设置所述基础衬底之后，在所述分离层处将所述玻璃衬底与所述元件层分离。
28.按照权利要求27所述的制造半导体器件的方法，
其中，所述分离层包含从由钨、钼、钛、钽、铌、镍、钴、锆、锌、钌、铑、钯、锇和铱组成的组中选择的一种材料。
29.一种制造半导体器件的方法，包含如下步骤：
在陶瓷衬底上形成分离层；
在所述分离层上形成绝缘层；
用单种原子的多种离子照射单晶半导体衬底，以便在所述单晶半导体衬底中的预定深度处形成易碎区；
在用所述单种原子的多种离子照射所述单晶半导体衬底之后，使所述单晶半导体衬底与在所述陶瓷衬底上形成的所述绝缘层结合；
在使所述单晶半导体衬底与在所述陶瓷衬底上形成的所述绝缘层结合之后，分离所述单晶半导体衬底，以使单晶半导体层保留在所述陶瓷衬底上；
在分离所述单晶半导体衬底之后，使用所述单晶半导体层形成含有半导体元件的元件层；
在形成所述元件层之后，在所述元件层上设置含有绝缘表面的衬底；和
在设置含有所述绝缘表面的所述衬底之后，在所述分离层处将所述陶瓷衬底与所述元件层分离。
30.按照权利要求29所述的制造半导体器件的方法，
其中，所述分离层包含从由钨、钼、钛、钽、铌、镍、钴、锆、锌、钌、铑、钯、锇和铱组成的组中选择的一种材料。
CN2008800127490A 2007-04-20 2008-03-14 制造绝缘体上硅衬底和半导体器件的方法 Expired - Fee Related CN101663733B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007112239 2007-04-20
JP112239/2007 2007-04-20
PCT/JP2008/055174 WO2008132895A1 (en) 2007-04-20 2008-03-14 Method for manufacturing soi substrate and semiconductor device

Publications (2)

Publication Number Publication Date
CN101663733A CN101663733A (zh) 2010-03-03
CN101663733B true CN101663733B (zh) 2013-02-27

Family

ID=39872629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800127490A Expired - Fee Related CN101663733B (zh) 2007-04-20 2008-03-14 制造绝缘体上硅衬底和半导体器件的方法

Country Status (7)

Country Link
US (4) US7709337B2 (zh)
EP (1) EP2140480A4 (zh)
JP (2) JP5490371B2 (zh)
KR (1) KR101447048B1 (zh)
CN (1) CN101663733B (zh)
TW (2) TWI527151B (zh)
WO (1) WO2008132895A1 (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7635637B2 (en) * 2005-07-25 2009-12-22 Fairchild Semiconductor Corporation Semiconductor structures formed on substrates and methods of manufacturing the same
EP2140480A4 (en) * 2007-04-20 2015-04-22 Semiconductor Energy Lab METHOD FOR PRODUCING AN SOI SUBSTRATE AND SEMICONDUCTOR ARRANGEMENT
EP1993126B1 (en) * 2007-05-18 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor substrate
JP4729003B2 (ja) * 2007-06-08 2011-07-20 リンテック株式会社 脆質部材の処理方法
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
JP5367330B2 (ja) * 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US8101500B2 (en) * 2007-09-27 2012-01-24 Fairchild Semiconductor Corporation Semiconductor device with (110)-oriented silicon
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
JP5464843B2 (ja) * 2007-12-03 2014-04-09 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US7858495B2 (en) * 2008-02-04 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
JP2009260313A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
EP2105957A3 (en) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
US8182633B2 (en) * 2008-04-29 2012-05-22 Samsung Electronics Co., Ltd. Method of fabricating a flexible display device
US8039877B2 (en) * 2008-09-09 2011-10-18 Fairchild Semiconductor Corporation (110)-oriented p-channel trench MOSFET having high-K gate dielectric
JP5522914B2 (ja) * 2008-09-11 2014-06-18 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
JP2010161671A (ja) * 2009-01-09 2010-07-22 Murata Mfg Co Ltd 圧電デバイスの製造方法
JP5643488B2 (ja) * 2009-04-28 2014-12-17 信越化学工業株式会社 低応力膜を備えたｓｏｉウェーハの製造方法
KR102480780B1 (ko) * 2009-09-16 2022-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR101394540B1 (ko) * 2010-07-29 2014-05-14 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR20120020526A (ko) * 2010-08-30 2012-03-08 삼성전자주식회사 도전막 매립형 기판, 그 형성 방법, 및 이를 이용하는 반도체 소자의 제조 방법
JP2013041892A (ja) * 2011-08-11 2013-02-28 Hiroshima Univ 薄膜製造方法、それを用いた半導体デバイスの製造方法およびそれらに用いられる半導体薄膜部品
US8637381B2 (en) * 2011-10-17 2014-01-28 International Business Machines Corporation High-k dielectric and silicon nitride box region
JP2015111603A (ja) * 2012-03-22 2015-06-18 シャープ株式会社 半導体装置の製造方法、半導体装置、及び表示装置
US8877603B2 (en) * 2012-03-30 2014-11-04 International Business Machines Corporation Semiconductor-on-oxide structure and method of forming
JP6175294B2 (ja) * 2012-06-25 2017-08-02 株式会社半導体エネルギー研究所 機能性基板の作製方法および半導体装置の作製方法
WO2014087742A1 (ja) * 2012-12-04 2014-06-12 シャープ株式会社 半導体装置の製造方法及び半導体装置
JP6119325B2 (ja) * 2013-03-14 2017-04-26 セイコーエプソン株式会社 干渉フィルター、干渉フィルターの製造方法、光学モジュール、電子機器、及び接合基板
KR102134845B1 (ko) * 2013-07-12 2020-07-17 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이의 제조 방법
KR102392059B1 (ko) * 2013-07-29 2022-04-28 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102099881B1 (ko) 2013-09-03 2020-05-15 삼성전자 주식회사 반도체 소자 및 그 제조 방법
CN104808370B (zh) * 2015-05-22 2017-10-31 合肥京东方光电科技有限公司 一种对盒设备、对位方法
JP6396854B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US9806025B2 (en) * 2015-12-29 2017-10-31 Globalfoundries Inc. SOI wafers with buried dielectric layers to prevent Cu diffusion
CN108781064B (zh) * 2016-03-25 2019-10-11 日本碍子株式会社 接合方法
US10957722B2 (en) * 2016-05-26 2021-03-23 Joled Inc. Method of manufacturing flexible device using multidirectional oblique irradiation of an interface between a support substrate and a flexible substrate
KR101936183B1 (ko) * 2016-10-28 2019-01-08 주식회사 다원시스 플랙서블 기판의 제조 방법 및 플랙서블 소자 제조 장치
CN110112192B (zh) * 2019-04-29 2021-07-13 云谷（固安）科技有限公司 一种有机发光显示模组及电子设备
CN110223981A (zh) * 2019-06-05 2019-09-10 中国科学院上海微系统与信息技术研究所 一种柔性soi器件结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0807970A1 (fr) * 1996-05-15 1997-11-19 Commissariat A L'energie Atomique Procédé de réalisation d'une couche mince de matériau semiconducteur
CN1866474A (zh) * 2005-05-20 2006-11-22 原子能委员会 薄膜的分离方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
DK70693D0 (da) * 1993-06-14 1993-06-14 Niels Ole Vesterager Fremgangsmaade til fjernelse af uoenskede stoffer i en gasart
JPH08255762A (ja) * 1995-03-17 1996-10-01 Nec Corp 半導体デバイスの製造方法
JP3412470B2 (ja) * 1997-09-04 2003-06-03 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP3849683B2 (ja) * 1998-02-25 2006-11-22 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US6468923B1 (en) 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
JP3900741B2 (ja) * 1999-05-21 2007-04-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2001011667A (ja) 1999-06-28 2001-01-16 Nittetsu Corrosion Prevention Co Ltd 鋼材の防食被覆構造およびその施工方法
FR2797347B1 (fr) * 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP4507395B2 (ja) * 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
US6583440B2 (en) 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP2004134675A (ja) * 2002-10-11 2004-04-30 Sharp Corp Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
US7508034B2 (en) 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP2004134672A (ja) 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP2004179649A (ja) 2002-11-12 2004-06-24 Sony Corp 超薄型半導体装置の製造方法および製造装置
JP2006049800A (ja) 2004-03-10 2006-02-16 Seiko Epson Corp 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
US7439111B2 (en) 2004-09-29 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5008288B2 (ja) * 2004-09-29 2012-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20070107180A (ko) * 2005-02-28 2007-11-06 실리콘 제너시스 코포레이션 기판 강화 방법 및 그 결과물인 디바이스
US20060240275A1 (en) * 2005-04-25 2006-10-26 Gadkaree Kishor P Flexible display substrates
EP2140480A4 (en) * 2007-04-20 2015-04-22 Semiconductor Energy Lab METHOD FOR PRODUCING AN SOI SUBSTRATE AND SEMICONDUCTOR ARRANGEMENT

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0807970A1 (fr) * 1996-05-15 1997-11-19 Commissariat A L'energie Atomique Procédé de réalisation d'une couche mince de matériau semiconducteur
CN1866474A (zh) * 2005-05-20 2006-11-22 原子能委员会 薄膜的分离方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2002-231909A 2002.08.16
JP特开2002-77287A 2002.03.15
JP特开2006-49800A 2006.02.16

Also Published As

Publication number Publication date
EP2140480A1 (en) 2010-01-06
JP5490371B2 (ja) 2014-05-14
US8951878B2 (en) 2015-02-10
JP2008288578A (ja) 2008-11-27
WO2008132895A1 (en) 2008-11-06
JP5116725B2 (ja) 2013-01-09
US7709337B2 (en) 2010-05-04
CN101663733A (zh) 2010-03-03
US8629031B2 (en) 2014-01-14
US20140087543A1 (en) 2014-03-27
US20130149840A1 (en) 2013-06-13
TWI478278B (zh) 2015-03-21
US20080261379A1 (en) 2008-10-23
US20100173473A1 (en) 2010-07-08
TW200903712A (en) 2009-01-16
EP2140480A4 (en) 2015-04-22
JP2009194400A (ja) 2009-08-27
KR20090130091A (ko) 2009-12-17
TW201515146A (zh) 2015-04-16
US8399329B2 (en) 2013-03-19
TWI527151B (zh) 2016-03-21
KR101447048B1 (ko) 2014-10-06

Similar Documents

Publication Publication Date Title
CN101663733B (zh) 制造绝缘体上硅衬底和半导体器件的方法
KR101443580B1 (ko) Soi구조를 갖는 기판
CN101290876B (zh) Soi基板的制造方法
US9059247B2 (en) Method for manufacturing SOI substrate and method for manufacturing semiconductor device
CN101425455B (zh) 半导体衬底及其制造方法、以及半导体装置的制造方法
KR101561855B1 (ko) Ｓｏｉ기판의 제작방법
US8765535B2 (en) Method for manufacturing a capacitor having a yttrium oxide layer
US8884371B2 (en) SOI substrate and manufacturing method thereof
CN102290369B (zh) 一种薄goi晶片及其制备方法
JP5252867B2 (ja) 半導体基板の製造方法
KR101447938B1 (ko) 반도체기판 및 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130227

Termination date: 20190314

CF01 Termination of patent right due to non-payment of annual fee