WO2014087742A1 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
WO2014087742A1
WO2014087742A1 PCT/JP2013/077834 JP2013077834W WO2014087742A1 WO 2014087742 A1 WO2014087742 A1 WO 2014087742A1 JP 2013077834 W JP2013077834 W JP 2013077834W WO 2014087742 A1 WO2014087742 A1 WO 2014087742A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
bonding
single crystal
crystal silicon
semiconductor
Prior art date
Application number
PCT/JP2013/077834
Other languages
English (en)
French (fr)
Inventor
菅 勝行
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2014087742A1 publication Critical patent/WO2014087742A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Definitions

  • the method described with reference to FIG. 6 only shows a method of directly attaching a single crystal silicon wafer to a flexible substrate. If this is the case, handling in forming a semiconductor element is difficult. When thin film glass is used, there arises a problem that it is easily broken.
  • the peripheral portion 11b may be subjected to a treatment for increasing the strength of bonding with the thin film substrate 13. Thereby, the single crystal silicon wafer 11 and the thin film substrate 13 can be bonded more firmly.
  • Direct bonding means that the peripheral portion 11 b of the very flat single crystal silicon wafer 11 and the surface of the thin film substrate 13 having a surface of Si—O such as glass are subjected to hydrophilic treatment. It is a technology to superimpose. Accordingly, the single crystal silicon wafer 11 and the thin film substrate 13 can be bonded together at room temperature and in the air. (However, after bonding, heat treatment at 200 ° C. or higher is required).
  • the anodic bonding is performed between the single crystal silicon wafer 11 and the thin film substrate 13
  • only the peripheral portion 11b of the crystal silicon wafer 11 may be heated or a voltage may be applied.
  • a device such as a TFT is formed on the surface of the single crystal silicon film 34.

Abstract

 薄膜基板(13)が貼り合された単結晶シリコンウエハ(11)の貼り合せ面は、接合し難い荒れた面11aとその周辺部11bとを有し、薄膜基板(13)の上記貼り合せ面と逆の表面に単結晶シリコンウエハ(21)表面の熱酸化膜(22)を貼り合せる工程と、薄膜基板(13)のうち荒れた面(11a)の対向領域内を切断する工程とを有する。これにより、半導体基板に貼り合された基板の破損を抑制して半導体装置を得る。

Description

半導体装置の製造方法及び半導体装置
 本発明は、フレキシブルな半導体装置の製造方法及び半導体装置に関する。
 現在、中小型LCD用のTFTとして主流となっている低温ポリシリコンでは、結晶粒径が小さいため、移動度が小さく、特性のバラツキが大きい。また、TFTの特性を向上させるためには、結晶粒界の無い単結晶シリコン(Si)を形成すればよいが、通常の成膜方法で大型基板上に単結晶シリコンを形成することは不可能である。そこで、ガラス基板上に、単結晶シリコンウエハを転写する技術の検討が行われている。
 また、このようなTFTの高性能化の流れとは別に、曲面や柔軟性を持ったフレキシブルディスプレイの開発が行われている。このようなフレキシブルディスプレイに用いられる基板としては、柔軟性を持った基板として、PET(ポリエチレン・テレフタレート)等のプラスチック基板を挙げることができる。
 しかし、通常のプラスチック基板の耐熱温度は100℃程度しかないため、相対的に特性が低いTFTしか形成できない。また、柔軟性を持った基板の材質としてポリイミド(PI)等を使用すれば、耐熱温度が400℃程度となるため、基板に低温ポリシリコンの形成が可能となるが、それでもなお、TFT特性の高性能化は不十分である。
 そこで、基板として100um以下の薄い薄膜ガラスを使用し、その薄膜ガラスに単結晶シリコン膜を転写すれば、高性能でフレキシブルなデバイスを作成することが可能となる。
 しかし、このような薄いガラスは割れやすく、製造装置間でのハンドリングや洗浄工程などで容易に割れてしまう。また、ガラスに限らず、例えば、金属材料からなる基板を用いたとしても、やはり、このように厚みが薄い基板は製造装置間でのハンドリング中や洗浄工程で破損しやすい。このように、薄い基板を実際の製造工程で破損させずにハンドリングすることは困難である。
 ここで、特許文献1に記載のSOI基板の製造方法について図6、図7を用いて説明する。
 図6は従来のSOI基板の製造工程を示す図である。図7は従来のSOI基板の製造工程の他の例を示す図である。
 図6に示すように、水素イオンをドーピングすることで脆弱領域101を形成した単結晶シリコンウエハ102(図6の(a))を、圧着部材103で加圧しながら熱処理を行う(図6の(b))ことで、脆弱領域101で単結晶シリコンウエハ102を分離し易くする。これにより、比較的低温で、単結晶シリコンウエハ102を、脆弱領域101で分離可能となる。
 その後に、フレキ基板等のプラスチック基板104に単結晶シリコンウエハ102を張り付け(図6の(c))、比較的低温で熱処理することで単結晶シリコンウエハ102を脆弱領域101で分離する。これにより、単結晶シリコンウエハ102の一部である、分離された単結晶シリコン薄膜105がプラスチック基板104へ転写される(図6の(d))。
 このように、比較的低温で、単結晶シリコンウエハ102を脆弱領域101で分離可能とすることで、プラスチック基板104のように、高い温度に耐性が無い基板に対して単結晶シリコン薄膜105の転写を可能としている。
 もしくは、図7に示すように、比較的高温でも耐性を有する剥離層121をガラスなどからなる支持基板122上に形成し、さらに、その剥離層121上に酸化シリコン膜などからなる絶縁層123が形成された支持基板122の絶縁層123の表面に、水素イオンをドーピングすることで脆弱領域111が内部に形成された単結晶シリコンウエハ112を貼り合せる(図7の(a))。
 その後、熱処理することで単結晶シリコンウエハ112を脆弱領域111で分離する。これにより、単結晶シリコンウエハ112から分離された単結晶シリコン薄膜115が支持基板122に転写される(図7の(b))。
 そして、支持基板122の絶縁層123上に転写された単結晶シリコン薄膜115の表面に、フレキ基板等のフレキシブル基板116を接着することで貼り付ける(図7の(c))。その後、剥離層121から絶縁層123をメカニカルに引き剥がす(図7の(d))。これにより、フレキシブル基板116、単結晶シリコン薄膜115、及び絶縁層123からなるSOI基板が形成される。
日本国公開特許公報「特開2008‐288578号公報(2008年11月27日公開)」 日本国公開特許公報「特開2007‐317964号公報(2007年12月06日公開)」 日本国公開特許公報「特開2008‐177563号公報(2008年07月31日公開)」
 しかしながら、図6を用いて説明した方法は、柔軟性を持つ基板に単結晶シリコンウエハを直接張り付ける方法が示されているだけであり、このままでは、半導体素子形成の際のハンドリングが難しく、また、薄膜ガラスを使用した場合には、容易に破損しやすいという課題が生じる。
 また、図7を用いて説明した方法では、フレキシブル基板116を単結晶シリコン薄膜115に貼り付けてから、その単結晶シリコン薄膜115及び絶縁層123を、剥離層121からメカニカルに引き剥がしている(図7の(d))。
 しかし、この際、既に薄いフレキシブル基板116が単結晶シリコン薄膜115に貼り付けられているため、フレキシブル基板116や、他の単結晶シリコン薄膜115等を破損させずに、きれいに引き剥がすことは困難である。
 本発明は、上記の問題点を解決するためになされたもので、その目的は、半導体基板に貼り合された基板の破損を抑制して半導体装置を得ることである。
 上記の課題を解決するために、本発明の一態様に係る半導体装置の製造方法は、内部に脆弱層と、表面に絶縁層とが形成されている半導体基板の上記絶縁層に、他の基板を貼り合せることで得られる半導体装置の製造方法であって、第1の基板に当該第1の基板より薄い第2の基板が貼り合されており、上記第1の基板の上記第2の基板との貼り合せ面には、上記第2の基板と相対的に接合がし難い非接合領域と、当該非接合領域より上記第2の基板と接合がし易く上記非接合領域の周囲である接合領域とが配されており、上記第2の基板のうち、上記第1の基板の上記貼り合せ面に貼り合されている面とは逆側である表面に、上記半導体基板の上記絶縁層の表面を貼り合せる工程と、上記非接合領域と対向する領域内の上記第2の基板を切断する工程とを有する。
 本発明の一態様によれば、半導体基板に貼り合された基板の破損を抑制して半導体装置を得ることができるという効果を奏する。
本発明の実施形態1に係る半導体装置の製造工程を表す図である。 上記半導体装置のデバイス形成領域の構成を表す図である。 本発明の実施形態2に係る半導体装置の製造工程を表す図である。 実施形態2に係る半導体装置の製造方法の利点を説明する図である。 上記半導体装置を複数備える大面積のフレキシブル基板の製造工程を表す図である。 従来のSOI基板の製造工程を示す図である。 従来のSOI基板の製造工程の他の例を示す図である。
 〔実施形態1〕
 (半導体装置の製造方法)
 図1を用いて、本発明の半導体装置25の製造方法について説明する。
 図1は、第1の実施形態に係る半導体装置25の製造工程を表す図である。
 〈プラズマ処理工程〉
 図1の(a)に示すように、まず、支持基板となる単結晶シリコンウエハ11の、後述する薄膜基板13と貼り合せる面である表面のうち、周辺部(接合領域)11bだけにレジスト12をパターン形成することで保護する。
 そして、レジスト12含む単結晶シリコンウエハ11の表面に、大気中でAr(アルゴン)プラズマ処理を施す。
 これにより、単結晶シリコンウエハ11のうち、レジスト12で覆われておらず露出している表面を荒れさせ、単結晶シリコンウエハ11の表面に、選択的に、荒れた面(非接合領域)11aを形成する。この荒れた面11aは、周辺部11bと比べて薄膜基板13との接合が弱くなる。
 この後、レジスト12を、単結晶シリコンウエハ11の表面から除去する。これにより、単結晶シリコンウエハ11のうち、薄膜基板13との接合が相対的に弱い領域である荒れた面11aと、その荒れた面11aの周辺部分であって薄膜基板13との接合が、荒れた面11aより強い領域である周辺部11bとを、選択的に形成することができる。
 さらに、この後、もしくは、荒れた面11aを形成する前に、周辺部11bにのみ、薄膜基板13との接合の強度を高めるための処理を施してもよい。これにより、より強固に、単結晶シリコンウエハ11と、薄膜基板13とを接合することができる。
 この単結晶シリコンウエハ11と薄膜基板13との接合を高めるため処理としては、「直接接合」、「常温接合」、「陽極接合」等、単結晶シリコンウエハ11と薄膜基板13との接合方法に応じて種々の方法を挙げることができる。
 まず、この単結晶シリコンウエハ11と薄膜基板13との接合方法について説明する。
(i)「直接接合」とは、非常に平坦な単結晶シリコンウエハ11の周辺部11bと、ガラスなどのSi-Oの表面を有する薄膜基板13の表面とのそれぞれを親水性処理をした後、重ね合わせる技術である。これにより、室温、かつ、大気中で、単結晶シリコンウエハ11及び薄膜基板13の貼り合わせが可能である。(但し、貼り合せた後、200℃以上の熱処理が必要となる)。
(ii)「常温接合」とは、真空チャンバー中で、アルゴンビームなどで単結晶シリコンウエハ11の周辺部11bの表面を活性化させた後に、単結晶シリコンウエハ11と薄膜基板13とを張り合わせる技術で、強い結合力が得られ、平坦な表面であれば、たいてい基板同士を接合させることができる。
(iii)「陽極接合」とは、単結晶シリコンウエハ11の周辺部11bと、ガラスからなる薄膜基板13とを密着させ、ガラス中のアルカリイオンが動きやすい温度(300℃~600℃)に加熱し、ガラス(薄膜基板13)側を負極にして直流電圧を印加することで接合させる技術である。
 そして、この単結晶シリコンウエハ11と薄膜基板13との接合を高めるため処理として、例えば、単結晶シリコンウエハ11と薄膜基板13とを、「直接接合」する場合は、親水性の表面同士が接合することになるので、一例として、単結晶シリコンウエハ11の周辺部11bにのみにUV光を照射したり、UVオゾン処理するなどして、周辺部11bのみを親水性にする。
 または、単結晶シリコンウエハ11と薄膜基板13とを、「常温接合」する場合には、単結晶シリコンウエハ11の周辺部11bにのみにアルゴンビームを照射する。これにより、周辺部11bのみ接合力を高めることができる。
 または、単結晶シリコンウエハ11と薄膜基板13とを、「陽極接合」する場合には、結晶シリコンウエハ11の周辺部11bのみを加熱したり電圧をかければよい。
 なお、薄膜基板13としてガラスを使用し、また、第一の基板として、単結晶シリコンウエハ11の代わりにガラスウエハを使用する場合は、ガラスウエハの周辺部のみにSiNやa-Siを成膜しておけば、上記周辺部のみが薄膜基板13と接合される。
 本実施の形態では、直接接合を用いるものとして説明する。
 〈薄膜基板を貼り合せる工程〉
 次に、単結晶シリコンウエハ11の周辺部11bと、薄膜基板13とを、接着剤等の他の部材を用いず直接的に接合する。
 図1の(b)に示すように、単結晶シリコンウエハ11の周辺部11bにのみにUV光を照射、もしくはUVオゾン処理するなどして親水化した周辺部11bと、アルゴンプラズマ処理により荒れた面11aとを有する、単結晶シリコンウエハ11の貼り合せ面に薄膜基板13を貼り合せて、アルゴン雰囲気下の真空チャンバー5内に入れる。そして真空チャンバー5を減圧する。これにより、周辺部11bと、薄膜基板13とを強固に接合することができる。
 この薄膜基板13は、例えば、ガラス等の絶縁性材料又はステンレス等の導電性の金属材料からなり、可塑性を有する程度に薄い厚みを有する。薄膜基板13は、単結晶シリコンウエハ11よりも厚さが薄い基板である。
 ここで、単結晶シリコンウエハ11の周辺部11bと薄膜基板13とを直接的に接合する際の真空チャンバー5内の気圧は、後のデバイス形成工程における最小真空度(最小圧力)よりも低くなるように減圧する。これは以下の理由による。
 単結晶シリコンウエハ11のうち、薄膜基板13と実質的に接合されない荒れた面11aには、プラズマ処理により、わずかに凹凸形状が形成される。この凹凸形状を荒れた面11aに形成することで、荒れた面11aは、平坦面である周辺部11bより薄膜基板13と接合し難くなる。
 一方、荒れた面11aには、その凹凸形状により、本工程(薄膜基板を貼り合せる工程)における貼り合せの際の真空チャンバー5内の雰囲気中のガスや水分が内部に残ると考えられる。
 このため、後のデバイス形成工程等、本工程の後、本工程で真空チャンバー5を用いて減圧した気圧より低い気圧(つまり真空度が高い)の雰囲気中に、互いに貼り合された単結晶シリコンウエハ11及び薄膜基板13が配されると、荒れた面11aと、薄膜基板13との内部のガスが膨張して、接合した単結晶シリコンウエハ11及び薄膜基板13が剥がれたり、何れか一方の基板が破損したりすることが考えられる。
 そこで、上記のように、本工程では、真空チャンバー5内の気圧を、後のデバイスを形成する工程での減圧処理よりも低い気圧となるまで減圧することで、接合した単結晶シリコンウエハ11及び薄膜基板13が剥がれたり、何れか一方の基板が破損したりすることを防止することができる。
 〈単結晶シリコンウエハ21を貼り合せる工程〉
 次に、図1の(c)に示すように、表面に酸化シリコンからなる熱酸化膜(絶縁膜)22を形成した後、水素イオンをドーピングすることで内部に脆弱層23を形成した単結晶シリコンウエハ21の表面(すなわち熱酸化膜22の表面)と、薄膜基板13の表面(単結晶シリコンウエハ11と貼り合されている面と逆側の面)とを貼り合せる。
 なお、本実施の形態では、単結晶シリコンウエハ21は、単結晶シリコンウエハ11表面の荒れた面11aよりも大きい面積を有する。
 〈第1の分離工程〉
 次に、図1の(d)に示すように、例えば、600℃程度で、薄膜基板13の表面に貼り合された単結晶シリコンウエハ21を熱処理することによって、脆弱層23で単結晶シリコンウエハ21の一部を分離する(第1の分離)。
 これにより、薄膜基板13の表面に、単結晶シリコンウエハ21の残りの一部である、熱酸化膜22及び単結晶シリコン膜(半導体層)24が順に積層されたSOIウエハを得ることができる。SOIウエハは、単結晶シリコンウエハ11上に積層されている、薄膜基板13、熱酸化膜22及び単結晶シリコン膜24を有するウエハである。
 そして、この後、単結晶シリコン膜24の表面にレーザーを照射する等により結晶性を回復する処理を行う。
 次に、デバイス形成工程にて、単結晶シリコン膜24の表面に、薄膜トランジスタ等のデバイスの形成が行われる。なお、このデバイスが形成されたSOIウエハの構成の一例については後述する。通常、この薄膜トランジスタ等デバイスを形成する工程では、真空装置を用いて成膜やエッチングが行われる。すなわち、デバイス形成工程は、減圧処理をする工程を含む。
 〈第2の分離工程〉
 デバイス形成工程の次に、図1の(e)に示すように、一対のレーザー発振機7及びレンズ8を、一又は複数個備える分離装置に、表面に上記SOIウエハが積層された単結晶シリコンウエハ11を配する。
 そして、レーザー発振機7からレーザー7aを出射させ、レンズ8で焦点位置を調整することで、周辺部11bの内側領域(すなわち荒れた面11aの領域)であって、単結晶シリコン膜24の表面側から薄膜基板13の深さまで切断する。すなわち、薄膜基板13のうち、荒れた面11aと対向する領域内の薄膜基板13を切断する。
 すると、単結晶シリコンウエハ11の表面のうち、荒れた面11aは薄膜基板13と接合していないため、図1の(f)に示すように、単結晶シリコンウエハ11から、薄膜基板13、熱酸化膜22、及び単結晶シリコン膜24、及びその上に形成されているデバイスを、容易に分離することができる。
 これにより、薄膜基板13、熱酸化膜(絶縁膜)22、単結晶シリコン膜24、及びデバイスがこの順に形成された半導体装置25を得ることができる。
 (半導体装置25の構成)
 図2は、半導体装置25のデバイス形成領域の構成を表す図である。
 半導体装置25は、デバイス形成工程にて、デバイス形成領域にデバイスとしての薄膜トランジスタ26が形成されている。
 半導体装置25は、薄膜基板13と、薄膜基板13上に形成されている絶縁膜としての熱酸化膜22と、熱酸化膜22上に形成されている単結晶シリコン膜24と、単結晶シリコン膜24上に形成されている薄膜トランジスタ26と、薄膜トランジスタを覆うゲート絶縁膜27及び層間絶縁膜28とを含んで構成されている。
 この、熱酸化膜22、単結晶シリコン膜24のパターン加工や、薄膜トランジスタ26、ゲート絶縁膜27、及び層間絶縁膜28の形成は、一般的な方法により、デバイス形成工程にて行われる。
 通常、この薄膜トランジスタ等のデバイスを形成する工程は、減圧処理をする工程を含み、真空装置を用いて成膜やエッチングが行われる。
 この薄膜トランジスタ26が形成された半導体装置25を用いて、例えば、センサ素子、アクティブマトリクス基板、当該アクティブマトリクス基板を用いた液晶表示装置や他の表示装置等を形成することができる。
 この薄膜基板13としては、プラスチック基板やポリイミドからなる基板は、あまり好適ではなく、薄いガラスもしくはステンレスからなることが好ましい。
 すなわち、フレキシブルで高性能なトランジスタとして、ある程度高性能なトランジスタを作製するには、500℃程度(低温ポリシリコンの場合)の加熱が必要であるため、プラスチック基板は500℃程度の耐熱性を有さないため使用できない。
 一方、ポリイミドであれば、450℃程度まで耐熱性を有する。しかし、半導体装置25では、単結晶シリコン膜24を転写によって薄膜基板13に転写しており、さらに、「直接接合」する場合、薄膜基板13の転写面はかなり平坦である必要がある。このため、平坦性に劣るポリイミドを薄膜基板13として用いることは好ましくない。
 しかし、高温に耐えるフレキシブル基板として、ガラスに替えて、薄いステンレス基板などの導電性のある基板であってもよい。
 また、常温接合のようにアルゴンビームを用いた接合方法であれば、支持基板への薄い金属基板の周辺部だけの貼り付け、および、単結晶シリコン膜の転写も可能である。
 (主な利点)
 以上のように半導体装置25の製造方法によると、薄膜基板13を単結晶シリコンウエハ11と貼り合せているため、単結晶シリコンウエハ11より薄い薄膜基板13の強度を補強することができる。
 このため、薄膜基板13の表面に単結晶シリコンウエハ21を貼り合せる際や、デバイス形成工程で薄膜トランジスタ等のデバイス素子を単結晶シリコン膜24に形成する際、または、製造装置間を移動させるハンドリング中に、薄膜基板13が破損することを防止することができる。特に、薄膜基板13を、割れやすい薄いガラスで構成した場合、高い、薄膜基板13の破損防止効果を得ることができる。
 そして、単結晶シリコンウエハ11の薄膜基板13との貼り合せ面には、薄膜基板13と接合し難い荒れた面11aが形成されているため、荒れた面11aと対向する領域内の薄膜基板13を切断するだけで、薄膜基板13を単結晶シリコンウエハ11から、容易に分離させることができる。これにより、薄膜基板13の破損を防止して、フレキブルな半導体装置25を得ることができる。
 さらに、半導体装置25の製造方法によると、薄膜基板を貼り合せる工程で、単結晶シリコンウエハ11の周辺部11bと、薄膜基板13とを、接着剤等の他の部材を用いず直接接合している。これにより、後のデバイス工程等で、互いに貼り合された単結晶シリコンウエハ11及び薄膜基板13に比較的高温の熱を加えても、異物や汚染物質が発生し難い。このため、歩留り低下を防止することが可能となる。
 加えて、薄膜基板を貼り合せる工程では、後のデバイス素子を形成する工程での減圧処理よりも低い気圧となるように減圧して、単結晶シリコンウエハ11の周辺部11bと、薄膜基板13とを接合している。これにより、後の薄膜トランジスタ等のデバイス素子を形成する工程で、互いに貼り合されている単結晶シリコンウエハ11と、薄膜基板13とが剥がれることを防止することができる。
 このように、半導体装置25の製造方法によって形成された半導体装置25は、フレキシブルな薄膜基板13に容易に単結晶シリコン膜24を形成できる。また、単結晶シリコンウエハ11と薄膜基板13との接合に接着剤等を使用していないため、高温でのプロセスが可能であり、高性能なフレキシブルデバイスの形成が可能な半導体装置25を得ることができる。
 〔実施形態2〕
 図3、図4を用いて本発明の第2の実施の形態について説明する。なお、説明の便宜上、前記実施形態1にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
 本実施の形態では、第2の単結晶シリコンウエハを貼り合せる工程で、単結晶シリコンウエハ11の表面に、荒れた面11aよりも面積が小さい第2の単結晶シリコンウエハを貼り合せる点で、実施の形態1と相違する。以下、順に説明する。
 (半導体装置35の製造方法)
 図3を用いて、本発明の半導体装置35の製造方法について説明する。図3は、第2の実施形態に係る半導体装置35の製造工程を表す図である。
 図3の(a)(b)に示すように、実施の形態1と同様に、図1の(a)(b)を用いて説明したプラズマ処理工程、薄膜基板を貼り合せる工程を経て、薄膜基板13と貼り合された単結晶シリコンウエハ11を得る。
 〈単結晶シリコンウエハ31を貼り合せる工程〉
 次に、図3の(c)に示すように、表面に酸化シリコンからなる熱酸化膜(絶縁膜)32を形成した後、水素イオンをドーピングすることで内部に脆弱層33を形成した単結晶シリコンウエハ31の表面(すなわち熱酸化膜32の表面)と、薄膜基板13の表面(単結晶シリコンウエハ11と貼り合されている面と逆側の面)とを貼り合せる。
 ここで、本実施の形態2では、単結晶シリコンウエハ31は、単結晶シリコンウエハ11表面の荒れた面11aよりも小さい面積を有する。そして、平面視で、単結晶シリコンウエハ11表面の荒れた面11aの領域内であって、薄膜基板13の表面に、単結晶シリコンウエハ31の熱酸化膜32の表面を貼り合せる。
 〈第1の分離工程〉
 次に、図3の(d)に示すように、実施の形態1の分離工程(図1の(d))と同様に、薄膜基板13の表面に貼り合された単結晶シリコンウエハ31に600℃程度の熱を加える熱処理することで、脆弱層33で単結晶シリコンウエハ31を分離する(第1の分離)。
 これにより、薄膜基板13の表面に、単結晶シリコンウエハ31の一部である、熱酸化膜32及び単結晶シリコン膜34が順に積層されたSOIウエハを得ることができる。SOIウエハは、単結晶シリコンウエハ11上に積層されている、薄膜基板13、熱酸化膜32及び単結晶シリコン膜34を有するウエハである。
 そして、この後、単結晶シリコン膜34の表面にレーザーを照射する等により結晶性を回復する処理を行う。
 次に、デバイス形成工程にて、単結晶シリコン膜34の表面に、TFT等のデバイスの形成が行われる。
 〈第2の分離工程〉
 デバイス形成工程の次に、図3の(e)に示すように、一対のレーザー発振機7及びレンズ8を、一又は複数個備える分離装置に、表面に上記SOIウエハが積層された単結晶シリコンウエハ11を配する。
 そして、レーザー発振機7からレーザー7aを出射させ、レンズ8で焦点位置を調整することで、周辺部11bの内側領域(すなわち荒れた面11aの領域)であって、薄膜基板13上の熱酸化膜32及び単結晶シリコン膜34にはレーザー7aを当てず、実質的に薄膜基板13にのみレーザー7aを照射することができる。
 これにより、薄膜基板13を、熱酸化膜32及び単結晶シリコン膜34の周囲に沿って切断する。
 すると、単結晶シリコンウエハ11の表面のうち、荒れた面11aは薄膜基板13と接合していないため、図3の(f)に示すように、単結晶シリコンウエハ11から、薄膜基板13、単結晶シリコン膜34、及びその上に形成されているデバイスを、容易に分離することができる。
 これにより、薄膜基板13、熱酸化膜(絶縁膜)32、単結晶シリコン膜34、及びデバイスがこの順に形成された半導体装置35を得ることができる。
 (半導体装置35の製造方法による主な利点)
 次に、図4を用いて、本実施の形態に係る半導体装置35の製造方法による主な利点について説明する。図4は、半導体装置35の製造方法の利点を説明する図である。図4の(a)は、実施の形態1で説明した半導体装置25の製造工程の様子を表す図であり、(b)は、実施の形態2で説明した半導体装置35の製造工程の様子を表す図である。
 図4の(a)に示すように、単結晶シリコンウエハ21が単結晶シリコンウエハ11の荒れた面11aより面積が大きいと、第2の分離工程で、レーザー7aで薄膜基板13を切断する際、その上層の熱酸化膜22及び単結晶シリコン膜24にもレーザー7aを照射しなければならなかった。そのため、飛散した単結晶シリコンのパーティクル9が飛散し、歩留りが低下する可能性がある。また、レーザー7aの吸収によって、単結晶シリコン膜24の加熱が起こり、その結果、単結晶シリコン膜24の特性変動が起こる可能性がある。
 一方、本実施の形態に係る半導体装置35の製造方法によると、単結晶シリコンウエハ31は、単結晶シリコンウエハ11の荒れた面11aよりも面積が小さく、単結晶シリコンウエハ31を貼り合せる工程では、平面視で、荒れた面11aの域内に、単結晶シリコンウエハ31の熱酸化膜32の表面を貼り合せる。
 これにより、荒れた面11aと対向する領域内の薄膜基板13を切断する際、その薄膜基板13に積層されている熱酸化膜32や単結晶シリコン膜34まで切断する必要はない。このため、切断により生じる異物発生を抑制し、歩留り低下を抑制することができる。さらに、切断に伴う単結晶シリコン膜34のレーザー7aの吸収を防止することができ、単結晶シリコン膜34の特性変動の発生を防止することができる。
 このように、半導体装置35の製造方法によると、高性能なフレキシブルデバイスの形成が可能な半導体装置35を、より高歩留まりで形成することができる。
 〔実施形態3〕
 (フレキシブル基板40の製造方法)
 次に、図5を用いて、半導体装置25を複数備える大面積のフレキシブル基板40の製造方法について説明する。図5は、半導体装置25を複数備える大面積のフレキシブル基板の製造工程を表す図である。
 図5の(a)に示すように、実施の形態1で図1を用いて説明した方法にて、半導体装置25を複数得る。なお、この半導体装置25に替えて、実施の形態2で図3を用いて説明した方法にて半導体装置35を複数得てもよいし、他の方法で半導体装置を複数得てもよい。
 図5の(b)に示すように、プラスチック基板41上に、金属などの導電性物質で配線42を形成し、そのプラスチック基板41及び配線42上に樹脂43を塗布し形成する。
 このプラスチック基板41は、フレキシブル性を有し、薄膜ガラスより堅牢性を有する。そして、次に、半導体装置25を配する領域内の樹脂43の一部を除去し、その半導体装置25を配する領域内の配線42を露出させる。
 そして、半導体装置25の薄膜基板13を上方(プラスチック基板41から遠い方)にし、単結晶シリコン膜24を下方(プラスチック基板41に近い方)にし、単結晶シリコン膜24が樹脂43又は配線42と接触するように、半導体装置25を貼り合せる。
 この際、単結晶シリコン膜24上のデバイスを、露出させた配線42とを電気的に接続されるように貼り合せることで、単結晶シリコン膜24上のデバイス間を配線42で結ぶようにしてもよい。
 この場合、プラスチック基板41上に、配線42と半導体装置25表面のデバイスとを接続するための電極パッドを形成しておき、この電極パッドと半導体装置25表面のデバイスとの位置合わせを行いつつ貼り合せてもよい。なお、この電極パッドは無くてもよい。
 このようにして、複数の半導体装置25を、薄膜基板13を上方にして、プラスチック基板41の配線42や樹脂43と貼り合せる。
 図5の(c)に示すように、次に、容器45に、薄膜基板13をエッチング可能なエッチング液46を貯留させておく。なお、エッチング液46としては、薄膜基板13がガラスの場合は、フッ化水素等からなる。
 そして、上記のように、プラスチック基板41に貼り合された複数の半導体装置25の薄膜基板13を、一括でエッチング液46に浸す。
 これにより、図5の(d)に示すように、複数の半導体装置25のそれぞれから薄膜基板13がエッチングされて、除去される。この結果、半導体装置25の残り部分である、熱酸化膜22、単結晶シリコン膜24、及びデバイスからなるフレキシブルデバイス(半導体装置)が複数配された大面積のフレキシブル基板40を得ることができる。
 (フレキシブル基板40の製造方法による主な利点)
 上記のように、第2の分離工程で、荒れた面11aと対向する領域内の薄膜基板13を切断した後、さらに、フレキシブルであり、単結晶シリコン膜24より面積が大きいプラスチック基板41に、プラスチック基板41から順に、単結晶シリコン膜24、熱酸化膜22、及び薄膜基板13となるように、貼り合せる。その後、エッチングにより、薄膜基板13を除去する。これにより、フレキシブルで、より、大面積を有するフレキシブル基板40を得ることができる。
 ここで、薄膜ガラスは薄くフレキシブル性を有するものの、ガラスであるため、衝撃には弱く、堅牢性に欠ける。一方、単結晶シリコン膜24をプラスチック基板41に貼り合せることでフレキシブルで、かつ、堅牢性も有するフレキシブル基板40を得ることができる。
 また、半導体装置25と、プラスチック基板41とを貼り合せる際、デバイス面を下方(プラスチック基板41に近い方)にし、樹脂43内に埋め込むように貼り合せることで、デバイスをプラスチック基板41の配線へ接続したり、その後の薄膜基板13のエッチング除去をしたりすることが可能となる。
 また、単結晶シリコン膜24をプラスチック基板41に貼り合せた後、ガラス等、薄膜基板13が溶解する溶液(エッチング液)に薄膜基板13を浸すことで薄膜基板13を溶かしている。この結果、プラスチック基板41上に、熱酸化膜22及び単結晶シリコン膜24を有するフレキシブルデバイスを作成することができる。
 また、プラスチック基板41に貼り合された複数の単結晶シリコン膜24に形成されたデバイス同士を、プラスチック基板41上の配線で接続することで、大面積のフレキシブルデバイスとしてのフレキシブル基板40を得ることができる。
 このように、フレキシブル基板40の製造方法によると、プラスチック基板41上に、高性能な単結晶シリコンで形成されたデバイスを形成することが可能となり、フレキシブルで堅牢なデバイスを形成することが可能となる。また、大面積のセンサー等のデバイスも形成することが可能となる。
 〔まとめ〕
 本発明の一態様に係る半導体装置の製造方法は、内部に脆弱層と、表面に絶縁層とが形成されている半導体基板の上記絶縁層に、他の基板を貼り合せることで得られる半導体装置の製造方法であって、第1の基板に当該第1の基板より薄い第2の基板が貼り合されており、上記第1の基板の上記第2の基板との貼り合せ面には、上記第2の基板と相対的に接合がし難い非接合領域と、当該非接合領域より上記第2の基板と接合がし易く上記非接合領域の周囲である接合領域とが配されており、上記第2の基板のうち、上記第1の基板の上記貼り合せ面に貼り合されている面とは逆側である表面に、上記半導体基板の上記絶縁層の表面を貼り合せる工程と、上記非接合領域と対向する領域内の上記第2の基板を切断する工程とを有することを特徴としている。
 上記構成によると、上記第2の基板を上記第1の基板と貼り合せることで、上記第2の基板の強度を補強することができる。このため、上記第2の基板の上記表面に半導体素子を形成する工程を行う際、上記第2の基板が破損することを防止することができる。そして、上記第1の基板の上記貼り合せ面には上記接合領域が形成されているため、上記非接合領域と対向する領域内の上記第2の基板を切断するだけで、上記第2の基板を上記第1の基板から分離させることができる。これにより、第2の基板の破損を防止して半導体装置を得ることができる。
 さらに、本発明の一態様に係る半導体装置の製造方法は、上記第1の基板の上記接合領域と、上記第2の基板とを直接的に接合する工程を有する。上記構成によると、上記第1の基板と、上記第2の基板とを接着剤等の部材を用いず接続しているため、比較的高温の熱を加えても汚染物質が発生し難い。
 さらに、本発明の一態様に係る半導体装置の製造方法は、上記第1の基板と、上記第2の基板とを貼り合せる前に、上記第1の基板の上記接合領域に、上記第2の基板との接合の強度を高めるための処理を施す工程を有する。上記構成によると、より強固に、上記第1の基板と、上記第2の基板とを接合することができる。
 さらに、本発明の一態様に係る半導体装置の製造方法は、上記第1の基板の、上記第2の基板と貼り合せる面に、上記第2の基板と接合を弱める処理を、選択的に施すことで上記非接合領域を形成する工程を有する。上記構成によって、上記非接合領域を、上記第1の基板に形成することができる。
 さらに、本発明の一態様に係る半導体装置の製造方法は、上記第1の基板の上記接合領域と、上記第2の基板とを直接接合する工程の後、上記脆弱層で上記半導体基板の一部を分離し、当該半導体基板の残りの一部である半導体層を上記第2の基板に形成する工程と、減圧処理する工程を含む、上記半導体層にデバイス素子を形成する工程とを有し、上記第1の基板の上記接合領域と、上記第2の基板とを直接接合する工程では、上記デバイス素子を形成する工程での減圧処理よりも低い気圧となるように減圧する。上記構成によると、上記デバイス素子を形成する工程で、上記第1の基板の上記接合領域と、上記第2の基板とが剥がれることを防止することができる。
 さらに、本発明の一態様に係る半導体装置の製造方法では、上記半導体基板は、上記非接合領域よりも面積が小さく、上記第2の基板の上記表面に、上記半導体基板の上記絶縁層の表面を貼り合せる工程では、平面視で、上記非接合領域内に、上記半導体基板の上記絶縁層の表面を貼り合せる。
 上記構成によると、上記非接合領域と対向する領域内の上記第2の基板を切断する工程の際、その第2の基板に積層されている部分の半導体基板まで切断する必要はなく、切断により生じる異物発生を抑制し、歩留り低下を抑制することができる。
 さらに、本発明の一態様に係る半導体装置の製造方法は、上記第1の基板の上記接合領域と、上記第2の基板とを直接接合する工程の後、上記脆弱層で上記半導体基板の一部を分離し、当該半導体基板の残りの一部である半導体層を上記第2の基板に形成する工程と、上記半導体層にデバイス素子を形成する工程とを有し、上記非接合領域と対向する領域内の上記第2の基板を切断する工程の後、さらに、フレキシブルであり、上記半導体層より面積が大きい第3の基板に、当該第3の基板側から順に、上記半導体層、上記絶縁層、及び上記第2の基板となるように、貼り合せる工程と、上記第2の基板を除去する工程とを有する。上記構成によると、フレキシブルで、より、大面積を有する半導体装置を得ることができる。
 さらに、本発明の一態様に係る半導体装置の製造方法では、上記第3の基板には配線が形成されており、上記半導体層に形成された上記デバイス素子と、上記配線とは電気的に接続されるように、上記第3の基板に、当該第3の基板側から順に、上記半導体層、上記絶縁層、及び上記第2の基板となるように、貼り合せるようにしてもよい。
 さらに、本発明の一態様に係る半導体装置の製造方法では、上記非接合領域と対向する領域内の上記第2の基板を切断する工程の後、上記第1の基板の上記貼り合せ面に残った第2の基板を除去する工程を有する。これにより、上記第1の基板を再利用することができる。
 さらに、本発明の一態様に係る半導体装置は、上記の半導体装置の製造方法によって製造されることで、上記第2の基板の破損が防止されて形成されることができる。
 本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
 本発明は、フレキシブルな半導体装置の製造方法、及び半導体装置に利用することができる。
5 真空チャンバー
7 レーザー発振機
7a レーザー
11 単結晶シリコンウエハ(第1の基板)
11a 荒れた面(非接合領域)
11b 周辺部(接合領域)
13 薄膜基板(第2の基板)
21 単結晶シリコンウエハ(半導体基板)
22 熱酸化膜(絶縁層)
23 脆弱層
24 単結晶シリコン膜(半導体層)
25 半導体装置
26 薄膜トランジスタ(デバイス素子)
31 単結晶シリコンウエハ(半導体基板)
32 熱酸化膜(絶縁層)
33 脆弱層
34 単結晶シリコン膜(半導体層)
35 半導体装置
40 フレキシブル基板(半導体装置)
41 プラスチック基板(第3の基板)
42 配線
43 樹脂
46 エッチング液

Claims (10)

  1.  内部に脆弱層と、表面に絶縁層とが形成されている半導体基板の上記絶縁層に、他の基板を貼り合せることで得られる半導体装置の製造方法であって、
     第1の基板に当該第1の基板より薄い第2の基板が貼り合されており、上記第1の基板の上記第2の基板との貼り合せ面には、上記第2の基板と相対的に接合がし難い非接合領域と、当該非接合領域より上記第2の基板と接合がし易く上記非接合領域の周囲である接合領域とが配されており、
     上記第2の基板のうち、上記第1の基板の上記貼り合せ面に貼り合されている面とは逆側である表面に、上記半導体基板の上記絶縁層の表面を貼り合せる工程と、
     上記非接合領域と対向する領域内の上記第2の基板を切断する工程とを有することを特徴とする半導体装置の製造方法。
  2.  上記第1の基板の上記接合領域と、上記第2の基板とを直接的に接合する工程を有することを特徴とする請求項1に記載の半導体装置の製造方法。
  3.  上記第1の基板と、上記第2の基板とを貼り合せる前に、上記第1の基板の上記接合領域に、上記第2の基板との接合の強度を高めるための処理を施す工程を有することを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4.  上記第1の基板の、上記第2の基板と貼り合せる面に、上記第2の基板と接合を弱める処理を、選択的に施すことで上記非接合領域を形成する工程を有することを特徴とする請求項1~3の何れか1項に記載の半導体装置の製造方法。
  5.  上記第1の基板の上記接合領域と、上記第2の基板とを直接接合する工程の後、
     上記脆弱層で上記半導体基板の一部を分離し、当該半導体基板の残りの一部である半導体層を上記第2の基板に形成する工程と、
     減圧処理する工程を含む、上記半導体層にデバイス素子を形成する工程とを有し、
     上記第1の基板の上記接合領域と、上記第2の基板とを直接接合する工程では、上記デバイス素子を形成する工程での減圧処理よりも低い気圧となるように減圧することを特徴とする請求項2に記載の半導体装置の製造方法。
  6.  上記半導体基板は、上記非接合領域よりも面積が小さく、
     上記第2の基板の上記表面に、上記半導体基板の上記絶縁層の表面を貼り合せる工程では、平面視で、上記非接合領域内に、上記半導体基板の上記絶縁層の表面を貼り合せることを特徴とする請求項1~5の何れか1項に記載の半導体装置の製造方法。
  7.  上記第1の基板の上記接合領域と、上記第2の基板とを直接接合する工程の後、
     上記脆弱層で上記半導体基板の一部を分離し、当該半導体基板の残りの一部である半導体層を上記第2の基板に形成する工程と、
     上記半導体層にデバイス素子を形成する工程とを有し、
     上記非接合領域と対向する領域内の上記第2の基板を切断する工程の後、さらに、フレキシブルな第3の基板に、当該第3の基板側から順に、上記半導体層、上記絶縁層、及び上記第2の基板となるように、貼り合せる工程と、
     上記第2の基板を除去する工程とを有することを特徴とする請求項1~6の何れか1項に記載の半導体装置の製造方法。
  8.  上記第3の基板には配線が形成されており、上記半導体層に形成された上記デバイス素子と、上記配線とは電気的に接続されるように、上記第3の基板に、当該第3の基板側から順に、上記半導体層、上記絶縁層、及び上記第2の基板となるように、貼り合せることを特徴とする請求項7に記載の半導体装置の製造方法。
  9.  上記非接合領域と対向する領域内の上記第2の基板を切断する工程の後、上記第1の基板の上記貼り合せ面に残った第2の基板を除去する工程を有することを特徴とする請求項7又は8に記載の半導体装置の製造方法。
  10.  請求項1~9の何れか1項に記載の半導体装置の製造方法によって製造されたことを特徴とする半導体装置。
PCT/JP2013/077834 2012-12-04 2013-10-11 半導体装置の製造方法及び半導体装置 WO2014087742A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012265780 2012-12-04
JP2012-265780 2012-12-04

Publications (1)

Publication Number Publication Date
WO2014087742A1 true WO2014087742A1 (ja) 2014-06-12

Family

ID=50883170

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/077834 WO2014087742A1 (ja) 2012-12-04 2013-10-11 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
WO (1) WO2014087742A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251080A (ja) * 2006-03-20 2007-09-27 Fujifilm Corp プラスチック基板の固定方法、回路基板およびその製造方法
JP2008288578A (ja) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Soi基板及び半導体装置の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251080A (ja) * 2006-03-20 2007-09-27 Fujifilm Corp プラスチック基板の固定方法、回路基板およびその製造方法
JP2008288578A (ja) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Soi基板及び半導体装置の作製方法

Similar Documents

Publication Publication Date Title
US8372728B2 (en) Process for fabricating a multilayer structure with trimming using thermo-mechanical effects
JP2010062527A (ja) 薄膜素子の製造方法
JP5547901B2 (ja) 表示装置
JP5065748B2 (ja) 貼り合わせウエーハの製造方法
JP2007173354A (ja) Soi基板およびsoi基板の製造方法
TW201806145A (zh) 柔性顯示裝置及其製備方法
JP5292642B2 (ja) 層の貼り合わせおよび転写プロセス
JP2007220749A (ja) 半導体装置の製造方法
KR20140123480A (ko) 전자 디바이스 구조체를 제공하는 방법 및 관련된 전자 디바이스 구조체들
WO2015156381A1 (ja) 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法
US7902001B2 (en) Method of fabricating thin film device
US20170076982A1 (en) Device manufacturing method
JP2014056863A (ja) 半導体装置の製造方法
TW201528481A (zh) 電子裝置之製造方法
JP2010062526A (ja) 薄膜素子の製造方法
US20170263461A1 (en) Plasma processing method
WO2013002227A1 (ja) 半導体基板の製造方法、半導体基板作成用基板、積層基板、半導体基板、及び電子デバイス
JP2006321674A (ja) 薄膜デバイスの製造方法および薄膜デバイス
JP4525048B2 (ja) 半導体装置の製造方法
JP2005303158A (ja) デバイスの形成方法
JP2005209756A (ja) 薄膜デバイスの製造方法、薄膜デバイス、液晶表示装置およびエレクトロルミネッセンス表示装置
WO2014087742A1 (ja) 半導体装置の製造方法及び半導体装置
JP2007214255A (ja) 貼り合わせsoiウェーハの製造方法
JP2009231533A (ja) 剥離方法、剥離装置および半導体装置の製造方法
JP2009537076A (ja) 絶縁体上半導体構造を形成するための方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13860711

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13860711

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP