JP2005303158A - デバイスの形成方法 - Google Patents
デバイスの形成方法 Download PDFInfo
- Publication number
- JP2005303158A JP2005303158A JP2004119856A JP2004119856A JP2005303158A JP 2005303158 A JP2005303158 A JP 2005303158A JP 2004119856 A JP2004119856 A JP 2004119856A JP 2004119856 A JP2004119856 A JP 2004119856A JP 2005303158 A JP2005303158 A JP 2005303158A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- adhesive
- protective material
- thin film
- forming method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 125
- 239000000853 adhesive Substances 0.000 claims abstract description 80
- 230000001070 adhesive effect Effects 0.000 claims abstract description 79
- 239000010409 thin film Substances 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 24
- 230000001681 protective effect Effects 0.000 claims description 79
- 239000000463 material Substances 0.000 claims description 70
- 230000002093 peripheral effect Effects 0.000 claims description 21
- 239000010408 film Substances 0.000 claims description 12
- 238000005520 cutting process Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000001816 cooling Methods 0.000 claims description 4
- 238000007790 scraping Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 17
- 238000012546 transfer Methods 0.000 abstract description 8
- 230000001012 protector Effects 0.000 abstract description 3
- 239000011521 glass Substances 0.000 description 20
- 239000011347 resin Substances 0.000 description 12
- 229920005989 resin Polymers 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 229920002799 BoPET Polymers 0.000 description 9
- 239000000243 solution Substances 0.000 description 8
- 239000000126 substance Substances 0.000 description 7
- 238000005498 polishing Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 239000004696 Poly ether ether ketone Substances 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229920002530 polyetherether ketone Polymers 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
Abstract
【課題】 高性能な薄膜電子デバイスを高歩留まり・低コストで製造できるデバイス形成方法を提供する。
【解決手段】 基板上形成された薄膜デバイスを、基板エッチング後に任意の支持体へ転写するプロセスに関する。本プロセスのエッチング時に保護物を薄膜デバイス面に貼り付ける際に、基板の一部分のみで接着することを特徴とする。特に、薄膜デバイスが存在しない領域のみで接着することで、薄膜デバイス領域に接着剤の残渣を残すことなく剥離することができ、高信頼で高歩留まりなデバイス転写法を実現できる。
【選択図】 図１
【解決手段】 基板上形成された薄膜デバイスを、基板エッチング後に任意の支持体へ転写するプロセスに関する。本プロセスのエッチング時に保護物を薄膜デバイス面に貼り付ける際に、基板の一部分のみで接着することを特徴とする。特に、薄膜デバイスが存在しない領域のみで接着することで、薄膜デバイス領域に接着剤の残渣を残すことなく剥離することができ、高信頼で高歩留まりなデバイス転写法を実現できる。
【選択図】 図１
Description
本発明は、デバイスの形成方法に関するものである。特に、ガラス基板等の絶縁性基板上に形成されたデバイスのガラス基板を非常に薄くし、その後フィルム等の支持体を貼り付け、転写することによってフレキシブルデバイスを作成するデバイスの形成方法に関する。
近年、軽量で割れにくいフレキシブルデバイスが要求され、例えば、薄膜トランジスタ液晶表示デバイスとして、樹脂基板を用いたフレキシブル液晶表示デバイスの開発が進められている。この実現手段として、一旦ガラス基板上に形成した薄膜トランジスタアレイを樹脂基板上へ転写するデバイス形成法が開発されている。例えば、薄膜トランジスタアレイが形成されたガラス基板を裏面側からＨＦ系溶液でウエットエッチングしてガラスを全て除去し、そのエッチング面に樹脂基板を貼り付けてフレキシブル薄膜トランジスタアレイ基板を形成する方法である（Ｓｏｃｉｅｔｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ ２００２でソニーより開示）。
この従来プロセスを図７（ａ）〜（ｄ）を用いて説明する。エッチングストッパ１２及び薄膜トランジスタアレイ１３が形成されたガラス基板１４の表面に接着剤を介して保護シート１５を全面に貼り付ける（ａ）。続いてＨＦ系のエッチング溶液１６を用いてガラス基板を裏面側から全てエッチング除去し、エッチングストッパでエッチングを止める（ｂ）。エッチング面に樹脂基板１７を貼り付ける（ｃ）。最後に保護シートを剥離することにより転写が完成する（ｄ）。あるいは、特開平１１−２１２１１６では、ウエットエッチングではなく化学研磨法によりガラス基板をすべて除去し、その後樹脂基板に転写する方法が開示されている。
あるいは、図７（ａ）において、エッチングストッパ層の代わりに剥離層を形成する方法もある。この方法では、図７（ｂ）のようにガラス基板をエッチングすることはしない。例えば、特開２００１−０５１２９６では、剥離層としてアモルファスシリコン膜を用い、ガラス基板裏面側から紫外光を照射し、アモルファスシリコン膜のアブレーションを利用してガラス基板を薄膜トランジスタアレイから剥離する。このような手法を用いてもデバイス転写を行うことができる。
このような軽量薄型デバイスのその他の例としては、シリコンウエハーの裏面側を研削・研磨することにより薄型のＩＣチップを実現する技術開発が進められている。例えば特開平９−３１２３４９では、シリコンウエハーに形成した半導体ＩＣチップを、裏面研削しフレキシブル樹脂シートに転写する手法が開示されている。
上述の従来技術において、フレキシブル液晶表示デバイス形成のために、薄膜トランジスタアレイが形成されたガラス基板を裏面側からエッチング又は研磨してガラスを全て除去した後に樹脂基板に転写する手法では、図７（ｄ）の保護シートを剥離する工程で、薄膜トランジスタアレイを樹脂基板側にうまく転写するためにかなり長時間かけて剥離する必要があり、スループットが著しく低下してしまう。また保護シート剥離後に、薄膜トランジスタアレイ部に接着剤の残渣が残り、これがトランジスタ電気特性の安定性を損ね、歩留まりを低下させてしまう。このような課題は、剥離層からガラス基板を剥離して転写する場合でも同様である。
更に、特開平９−３１２３４９では、シリコンウエハーから半導体ＩＣチップを剥離する工程、フレキシブル樹脂シートに転写する工程での歩留まりが低く、製造コストが高くなってしまう。加えて、ＩＣチップは数十μｍ程度の厚さがあり透明ではないので応用範囲が限られるとともに、各能動素子（例えばトランジスタ等）の素子分離が複雑で高電圧素子と低電圧素子との混載が困難となる。
従って本発明が解決しようとする課題は、薄膜デバイスを低コストで製造でき、高スループットでしかも高歩留まりで製造できるデバイス形成方法を提供することである。
上記課題を解決するため、本発明のデバイス形成方法は、基板の表面上にデバイスを形成する工程と、前記デバイスが形成された面を覆うための保護物を前記基板のデバイス面に貼り付ける工程と、前記基板を裏面側から削る工程と、前記削った基板面に支持体を貼り付ける工程と、前記保護物を剥がす工程、とを含むデバイス形成方法において、前記保護物を前記基板のデバイス面に貼り付ける際に、前記基板の一部分のみで貼り付けることを特徴とする。
本発明のデバイス形成方法は、接着する基板の一部分が、薄膜デバイスが形成されている領域を含まないことが更に望ましい。即ち、保護物を接着剤により薄膜デバイス面に貼り付ける工程において、接着剤が付着する領域には薄膜デバイスが存在しない。従って、最終的に保護物を剥がした後に、薄膜デバイス部に接着剤の残渣が残ることが無く、薄膜デバイスの特性安定性が維持できる。
上記のようなデバイス形成方法において、保護物として保護フィルムを使用することができる。基板を裏面側から削る工程において、エッチングや研削／研磨などのプロセスを用いる。保護物を剥がす工程において、光照射、加熱又は冷却で接着剤の接着力を低下させる。保護物を剥がす工程において、接着された一部分を切断分離する。等の方法を用いることができる。
本発明は、特に、ガラス等の透明絶縁性基板上に形成された薄膜トランジスタデバイスをフレキシブル基板等に転写する際に有用である。
以上述べてきたような本発明のデバイス形成方法で薄膜デバイスを作成したところ、以下のような効果を確認した。
基板のデバイス面と保護面との接着部を基板の一部分とすることで、薄膜デバイス領域には接着剤がなく、接着剤の残渣が見られなかった。図７に示すような従来プロセスでは、数十ｐｐｂオーダーの接着剤残渣が薄膜デバイス領域に残っていた。このような残渣は洗浄工程でも十分に除去することはできず、薄膜デバイスの特性信頼性を低下させていた。本発明では、デバイス領域に接着剤の残渣が無く、例えば、薄膜トランジスタアレイの電気特性も高い信頼性を有していた。
また、接着領域が基板の一部分のみであるので、基板一枚あたりの保護物剥離を２分以内で行うことができた。従来のプロセスでは、１０分から１時間程度の時間を要していたので、本発明により転写プロセスのスループットを非常に高くすることができた。更に本発明では、接着領域が基板の一部分のみであり剥離が容易になるので、剥離時の割れなどを防ぐことができ、歩留まりを著しく向上させることができた。
以上、本発明を用いることにより、高性能な薄膜デバイスを低コストで製造でき、また、高スループットでしかも高歩留まりで製造できるデバイス形成方法が得られる。
本発明の実施の形態に関して、図面を参照しながら説明する。
図１（ａ）〜（ｄ）は、本発明の第一の実施の形態にかかる電子デバイスの製造方法を示す図である。図１（ａ）に示すように、絶縁性基板２の表面に薄膜デバイス１が形成された絶縁性基板２のデバイス面（おもて面）に、保護物３を、接着剤４を介して貼り付ける。この時、接着剤が存在する領域には薄膜デバイスが存在しない。即ち、絶縁性基板と保護物とを接着剤を介して部分的に貼り合せる。図１（ａ）の場合は、右側の平面図に示すように、薄膜デバイスが基板の中心領域に形成されているので、基板の周辺部のみの領域で、接着剤により保護物と基板とが貼り合わされている。
続いて図１（ｂ）に示すように、エッチング槽５にエッチング液６を貯め、その中に図１（ａ）の基板を入れて基板の裏面側からエッチングを行う。基板の周辺部が接着剤により貼り合わされているので、エッチング液が薄膜デバイス領域に侵入することなくエッチングを行うことができる。この時、基板の全てをエッチングしても良いし、基板の一部を残しても良い。更に図１（ｃ）に示すように、エッチングした面に支持体７を貼り付ける。最後に図１（ｄ）に示すように、基板のデバイス面（おもて面）に貼り付けた保護物３を剥がすことにより転写が完成する。この時、保護物３は接着剤４を介して基板の一部のみ（この場合は基板の周辺部のみ）で接着されているので、非常に剥がしやすい。
図２（ａ）、（ｂ）は、本発明の第二の実施の形態にかかる電子デバイスの製造方法を示す図である。本実施の形態では、図１（ｄ）における保護物剥離の一方法を示す。図１（ｃ）までの加工を行った基板を、図２（ａ）に示すように加熱機８の上に載せる。加熱機８の温度を適度に制御することにより、接着剤４の接着力を低下させ、その後、図２（ｂ）に示すように保護物３を剥がす。接着剤の接着力が低下しているので、非常に容易に剥がすことができる。
図３（ａ）、（ｂ）は、本発明の第三の実施の形態にかかる電子デバイスの製造方法を示す図である。本実施の形態では、図１（ｄ）における保護物剥離の別の方法を示す。図１（ｃ）までの加工を行った基板に対して、図３（ａ）に示すように保護物３の上側から光９を照射する。紫外光、可視光など、光９の波長を適度に制御することにより、接着剤４の接着力を低下させ、その後、図３（ｂ）に示すように保護物３を剥がす。接着剤の接着力が低下しているので、非常に容易に剥がすことができる。
図４（ａ）、（ｂ）は、本発明の第四の実施の形態にかかる電子デバイスの製造方法を示す図である。本実施の形態では、図１（ｄ）における保護物剥離の別の方法を示す。図１（ｃ）までの加工を行った基板において、図４（ａ）に示すように、周辺の接着部を除去するために切断１０を入れる。この場合は周辺の四辺に対して切断を入れる。その後、図４（ｂ）に示すように、四辺の周辺部を切断部から分離すると、残された薄膜デバイス部においては接着剤が存在しないので、保護物３が非常に容易に剥がれる。
図５（ａ）〜（ｃ）は、本発明の第五の実施の形態にかかる電子デバイスの製造方法を示す図である。本実施の形態では、図１（ａ）における保護物貼り付けの別の方法を示す。図５（ａ）は、基板周辺部に加えて、十字状に接着部を設けたものである。このような十字部を複数設けても良い。図５（ｂ）は、基板周辺部に加えて、中心部にも接着部を設けたものである。更に図５（ｃ）においては、周辺部の一部（この図の場合は角部）に非接着部を設けている。特にこのようにすると、保護物を剥がす時に角部から容易に剥がしやすい。
以上の実施の形態では、いずれも保護物と薄膜デバイス基板面との間の接着剤により、保護物と基板面とを接着していた。これに加えて、第六の実施の形態として、図６に示すように、テープを用いて保護物の外周部と基板面とを貼り付けることもできる。この場合は、保護物と薄膜デバイス基板面との間に接着剤は存在しない。
図５、６以外にも、薄膜デバイスが存在しない任意の領域で保護物を接着することで、様々な貼り付け法が可能である。これらの貼り付け法においても、図２〜図４で示した手法と同様の手法で保護物を剥がすことができる。
続いて本発明の実施例を述べる。
図１及び図２を用いて実施例１を説明する。図１（ａ）は、絶縁性基板の表面に形成されたデバイスを備えた基板のデバイス面と保護物とを接着させた図である。薄膜デバイス１はシリコン薄膜トランジスタアレイ、絶縁性基板２は０．７ｍｍ厚のガラス基板、保護物３はポリエチレンテレフタレート（ＰＥＴ）をベースとした厚さ１００μｍのフィルム、接着剤４はアクリル系樹脂である。基板四辺の周辺部１ｃｍの額縁領域において、接着剤を介してガラス基板とＰＥＴフィルムとを貼り合せた。図１（ａ）右側の平面図に示すように、薄膜デバイスが基板の中心領域に形成されているので、基板の周辺部のみの領域で、接着剤により保護物と基板とが貼り合わされている。
続いて、図１（ｂ）の基板の薄膜化において、弗酸と塩酸又は硝酸の混合溶液をエッチング液６として、ガラス基板を裏面側からエッチングした。ガラス基板を２０〜１００μｍの厚さで残した。この時のエッチングレートは７μｍ／分程度であった。エッチング液としては弗酸と硫酸との混合液、バッファード弗酸等でも良い。これらのエッチング液に対してＰＥＴフィルムは耐性を有するので問題は無い。逆に、これらの弗酸ベースのエッチング液に対して耐性を有する保護物を選択しなければならない。本実施例ではＰＥＴフィルムを用いたが、ポリエーテルスルホン（ＰＥＳ）、ポリエーテルエーテルケトン（ＰＥＥＫ）等でも良い。
更に図１（ｃ）の支持体との貼り付けにおいて、エッチング面に支持体７として１００μｍ厚のＰＥＳフィルムを貼り付けた。支持体としては、特に耐弗酸性を有する必要は無いので、ポリイミド、ポリカーボネイト、ポリプロピレンなどの樹脂材に加えて、銅やアルミニウム等の金属箔でも良い。更には、樹脂材と金属箔との積層などでも良い。
図１（ｄ）の基板と保護物との剥離を図２に示す加熱機を用いて実施した。図１（ｃ）までの加工を行った基板を、図２（ａ）に示すように加熱機８の上に載せる。加熱機８の温度を適度に制御することにより、接着剤４の接着力を低下させ、その後、図２（ｂ）に示すように保護物３を剥がす。接着剤の接着力が低下しているので、非常に容易に剥がすことができる。
本実施例においては、保護物を基板のデバイス面に貼り付ける際に、基板の一部分のみで接着する。特に、薄膜デバイスが存在しない領域のみで接着することで、薄膜デバイス領域に接着剤の残渣を残すことなく剥離することができる。また、接着領域が基板の一部分のみであるので、基板一枚あたりの保護物剥離を２分以内で行うことができる。従来のプロセスでは、１０分から１時間程度の時間を要していたので、本発明により転写プロセスのスループットを非常に高くすることができる。更に、接着領域が基板の一部分のみであり剥離が容易になるので、剥離時の割れなどを防ぐことができ、歩留まりを著しく向上させることができる。本実施例によれば、高信頼で高歩留まりなデバイス形成方法が得られる。
図２に第２の実施の形態に対応する実施例２を示す。実施例２においては、実施例１の図１（ｄ）の基板と保護物との剥離を、温度を制御することにより行った実施例である。接着から支持体の貼り付けについては、実施例１の図１（ａ）、（ｂ）、（ｃ）と同じであり説明を省略する。
図１（ａ）のようにＰＥＴフィルムを保護物として貼り付け、図１（ｃ）までの加工を行った基板を、図２（ａ）に示すように加熱機８の上に載せる。図２（ａ）の加熱機８としてホットプレートを用いて、基板温度を１００℃に上昇させた。これにより、接着剤の化学構造が変化し、接着力が初期の１／１００以下にまで低下し、保護物であるＰＥＴフィルムを非常に容易に剥がすことができた。
ここでは、温度を制御する方法としてホットプレートを用いたが、加熱する手法としては、基板をオーブンに入れる、熱風を基板に吹きかける、赤外線ランプで加熱する等、様々な手法が可能である。また、冷却により接着力が低下する接着剤を用いても良く、この場合には加熱機の代わりに冷却機を用いることになる。このような加熱又は冷却により剥離を行う際は、支持体と基板を貼り合せるための接着剤の接着力が温度の変化により低下しないことが必要である。
本実施例においては、温度により化学構造が変化する接着剤を用い、温度を制御することにより保護物を剥がすことができ、高信頼で高歩留まりなデバイス形成方法が得られる。
図３に第３の実施の形態に対応する実施例３を示す。実施例３においては、実施例１の図１（ｄ）の基板と保護物との剥離を、光照射による方法を用いた実施例である。接着から支持体の貼り付けについては、実施例１の図１（ａ）、（ｂ）、（ｃ）と同じであり説明を省略する。
図１（ｄ）基板と保護物との剥離を、光照射により化学構造が変化する接着剤を用い、図３（ａ）に示すように、光照射により保護物を剥がすことができる。紫外光照射に対して化学構造が変化するアクリル樹脂を接着剤として、図１（ａ）のようにＰＥＴフィルムを保護物として貼り付けた。そしてエッチング加工後、図３（ａ）において、光９として紫外光成分の強い水銀ランプからの光を照射した。２００〜４００ｎｍの波長の光でエネルギー１Ｊ／ｃｍ２照射することで、接着力が初期の１／１００以下にまで低下し、図３（ｂ）に示すように保護物であるＰＥＴフィルムを非常に容易に剥がすことができた。特に紫外光に限る必要はなく、可視光照射により化学構造が変化する接着剤を用いても良い。このような光照射により剥離を行う際は、支持体と基板を貼り合せるための接着剤の接着力が光照射により低下しないことが必要である。
本実施例においては、光照射により化学構造が変化する接着剤を用い、光照射により保護物を剥がすことができ、高信頼で高歩留まりなデバイス形成方法が得られる。
図４に第４の実施の形態に対応する実施例４を示す。実施例４においては、実施例１の図１（ｄ）の基板と保護物との剥離を切断による方法を用いた実施例である。接着から支持体の貼り付けについては、実施例１の図１（ａ）、（ｂ）、（ｃ）と同じであり説明を省略する。
図１（ｄ）基板と保護物との剥離を、図４に示すように、接着部を切断分離することで容易に保護物を剥離できる。図１（ａ）において、保護物としてＰＥＴフィルムを貼り付ける。ここで周辺部の接着剤としては、特別な機能（光や熱で構造が変化するなどの）を要求されないので、安価な接着剤を用いることができる。エッチング加工後、図４（ａ）に示すように、周辺の接着部を除去するために切断を入れ、接着部とデバイスが形成されている領域とを分離する。この場合は周辺の四辺に対して切断を入れる。切断は、例えば、ダイシングソーやレーザーカッターなどを用いて行うことができる。その後、図４（ｂ）に示すように、四辺の周辺部を切断部から分離すると、残された薄膜デバイス部においては接着剤が存在しないので、ＰＥＴフィルムを非常に容易に剥がすことができる。
本実施例においては、接着部を切断分離することで保護物を剥がすことができ、高信頼で高歩留まりなデバイス形成方法が得られる。
図５に第５の実施の形態に対応する実施例５を示す。実施例５においては、実施例１の図１（ａ）の基板のデバイス面と保護物とを接着する方法を変更した実施例である。接着以降については、実施例１の図１（ｂ）、（ｃ）、（ｄ）と同じであり説明を省略する。
図１（ａ）の基板のデバイス面と保護物とを接着剤を介して部分的に貼り合せる手段としては、１）保護物に部分的に接着剤を塗布する。２）保護物全体に接着剤が塗布されているが、保護物と基板の間の所望の箇所に紙やフィルムなどを挿入することで、保護物と基板とを部分的に接着させる。等の方法を用いることができる。特にこの第二の方法では、例えば、図５のような様々な非接着部パターンに対して、予め紙やフィルムなどの形状をそれぞれのパターンに合わせて準備しておけばよく効率が良い。
図５（ａ）は、基板周辺部に加えて、十字状に接着部を設けたものである。このような十字部を複数設けても良い。図５（ｂ）は、基板周辺部に加えて、中心部にも接着部を設けたものである。更に図５（ｃ）においては、周辺部の一部（この図の場合は角部）に非接着部を設けている。特にこのようにすると、保護物を剥がす時に角部から容易に剥がしやすい。
本実施例においては、基板周辺部に加えて、デバイスが形成されていない基板の表面に接着部を設けることにより、高信頼で高歩留まりなデバイス形成方法が得られる。
図６に第６の実施の形態に対応する実施例６を示す。実施例６においては、実施例１の図１（ａ）の基板のデバイス面と保護物との接着方法を変更した実施例である。接着以降については、実施例１の図１（ｂ）、（ｃ）、（ｄ）と同じであり説明を省略する。
いままでの実施例においては、いずれも保護物と薄膜デバイス基板面との間の接着剤により、保護物と基板のデバイス面とを接着していた。本実施例６においては、図６に示すように、テープを用いて保護物の外周部と基板面とを貼り付ける実施例である。この場合は、保護物と薄膜デバイス基板面との間に接着剤は存在しない。
本実施例においては、テープを用いて保護物の外周部と基板面とを貼り付けることにより、高信頼で高歩留まりなデバイス形成方法が得られる。
以上述べてきたような実施例においては、基板のデバイス面と保護面との接着部を基板の一部分とすることで、高信頼で高歩留まりなデバイス形成方法が得られる。その理由は、薄膜デバイス領域には接着剤がないため、接着剤の残渣が見られなかった。図７に示すような従来プロセスでは、数十ｐｐｂオーダーの接着剤残渣が薄膜デバイス領域に残っていた。このような残渣は洗浄工程でも十分に除去することはできず、薄膜デバイスの特性信頼性を低下させていた。本発明では、薄膜デバイス領域に接着剤の残渣が無く、例えば、薄膜トランジスタアレイの電気特性も高い信頼性を有していた。
また、接着領域が基板の一部分のみであるので、基板一枚あたりの保護物剥離を２分以内で行うことができた。従来のプロセスでは、１０分から１時間程度の時間を要していたので、本発明により転写プロセスのスループットを非常に高くすることができた。
更に本発明では、接着領域が基板の一部分のみであり剥離が容易になるので、剥離時の割れなどを防ぐことができ、歩留まりを著しく向上させることができた。
以上、本発明のプロセス形成方法を用いることにより、高性能な薄膜デバイスを低コストで製造でき、また、高スループットでしかも高歩留まりで製造することができた。
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、図１、図５、６以外にも、デバイスが存在しない基板の任意の領域で保護物を接着することで、様々な貼り付け法が可能である。接着するものとしては粘着剤でもよい。これらの貼り付け法においても、図２〜図４で示した手法と同様の手法で保護物を剥がすことができる。
また実施例では、保護物や支持体としてフィルムの場合を述べてきたが、特にフィルムである必要性はなく、数ｍｍから数ｃｍ程度の厚さのシートや板でも良い。また基板をエッチングするプロセスを述べてきたが、機械的に研磨して削るなどの手法を用いても良い。またデバイスとしては、薄膜トランジスタアレイに限られるものではなく、配線アレイ、受動素子アレイなど、任意の電子デバイスに適用できる。
１：薄膜デバイス
２：絶縁性基板
３：保護物
４：接着剤
５：エッチング槽
６：エッチング液
７：支持体
８：加熱機
９：光
１０：切断
１１：テープ
１２：エッチングストッパ
１３：薄膜トランジスタアレイ
１４：ガラス基板
１５：保護シート
１６：ＨＦ系のエッチング溶液
１７：樹脂基板
２：絶縁性基板
３：保護物
４：接着剤
５：エッチング槽
６：エッチング液
７：支持体
８：加熱機
９：光
１０：切断
１１：テープ
１２：エッチングストッパ
１３：薄膜トランジスタアレイ
１４：ガラス基板
１５：保護シート
１６：ＨＦ系のエッチング溶液
１７：樹脂基板
Claims (9)
- 基板の表面上にデバイスを形成する工程と、前記デバイスが形成された面を覆うための保護物を前記基板のデバイス面に貼り付ける工程と、前記基板を裏面側から削る工程と、前記削った基板面に支持体を貼り付ける工程と、前記保護物を剥がす工程、とを含むデバイス形成方法において、前記保護物を前記基板のデバイス面に貼り付ける際に、前記基板の一部分のみで貼り付けることを特徴とするデバイス形成方法。
- 前記保護物を前記基板のデバイス面に貼り付ける工程において、前記保護物と前記基板のデバイス面との間に接着剤又は粘着剤を用いて貼り付けることを特徴とする請求項１記載のデバイス形成方法。
- 前記保護物を前記基板のデバイス面に貼り付ける工程において、テープを用いて保護物の外周部と前記基板のデバイス面とを貼り付けることを特徴とする請求項１記載のデバイス形成方法。
- 前記基板の一部分が、デバイスが形成されている領域を含まないことを特徴とする請求項１〜３のいずれか１項に記載のデバイス形成方法。
- 前記保護物が、フィルムであることを特徴とする請求項１〜４いずれか１項に記載のデバイス形成方法。
- 前記裏面側から削る工程が、エッチング又は研削であることを特徴とする請求項１記載のデバイス形成方法。
- 前記保護物を剥がす工程において、光照射又は加熱又は冷却で接着剤の接着力を低下させることを特徴とする請求項１記載のデバイス形成方法。
- 前記保護物を剥がす工程において、接着された一部分を切断分離することを特徴とする請求項１記載のデバイス形成方法。
- 前記デバイスが、シリコン薄膜から形成された薄膜トランジスタであることを特徴とする請求項１記載のデバイス形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004119856A JP2005303158A (ja) | 2004-04-15 | 2004-04-15 | デバイスの形成方法 |
| US11/105,576 US7381285B2 (en) | 2004-04-15 | 2005-04-14 | Manufacturing method of a device |
| CNA2005100657781A CN1690820A (zh) | 2004-04-15 | 2005-04-15 | 器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004119856A JP2005303158A (ja) | 2004-04-15 | 2004-04-15 | デバイスの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005303158A true JP2005303158A (ja) | 2005-10-27 |
Family
ID=35135254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004119856A Pending JP2005303158A (ja) | 2004-04-15 | 2004-04-15 | デバイスの形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7381285B2 (ja) |
| JP (1) | JP2005303158A (ja) |
| CN (1) | CN1690820A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010141181A (ja) * | 2008-12-12 | 2010-06-24 | Seiko Epson Corp | 薄膜装置、薄膜装置の製造方法及び電子機器 |
| JP2013135180A (ja) * | 2011-12-27 | 2013-07-08 | Panasonic Corp | フレキシブルデバイスの製造方法 |
| KR20150137022A (ko) | 2014-05-28 | 2015-12-08 | 가부시키가이샤 에바라 세이사꾸쇼 | 테이프 첩부 장치 및 테이프 첩부 방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100853410B1 (ko) * | 2001-04-11 | 2008-08-21 | 소니 가부시키가이샤 | 소자의 전사방법 및 이를 이용한 소자의 배열방법,화상표시장치의 제조방법 |
| JP2005019571A (ja) * | 2003-06-24 | 2005-01-20 | Canon Inc | チップの実装方法及び実装基板の製造装置 |
| US7759167B2 (en) * | 2005-11-23 | 2010-07-20 | Imec | Method for embedding dies |
| US7545042B2 (en) | 2005-12-22 | 2009-06-09 | Princo Corp. | Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure |
| CN101127343B (zh) * | 2006-08-18 | 2010-12-15 | 巨擘科技股份有限公司 | 结合ic整合基板与载板的结构及其制造方法与电子装置的制造方法 |
| JP5852810B2 (ja) * | 2010-08-26 | 2016-02-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI445626B (zh) * | 2011-03-18 | 2014-07-21 | Eternal Chemical Co Ltd | 製造軟性元件的方法 |
| JP5152361B2 (ja) * | 2011-04-20 | 2013-02-27 | ウシオ電機株式会社 | ワークの貼り合わせ方法および貼り合わせ装置 |
| CN106875851A (zh) * | 2017-04-20 | 2017-06-20 | 京东方科技集团股份有限公司 | 显示装置及其制造方法 |
| KR102388103B1 (ko) * | 2017-10-27 | 2022-04-20 | 삼성디스플레이 주식회사 | 윈도우 패널 재생설비 및 윈도우 패널 재생방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002164354A (ja) * | 2000-09-14 | 2002-06-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3761782A (en) * | 1971-05-19 | 1973-09-25 | Signetics Corp | Semiconductor structure, assembly and method |
| DE2142731A1 (de) * | 1971-08-26 | 1973-03-15 | Delog Detag Flachglas Ag | Verfahren zur erhoehung der oberflaechenguete von mit gehaertetem kunstharz getraenkten faserbahnen |
| US5300172A (en) * | 1991-11-01 | 1994-04-05 | The Furukawa Electric Co., Ltd. | Surface-protection method during etching |
| GB2264456B (en) * | 1992-02-26 | 1995-12-13 | Kansai Paint Co Ltd | Process for the application of protective self-adhesive film |
| CH685007A5 (de) * | 1992-06-05 | 1995-02-28 | Alusuisse Lonza Services Ag | Verfahren zur Verarbeitung dünnschichtiger Materialien mit empfindlichen Oberflächen. |
| JP3893645B2 (ja) | 1996-03-18 | 2007-03-14 | ソニー株式会社 | 薄膜半導体装置およびｉｃカードの製造方法 |
| JP3482856B2 (ja) | 1998-01-26 | 2004-01-06 | 株式会社日立製作所 | 液晶表示装置およびその製造方法 |
| JP3804349B2 (ja) | 1999-08-06 | 2006-08-02 | セイコーエプソン株式会社 | 薄膜デバイス装置の製造方法、アクティブマトリクス基板の製造方法、および電気光学装置 |
| US6214733B1 (en) * | 1999-11-17 | 2001-04-10 | Elo Technologies, Inc. | Process for lift off and handling of thin film materials |
| DE19962431B4 (de) * | 1999-12-22 | 2005-10-20 | Micronas Gmbh | Verfahren zum Herstellen einer Halbleiteranordnung mit Haftzone für eine Passivierungsschicht |
-
2004
- 2004-04-15 JP JP2004119856A patent/JP2005303158A/ja active Pending
-
2005
- 2005-04-14 US US11/105,576 patent/US7381285B2/en not_active Expired - Fee Related
- 2005-04-15 CN CNA2005100657781A patent/CN1690820A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002164354A (ja) * | 2000-09-14 | 2002-06-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010141181A (ja) * | 2008-12-12 | 2010-06-24 | Seiko Epson Corp | 薄膜装置、薄膜装置の製造方法及び電子機器 |
| JP2013135180A (ja) * | 2011-12-27 | 2013-07-08 | Panasonic Corp | フレキシブルデバイスの製造方法 |
| KR20150137022A (ko) | 2014-05-28 | 2015-12-08 | 가부시키가이샤 에바라 세이사꾸쇼 | 테이프 첩부 장치 및 테이프 첩부 방법 |
| US9738483B2 (en) | 2014-05-28 | 2017-08-22 | Ebara Corporation | Tape sticking apparatus and tape sticking method |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050236091A1 (en) | 2005-10-27 |
| US7381285B2 (en) | 2008-06-03 |
| CN1690820A (zh) | 2005-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7381285B2 (en) | Manufacturing method of a device | |
| TWI446420B (zh) | 用於半導體製程之載體分離方法 | |
| KR101043836B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100759687B1 (ko) | 기판의 박판화 방법 및 회로소자의 제조방법 | |
| JP2010062527A (ja) | 薄膜素子の製造方法 | |
| JP2000223446A (ja) | 半導体装置およびその製造方法 | |
| JP2007109927A (ja) | 表面保護フィルム剥離方法および表面保護フィルム剥離装置 | |
| JP2011035245A (ja) | 板状ワークの分割方法 | |
| JP4284911B2 (ja) | 素子の転写方法 | |
| KR20030029152A (ko) | 반도체 웨이퍼 처리 방법 및 양면 접착 시트 | |
| JP3753421B2 (ja) | 半導体ウエハの加工方法 | |
| JP2010062526A (ja) | 薄膜素子の製造方法 | |
| CN102163542B (zh) | 薄膜电子元件的单片化方法及由其制造的电子元件搭载粘着性薄片 | |
| JP4757442B2 (ja) | チップ体製造用粘着シート | |
| TWI222545B (en) | Method of transferring a thin film device onto a plastic sheet and method of forming a flexible liquid crystal display | |
| JP2005302982A (ja) | 半導体チップの製造方法 | |
| JP2009095962A (ja) | 薄膜半導体装置の製造方法 | |
| JP2000040677A (ja) | 半導体素子の製造方法 | |
| JP2007180252A (ja) | 半導体装置の製造方法 | |
| JP2003068995A (ja) | 薄膜デバイス基板の製造方法 | |
| JP2019178018A (ja) | 薄型ガラス基板製造方法 | |
| JP2006053171A (ja) | 半導体装置の製造方法、半導体装置及び半導体回路基板 | |
| JP2010056562A (ja) | 半導体チップの製造方法 | |
| JP4450850B2 (ja) | 半導体装置の製造方法 | |
| JP2000294521A (ja) | 電子素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110216 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110727 |