JP4450850B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4450850B2
JP4450850B2 JP2007249781A JP2007249781A JP4450850B2 JP 4450850 B2 JP4450850 B2 JP 4450850B2 JP 2007249781 A JP2007249781 A JP 2007249781A JP 2007249781 A JP2007249781 A JP 2007249781A JP 4450850 B2 JP4450850 B2 JP 4450850B2
Authority
JP
Japan
Prior art keywords
substrate
wafer
sic
acid solution
hydrofluoric acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007249781A
Other languages
English (en)
Other versions
JP2009081290A (ja
Inventor
徹 吉江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2007249781A priority Critical patent/JP4450850B2/ja
Priority to US12/232,052 priority patent/US20090081880A1/en
Publication of JP2009081290A publication Critical patent/JP2009081290A/ja
Application granted granted Critical
Publication of JP4450850B2 publication Critical patent/JP4450850B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、大口径化が難しい炭化ケイ素(SiC)単結晶からなるSiC基板をSiC基板より大口径のシリコン(Si)基板等に貼り付けて、既存の製造ラインで処理できる貼り合せ基板に加工し、種々の処理を行った後に、貼り合せ基板からSiC基板を剥離して、SiC結晶を用いた半導体デバイス(SiCデバイス)を製造する半導体装置の製造方法に関する。
炭化ケイ素結晶を用いた半導体デバイス(SiCデバイス)は、シリコン結晶を用いた従来の半導体デバイス(Siデバイス)に比べ、高耐圧、高温動作といった特徴がある。SiCデバイスがこのように優れた性能を示すのは、SiC結晶の基本特性に基づくものである。SiC結晶では、炭素原子が含まれることで原子間距離が短くなって、より強固な結合となり、半導体のバンドギャップが2倍以上に大きくなる。その結果、2倍以上の電界まで耐圧が高まり、高温まで半導体特性が保たれる。
非常に優れた基本特性を有するSiC結晶であるが、結晶成長が非常に難しく、結晶欠陥が入りやすい為、基板(ウェハ)の大口径化が難しいという問題がある。現状では、Si基板(Siウェハ)の口径は5〜8インチが主流であるのに対し、4H−SiC基板(SiCウェハ)では2〜3インチが主流であり、価格も非常に高価である。このため、デバイス開発時は小さなチップに切り出して試作をすることが多く、量産化に向けての基礎データを取得することが非常に難しい。
SiCデバイスの量産化技術を開発する上で、Siデバイス製造で使用している装置群を使用することは、非常に有効な手段である。Siデバイス製造で用いてきた量産化技術のノウハウを有効に活用できる。現在のところ、SiCデバイスの微細化レベルは、最先端でも0.5μm程度であり、既存のSiデバイス製造装置を用いて微細加工を施すことができる。
しかしながら、上述した通り、SiC結晶では最大でも3インチ程度の口径の基板しか作製することができない。このため、既存のSiデバイス製造装置を使用することは難しい。Siデバイス製造装置を使用するために、小口径のSiC基板をSi基板に貼り合せた半導体基板を、既存のSiデバイスの製造ラインに投入して、大口径のSi基板と同様に処理する半導体装置の製造方法が、提案されている(特許文献1)。
特開平11−87200号公報
しかしながら、大口径のSi基板に貼り付けられたSiC基板は、ICチップやLSIチップ等の素子製造の途中、素子製造工程の終了後に、大口径のSi基板から剥がす必要がある。特許文献1では、SiC基板をSi基板から剥がす方法について何ら説明されていない。
本発明は、上記問題に鑑み成されたものであり、本発明の目的は、SiC基板がSi基板等に貼り付けられた貼り合せ基板から、SiC基板の表面に形成されたICチップやLSIチップ等の素子を傷つけることなく、貼り合せ基板からSiC基板を剥離して、SiC結晶を用いた半導体デバイス(SiCデバイス)を製造する、半導体装置の製造方法を提供することにある。
上記目的を達成するために本発明の半導体装置の製造方法は、炭化ケイ素(SiC)単結晶からなるSiC基板が前記SiC基板より大口径のシリコン基板又は石英基板に貼り付けられた貼り合せ基板を、フッ硝酸溶液に浸漬する浸漬工程と、前記シリコン基板又は前記石英基板が前記フッ硝酸溶液に溶解して除去された後に、前記フッ硝酸溶液に溶解せずに残存したSiC基板を取り出す剥離工程と、前記浸漬工程の前に、前記SiC基板の露出面を前記フッ硝酸溶液に不溶の保護膜で被覆する被覆工程と、を含むことを特徴とする。
上記の半導体装置の製造方法においては、前記浸漬工程の前に、前記SiC基板の露出面を前記フッ硝酸溶液に不溶の保護膜で被覆する被覆工程の外に、前記シリコン基板又は前記石英基板と共に前記SiC基板を挟み込むように、前記保護膜上に前記フッ硝酸溶液に不溶の透明基板又は透明シートを載置する載置工程を更に含むことができる。
前記フッ硝酸溶液に不溶の保護膜としては、ワックスを用いることができる。また、前記フッ硝酸溶液に不溶の透明基板としては、サファイア基板を用いることができる。前記フッ硝酸溶液に不溶の透明シートとしては、ポリテトラフルオロエチレンシートを用いることができる。
また、上記の半導体装置の製造方法においては、前記剥離工程の後に、前記SiC基板をダイシングして各チップに個片化する個片化工程を、更に含むことができる。
本発明の半導体装置の製造方法によれば、SiC基板がSi基板に貼り付けられた貼り合せ基板から、SiC基板の表面に形成されたICチップやLSIチップ等の素子を傷つけることなく、貼り合せ基板からSiC基板を剥離して、SiC結晶を用いた半導体デバイス(SiCデバイス)を製造することができる、という効果がある。
以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。
<貼り合せ型の半導体基板>
まず、本発明の実施の形態で製造される貼り合せ型の半導体基板(以下、「貼り合せ基板」という。)の構成を説明する。図1(A)は貼り合せ基板を表面側からみたときの平面図であり、図1(B)は(A)のA−A線による断面図である。図1(A)に示すように、貼り合せ基板10では、炭化ケイ素の単結晶からなる小口径の基板(SiCウェハ)12が、大口径のシリコン基板(Siウェハ)14の略中央部に貼り付けられている。
SiCウェハ12は円盤状であり、その外縁部にはオリフラ12Aが設けられている。「オリフラ」はオリエンテーションフラットの略称であり、「結晶方位」を表すために設けられた直線状の切り欠けである。Siウェハ14も同様に円盤状であり、その外縁部にはオリフラ14Aが設けられている。SiCウェハ12は、そのオリフラ12Aが、Siウェハ14のオリフラ14Aと平行になるように位置合せされて、Siウェハ14に貼り付けられている。
SiCウェハ12は、シリコンと炭素を昇華法にてSiC単結晶のインゴットを形成し、このインゴットをスライスして得ることができる。SiCウェハ12は、大口径化が難しく、現状では口径が2〜3インチ(直径50mm〜75mm)のウェハしか得ることができない。ここでは、口径が2インチ(直径50mm)で、厚さが350μmのSiCウェハ12を使用した例について説明する。
Siウェハ14は、多結晶シリコンを電気炉で溶融させ、チョクラスキー法などにより溶融液からSi単結晶のインゴットを引き上げ、このインゴットを300μm〜2mmの厚さにスライスして得ることができる。Siウェハ14は、現状では口径が5〜8インチ(直径125mm〜200mm)のウェハが主流である。ここでは、口径が6インチ(直径150mm)で、厚さが625μmのSiウェハ14を使用した例について説明する。
図1(B)に示すように、SiCウェハ12は、SOG固化膜16Sによって、Siウェハ14に接着されている。SOG固化膜16Sは、スピンオングラス(SOG)法により形成された耐熱性のシリカ系被膜である。少なくとも400℃以上の耐熱性を有している。また、高温熱処理を施すことで、SOG固化膜16Sの耐熱性を1000℃近くまで高めることができる。
SOG法は、溶剤中にアルコキシシランを溶解した塗布液を、基材上に塗布した後で加熱処理することによりアルコキシシランの脱水縮合反応で固化させ、シリカ系被膜を形成する方法である。SOG塗布液は、ケイ素−酸素(Si−O)結合を骨格としてシラノール基(−Si−OH)を含有するアルコキシシランを、300℃程度で揮発する有機溶媒に溶解した溶液である。加圧下での熱処理により、SOG塗布膜の内部に残存していた有機溶媒が除去され、固化してSOG固化膜16Sとなる。このSOG固化膜16Sにより、SiCウェハ12がSiウェハ14に強固に且つ隙間なく接着される。
<貼り合せ基板の製造方法>
図2(A)〜(D)は貼り合せ基板の製造工程の一例を示す概略図である。図面を参照して製造工程の概略を簡単に説明する。なお、オリフラについては図示されていないが、上述した通り、各ウェハにはオリフラが設けられている。
まず、図2(A)に示す「仮留め工程」で、SiCウェハ12が、耐熱性のワックス20により、Siウェハ14とは別のSiウェハ18に仮留めされる。Siウェハ18には、Siウェハ14と同じ口径のウェハが使用される。Siウェハ18にも、Siウェハ14と同じ位置に、オリフラ18Aが設けられている。SiCウェハ12は、オリフラ12Aがオリフラ18Aと平行になるように、正確に位置合せをして、Siウェハ18に仮留めされる。
仮留め工程においては、各種の処理が施されるSiCウェハ12の表面側が、ワックス20を介して、Siウェハ18に仮留めされる。仮留めに用いるワックス20は、融点以上に加熱すると融解するので、SiCウェハ12の移動や取り外しが可能である。このため、正確な位置合せが行われるまで、Siウェハ18上で何度でもSiCウェハ12の位置調整を繰り返すことができる。また、ワックス20により、SiCウェハ12の表面が、傷、パーティクル(粉塵の付着)、汚染といったダメージから保護される。
次に、図2(B)に示す「塗布工程」で、Siウェハ18に仮留めされたSiCウェハ12にSOG塗布液が塗布され、SiCウェハ12の裏面側にSOG膜16Pが形成される。次に、図2(C)に示す「接着工程」で、Siウェハ18に仮留めされたSiCウェハ12を、SOG膜16Pを介してSiウェハ14に重ね合わせる。同じ口径のSiウェハ14とSiウェハ18とは、オリフラ14Aとオリフラ18Aとを揃えることで、重ね合わせが容易である。
Siウェハ14とSiウェハ18とが重ね合わされた状態で、加圧下で加熱されてSOG膜16Pが固化し、SOG固化膜16Sが形成される。このSOG固化膜16Sにより、SiCウェハ12がSiウェハ14に接着される。Siウェハ18の所定位置に仮留めされたSiCウェハ12は、Siウェハ18からSiウェハ14に転写されるように、対向するSiウェハ14の所定位置に接着される。Siウェハ18に仮留めする工程で、正確にSiCウェハ12の位置合わせをしておけば、SiCウェハ12はSiウェハ14の所定位置に正確に転写される。
次に、図2(D)に示す「除去工程」で、SiCウェハ12を仮留めしているSiウェハ18を取り外す。また、不要になったワックス20も除去する。こうして、小口径のSiCウェハ12が大口径のSiウェハ14の略中央部に貼り付けられた貼り合せ基板10を、容易に得ることができる。SiCウェハ12はSiウェハ14の所定位置に正確に転写されるので、SiCウェハ12のオリフラ12Aは、Siウェハ14のオリフラ14Aにも平行となる(図1(A)参照)。従って、SiCウェハ12の結晶方位は、Siウェハ14のオリフラ14Aから判断できるようになる。
<SiC基板の剥離方法>
Siウェハ14に貼り付けられたSiCウェハ12は、既存のSiデバイスの製造ラインに投入され、大口径のSiウェハ14と同様に処理され、Siウェハ14の表面にICチップやLSIチップ等を構成する素子が形成される。ICチップやLSIチップ等を構成する素子製造工程の終了後には、SiCウェハ12を大口径のSiウェハ14から剥がす必要がある。
また、SiCウェハ12のウェハ処理工程では、不純物導入工程において、1300℃以上の温度(通常は約1600℃)でイオン注入活性化熱処理を行うが、貼り合せ基板10のまま処理することができない。このような場合には、素子製造の途中で、SiCウェハ12をSiウェハ14から一旦剥がして、不純物導入工程の終了後に、SiCウェハ12をSiウェハ14に再度貼り付ける必要がある。
本発明では、SiCウェハ12をSiウェハ14から剥離するために、貼り合せ基板10をフッ硝酸溶液に浸漬する。フッ硝酸溶液とは、フッ化水素(HF)と硝酸(HNO)を少なくとも含み、必要に応じて水、酢酸が加えられた混合溶液である。一般には、フッ酸の50%(重量%)水溶液と硝酸とを、同じ量ずつ混合して生成される。この場合、フッ化水素:硝酸:水の比率は、約3:5:2となる。Siウェハ14はフッ硝酸溶液に容易に溶解するが、SiCウェハ12はフッ硝酸溶液には溶解しない。SOG固化膜16Sもフッ硝酸溶液に容易に溶解する。このため、フッ硝酸溶液に溶けないSiCウェハ12のみが残存し、SiCウェハ12を簡単に剥がすことができる。
但し、素子製造工程の終了後で、SiCウェハ12上に素子が形成されている場合や、素子作製工程中で、SiCウェハ12上に既に各種の膜が形成されている場合には、既に形成された素子や膜がフッ硝酸溶液で腐食されないように、SiCウェハ12の表面を保護膜で被覆するなどの前処理を行って、既に形成された素子や膜を保護することが好ましい。
次に、図3〜図8を参照して、本発明の実施の形態に係る製造工程(SiC基板の剥離工程)を詳細に説明する。この製造工程は、貼り合せ基板10をフッ硝酸溶液に浸漬する前に前処理を行う「前処理工程」と、貼り合せ基板10をフッ硝酸溶液に浸漬する「浸漬工程」と、フッ硝酸溶液に溶解せずに残存したSiCウェハ12を取り出す「剥離工程」と、を含んでいる。なお、「前処理工程」は、フッ硝酸溶液で腐食される膜が表面に形成されていない場合等、素子作製工程の段階に応じて省略することができる。
(前処理工程)
本実施の形態に係る製造工程では、「前処理工程」として、SiCウェハ12の露出面をフッ硝酸溶液に不溶の保護膜(例えば、後述するワックス19)で被覆する「被覆工程」と、Siウェハ14と共にSiCウェハ12を挟み込むように、保護膜上にフッ硝酸溶液に不溶の透明基板(例えば、後述するサファイア基板21)を載置する「載置工程」と、を実施する。
図3は作業台上に貼り合せ基板10を載置する様子を示す図である。図3(A)は作業台を上から見たときの平面図であり、図3(B)は作業台を手前側から見たときの側面図である。
図3(A)に示すように、作業台22は、平面視が矩形状のプレート24を備えている。SiCウェハ12が貼り付けられたSiウェハ14を、作業台22のプレート24に載置する。また、図3(B)に示すように、プレート24には、抵抗加熱ヒータ30が内蔵されている。この抵抗加熱ヒータ30は、交流電源32に接続されている。プレート24は、内蔵された抵抗加熱ヒータ30により、600℃程度まで昇温することが可能である。また、抵抗加熱ヒータ30は、図示されていないスイッチにより、オンオフや温度調節が可能とされている。
図4はワックスが塗布される「被覆工程」を示す図である。図4(A)は作業台上に載置されたSiCウェハ12にワックスが塗布される様子を示す側面図であり、図4(B)はこれを上から見たときの平面図である。
図4(A)及び(B)に示すように、載置された貼り合せ基板10を、抵抗加熱ヒータ30により加熱する。本実施の形態では、貼り合せ基板10を180℃に加熱した状態で、加熱されたSiCウェハ12を覆うように、貼り合せ基板10の中心付近に、耐熱性のワックス19を塗布する。ワックス19は、作業台を上から見たときに、ワックス19がSiCウェハ12の周囲にはみ出すように、多めに塗布する。はみ出す程度は、フッ硝酸溶液のワックスに対する腐食性や、フッ硝酸溶液がワックス19とSiウェハ14との界面に沿って染み込む深さに対して、十分なマージンを有する幅とする。
フッ硝酸溶液に不溶の保護膜であるワックス19としては、SOG塗布液に含まれる有機溶剤の気化温度以上の耐熱温度を有するワックスを使用する。本実施の形態では、融点が150℃程度で、350℃程度でも変質することが無いワックスを使用している。
図5は貼り合せ基板10上に透明基板(サファイア基板21)を載せる「載置工程」を示す図である。図5(A)は透明基板が載せられる様子を示す側面図であり、図5(B)はこれを上から見たときの平面図である。
図5(A)及び(B)に示すように、フッ硝酸溶液に不溶の透明基板であるサファイア基板21は、貼り合せ基板10に塗布されたワックス19上に載せられる。サファイア基板21は、貼り合せ基板10の略中央に載せられる。貼り合せ基板10は、抵抗加熱ヒータ30により180℃に加熱されたままであり、ワックス19は融解しているので、サファイア基板21はワックス19を平坦化するように(蓋をするように)、ワックス19上に載せられる。ワックス19は、サファイア基板21とSiCウェハ12との間に薄く拡がる。
その後、抵抗加熱ヒータ30をオフにしてプレート24の温度を下げ、SiCウェハ12、Siウェハ14、SOG膜16S、ワックス19、及びサファイア基板21の全体を冷却する。冷却によりワックス19が固化して、サファイア基板21が固定さされる。冷却された貼り合せ基板10は、作業台から降ろされ「前処理工程」が完了する。
(浸漬工程)
図6は貼り合せ基板10をフッ硝酸溶液に浸漬する「浸漬工程」示す図である。図6に示すように、貼り合せ基板10は、SiCウェハ12がワックス19で被覆され、サファイア基板21がワックス19上に載せられた状態で、浸漬容器34に充填されたフッ硝酸溶液36に浸漬される。
Siウェハ14及びSOG固化膜16Sは、フッ硝酸溶液36に徐々に溶解する。一方、SiCウェハ12、ワックス19、及びサファイア基板21は、フッ硝酸溶液36に不溶である。但し、ワックス19の表面はフッ硝酸溶液36で一部腐食し、曇りが発生することがある。また、フッ硝酸溶液36が、ワックス19とSiウェハ14との界面に沿って染み込んでくる。
浸漬工程では、透明なサファイア基板21を通して、Siウェハ14に貼り付けられたSiCウェハ12の様子を鮮明に観察することができる。即ち、ワックス19の周辺から
のフッ硝酸溶液36の染み込みを明確に確認できる。従って、フッ硝酸溶液36がSiCウェハ12に到達して、SiCウェハ12表面に形成された素子が腐食するのを未然に防止することができる。例えば、フッ硝酸溶液36の染み込みが速い場合には、直ちに浸漬工程を中止し、再度ワックスを塗り直すことで、SiCウェハ12表面に形成された素子が腐食するのを未然に防止することができる。
Siウェハ14及びSOG固化膜16Sがフッ硝酸溶液36に完全に溶解した段階で、「浸漬工程」が終了する。「浸漬工程」の終了後には、フッ硝酸溶液36に不溶のSiCウェハ12、ワックス19、及びサファイア基板21が残存する。
(剥離工程)
図7はSiウェハ14から剥離されたSiCウェハ12を取り出す「剥離工程」示す図である。図7に示すように、フッ硝酸溶液36に溶解せずに残存したSiCウェハ12、ワックス19、及びサファイア基板21を、フッ硝酸溶液36から取り出すことで、
SiCウェハ12をSiウェハ14から剥離する「剥離工程」が終了する。
(その他の工程)
剥離工程の終了後、SiCウェハ12の周囲に付着したワックス19を除去する。サファイア基板21は、ワックス19と共に除去される。ワックス19は、アセトン等の有機溶媒による有機洗浄で除去する。こうして、SiCウェハ12単体を得ることができる。
なお、活性化前の配線層が無い場合には、例外的に、硫酸+過酸化水素による無機洗浄でワックスを除去することもできる。
図8はSiCウェハ12を表面(素子形成面)から見たときの平面図である。図8に示すように、SiCウェハ12の表面には、目合わせのための碁盤目状のパターンが予め形成されている。碁盤目状のパターンは、オリフラ12Aに平行に所定間隔で引かれた複数の直線と、オリフラ12Aに垂直に所定間隔で引かれた複数の直線と、で構成されている。ICチップやLSIチップ等の素子は、この碁盤目毎に形成される。
従って、SiCウェハ12をSiウェハ14から剥離する前に、ICチップやLSIチップ等の素子が既に形成されている場合には、図9に示すように、碁盤目状のパターンの直線に沿って図示しないブレードを移動させて、SiCウェハ12を碁盤目状にソーカットすることで、各チップ40に個片化(ダイシング)することができる。また、ブレードとしては、ダイヤモンドブレード等を用いることができる。
以上説明した通り、本実施の形態では、大口径のSiウェハに貼り付けられたSiCウェハ(貼り合せ基板)は、既存のSiデバイスの製造ラインに投入され、大口径のSiウェハと同様に処理され、ICチップやLSIチップ等の素子製造工程の途中又は終了後に、大口径のSiウェハから剥離される。
SiCウェハの剥離は、Siウェハを溶解し且つSiCウェハを溶解しないフッ硝酸溶液に、貼り合せ基板を浸漬するという方法で行われる。この方法によれば、物理的な力を加えて剥がす場合に比べて、SiCウェハの表面に形成されたICチップやLSIチップ等の素子を傷つけることなく、貼り合せ基板からSiCウェハを容易に剥離することができる。
また、本実施の形態では、SiCウェハの表面をワックス等の保護膜で覆っているので、浸漬工程においても、既に形成された素子や膜がフッ硝酸溶液で腐食されない。
また、本実施の形態では、ワックス上に更に透明なサファイア基板が載せられており、浸漬工程では、透明なサファイア基板を通して、Siウェハに貼り付けられたSiCウェハの様子を鮮明に観察することができるので、フッ硝酸溶液の染み込みを明確に確認でき、SiCウェハ表面に形成された素子が腐食するのを未然に防止することができる。
<変形例>
(大口径の基板)
なお、上記の実施の形態では、SiC基板を貼り付ける大口径の基板としてシリコン基板を用いたが、シリコン基板に代えて石英基板を用いることもできる。石英基板もフッ硝酸溶液に容易に溶解するため、同様の方法でSiC基板を簡単に剥がすことができる。
(透明基板及び透明シート)
また、上記の実施の形態では、ワックス上に載置する透明基板として、サファイア基板を用いる例について説明したが、フッ硝酸溶液に不溶の透明基板であれば特に制限は無く、無機材料に限られず有機材料も使用することができる。例えば、「テフロン(登録商標)」として周知のポリテトラフルオロエチレンのシート等、プラスチック基板(又はシート)を貼り付けて代用することもできる。
(A)は貼り合せ基板を表面側からみたときの平面図であり、(B)は(A)のA−A線による断面図である。 (A)〜(D)は貼り合せ基板の製造工程の一例を示す概略図である。 作業台上に貼り合せ基板を載置する様子を示す図である。(A)は作業台を上から見たときの平面図であり、(B)は作業台を手前側から見たときの側面図である。 ワックスが塗布される「被覆工程」を示す図である。(A)は作業台上に載置されたSiCウェハ12にワックスが塗布される様子を示す側面図であり、(B)はこれを上から見たときの平面図である。 貼り合せ基板上に透明基板を載せる「載置工程」を示す図である。(A)は透明基板が載せられる様子を示す側面図であり、(B)はこれを上から見たときの平面図である。 貼り合せ基板をフッ硝酸溶液に浸漬する「浸漬工程」示す図である。 Siウェハから剥離されたSiCウェハを取り出す「剥離工程」示す図である。 SiCウェハを表面(素子形成面)から見たときの平面図である。 SiCウェハを各チップに個片化(ダイシング)する様子を示す図である。
符号の説明
10 貼り合せ基板
12 SiCウェハ
12A オリフラ
14 Siウェハ
14A オリフラ
14B 外縁部
16S 固化膜
18 Siウェハ
18A オリフラ
19 ワックス
20 ワックス
21 サファイア基板
22 作業台
24 プレート
26 ガイド
27 月
28 ガイド
30 抵抗加熱ヒータ
32 交流電源
34 浸漬容器
36 フッ硝酸溶液
40 チップ

Claims (6)

  1. 炭化ケイ素(SiC)単結晶からなるSiC基板が前記SiC基板より大口径のシリコン基板又は石英基板に貼り付けられた貼り合せ基板を、フッ硝酸溶液に浸漬する浸漬工程と、
    前記シリコン基板又は前記石英基板が前記フッ硝酸溶液に溶解して除去された後に、前記フッ硝酸溶液に溶解せずに残存したSiC基板を取り出す剥離工程と、
    前記浸漬工程の前に、前記SiC基板の露出面を前記フッ硝酸溶液に不溶の保護膜で被覆する被覆工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記シリコン基板又は前記石英基板と共に前記SiC基板を挟み込むように、前記保護膜上に前記フッ硝酸溶液に不溶の透明基板又は透明シートを載置する載置工程を、更に含むことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記フッ硝酸溶液に不溶の保護膜が、ワックスである請求項1又は2に記載の半導体装置の製造方法。
  4. 前記フッ硝酸溶液に不溶の透明基板が、サファイア基板である請求項2に記載の半導体装置の製造方法。
  5. 前記フッ硝酸溶液に不溶の透明シートが、ポリテトラフルオロエチレンシートである請求項2に記載の半導体装置の製造方法。
  6. 前記剥離工程の後に、前記SiC基板をダイシングして各チップに個片化する個片化工程を、更に含むことを特徴とする請求項1から5までのいずれか1項に記載の半導体装置の製造方法。
JP2007249781A 2007-09-26 2007-09-26 半導体装置の製造方法 Expired - Fee Related JP4450850B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007249781A JP4450850B2 (ja) 2007-09-26 2007-09-26 半導体装置の製造方法
US12/232,052 US20090081880A1 (en) 2007-09-26 2008-09-10 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007249781A JP4450850B2 (ja) 2007-09-26 2007-09-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009081290A JP2009081290A (ja) 2009-04-16
JP4450850B2 true JP4450850B2 (ja) 2010-04-14

Family

ID=40472137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007249781A Expired - Fee Related JP4450850B2 (ja) 2007-09-26 2007-09-26 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20090081880A1 (ja)
JP (1) JP4450850B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786444B2 (en) 2009-06-25 2017-10-10 Nokia Technologies Oy Nano-structured flexible electrodes, and energy storage devices using the same
JP5884585B2 (ja) * 2012-03-21 2016-03-15 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7710164A (nl) * 1977-09-16 1979-03-20 Philips Nv Werkwijze ter behandeling van een eenkristal- lijn lichaam.
JPH05243579A (ja) * 1992-02-28 1993-09-21 Canon Inc 半導体装置
US5944890A (en) * 1996-03-29 1999-08-31 Denso Corporation Method of producing single crystals and a seed crystal used in the method
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
JPH1187200A (ja) * 1997-09-05 1999-03-30 Toshiba Corp 半導体基板及び半導体装置の製造方法
JP2000223683A (ja) * 1999-02-02 2000-08-11 Canon Inc 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにsoi基板の製造方法
US6646292B2 (en) * 1999-12-22 2003-11-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting device and method
JP3802507B2 (ja) * 2002-05-20 2006-07-26 株式会社ルネサステクノロジ 半導体装置の製造方法
AU2005251089A1 (en) * 2004-04-30 2005-12-15 Nanosys, Inc. Systems and methods for nanowire growth and harvesting

Also Published As

Publication number Publication date
JP2009081290A (ja) 2009-04-16
US20090081880A1 (en) 2009-03-26

Similar Documents

Publication Publication Date Title
TWI446420B (zh) 用於半導體製程之載體分離方法
TW559876B (en) Method and apparatus for dicing a semiconductor wafer
TWI501830B (zh) Cutting method
CN103633022B (zh) 半导体芯片分离方法
TWI462167B (zh) 半導體裝置及其製造方法
JP2001326206A (ja) 半導体ウエーハの薄型化方法及び薄型半導体ウエーハ
CN105280473A (zh) 减少单颗化半导体片芯中残余污染物的方法
KR20040036654A (ko) 반도체 장치의 제조 방법
JP2008078430A (ja) 電子部品の製造方法
JP2000228389A (ja) 半導体装置の製造方法
JP5762213B2 (ja) 板状物の研削方法
JP3560888B2 (ja) 半導体装置の製造方法
JP2005050997A (ja) 半導体素子分離方法
JP2018046208A (ja) ウエーハの加工方法
TW201203341A (en) Wafer processing method
JP4450850B2 (ja) 半導体装置の製造方法
JP2003209073A (ja) 半導体ウエハの加工方法
JP2009212439A (ja) 半導体装置の製造方法および半導体製造装置
JP2007088292A (ja) 板状部材の切断方法
JP2012216565A (ja) 半導体ウエーハの加工方法
JP2007180252A (ja) 半導体装置の製造方法
TWI592982B (zh) Method of manufacturing semiconductor device
JP2005277103A (ja) 半導体ウェハ、支持体および半導体ウェハ製造方法ならびにスペーサ製造方法および半導体素子製造方法
US20090297867A1 (en) Semiconductor thin film-attached substrate and production method thereof
JP2005216948A (ja) 半導体装置の製造方法および製造装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees