CN103633022B - 半导体芯片分离方法 - Google Patents
半导体芯片分离方法 Download PDFInfo
- Publication number
- CN103633022B CN103633022B CN201310283250.6A CN201310283250A CN103633022B CN 103633022 B CN103633022 B CN 103633022B CN 201310283250 A CN201310283250 A CN 201310283250A CN 103633022 B CN103633022 B CN 103633022B
- Authority
- CN
- China
- Prior art keywords
- material layer
- crystal wafer
- semiconductor crystal
- carrier band
- defiber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 114
- 238000000926 separation method Methods 0.000 title claims abstract description 10
- 239000013078 crystal Substances 0.000 claims abstract description 76
- 239000012530 fluid Substances 0.000 claims abstract description 68
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 110
- 238000000034 method Methods 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 40
- 238000001020 plasma etching Methods 0.000 claims description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 9
- 239000003795 chemical substances by application Substances 0.000 claims description 4
- 238000002156 mixing Methods 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 3
- 239000004094 surface-active agent Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 103
- 238000005516 engineering process Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 9
- 239000000126 substance Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000009623 Bosch process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000010956 nickel silver Substances 0.000 description 2
- MOFOBJHOKRNACT-UHFFFAOYSA-N nickel silver Chemical compound [Ni].[Ag] MOFOBJHOKRNACT-UHFFFAOYSA-N 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000004064 recycling Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 241001050985 Disco Species 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000002242 deionisation method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- -1 dielectric Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000002351 wastewater Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02076—Cleaning after the substrates have been singulated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明涉及半导体芯片分离方法。在一个实施方案中，半导体芯片通过下列步骤从具有背金属层的半导体晶圆分离：将半导体晶圆放置于载带上，使背金属层与载带相邻；形成穿过半导体晶圆的分离线以在分离线内暴露背金属层；以及流体加工半导体晶圆以从分离线移除背金属层。
Description
技术领域
本发明大体上涉及电子，并且更具体地来讲，涉及形成半导体的方法。
背景技术
过去，半导体行业使用了各种方法和设备以从半导体晶圆分离单独的半导体芯片，该芯片在该半导体晶圆上制造。通常，使用称为划片或切割的技术以利用钻石刀盘沿着在晶圆上单独芯片之间形成的划片网格或分离线来部分或全部切穿晶圆。为了允许进行校准并且考虑到切割轮的宽度，每个划片网格通常具有较大宽度，一般大约一百五十（150）微米，这消耗了半导体晶圆的一大部分。另外，在半导体晶圆上划每个分离线所需的时间可能超过一小时或更长时间。这个时间降低了生产设施的产量和制造能力。
已探索其他方法作为划片的替代方法，这些方法已包括热激光切割（TLS）、隐形切割（从晶圆的背面进行激光切割）和等离子切割。相比于划片和其他替代工艺，等离子切割是一种具有前景的工艺，因为它支持较窄的划片线，增加了产量，并可以以各种和灵活的图案分离芯片。然而，等离子切割已具有制造实施方面的难题。这种难题已包括与晶圆背面层（如背金属层）的不相符，因为蚀刻工艺还不能有效地从分离线移除背面层。从划片线移除背面层对于促进后续工艺（如贴装和组装工艺）是必要的。
因此，需要有一种从半导体晶圆分离芯片的方法，其中该方法从分离线内分割背面层。若该方法具有成本效益、最小化对分割的芯片造成的任何损害或污染并支持回收工作，这将是有益的。
附图说明
图1示出根据本发明的半导体晶圆的一个实施方案的简化的平面图；
图2-10示出根据本发明的一个实施方案的在从晶圆分离芯片的工艺中处于各种阶段的图1的半导体晶圆的实施方案的局部截面图；
图11示出根据本发明的一个实施方案的处于工艺的稍后阶段的图10或图15的半导体晶圆的实施方案的局部截面图；
图12-15示出根据本发明的另一个实施方案的处于从晶圆分离芯片的不同阶段的图1的半导体晶圆的实施方案的局部截面图；以及
图16示出本发明的另一个实施方案的局部截面图。
为了使图示简单和清晰，附图中的元件不一定按比例绘制，并且不同附图中的相同参考号代表相同的元件。另外，省略众所周知的步骤和元件的描述和细节以简化描述。为了使附图清晰，器件结构的某些区域（如掺杂区域或电介质区域）可被图示为具有大体上直线的边缘和有精确角度的拐角。然而，本领域的技术人员理解由于掺杂物的扩散和活化或层的形成，这种区域的边缘大体上可能不是直线的并且拐角可能不是精确的角度。此外，当与半导体区域、晶圆或基底结合使用时，术语“主表面”指该半导体区域、晶圆或基底的表面，该表面形成与另一种材料（如电介质、绝缘体、导体或多晶半导体）的界面。主表面可以具有在x、y和z方向上变化的构造。
具体实施方式
图1是图示处于制造过程中稍后步骤的半导体晶圆10的简化的平面图。晶圆10包括多个半导体芯片，如芯片12、14、16和18，这些芯片在半导体晶圆10上或作为半导体晶圆10的一部分形成。芯片12、14、16和18在晶圆10上彼此间隔开间距，在这些间距中将形成或界定分离线，如划片线或分离线13、15、17和19。如本领域所熟知的，晶圆10上的全部半导体芯片大体上在各面上彼此间隔开区域，在这些区域中将形成划片线或分离线，如分离线13、15、17和19。芯片12、14、16和18可以是任何种类的电子器件，包括半导体器件，如二极管、晶体管、分立器件、传感器器件、光学器件、集成电路或本领域普通技术人员已知的其他器件。在一个实施方案中，晶圆10具有完成的晶圆工艺，包括下文所述的背面层的形成。
图2示出根据第一个实施方案的在一种芯片分离方法中处于较早步骤的晶圆10的放大的截面图。在一个实施方案中，晶圆10附着到便于在多个芯片被分离后支撑这些芯片的承载基底、转移带或载带30。这种载带是本领域技术人员所熟知的。在一个实施方案中，载带30可以附着到框架40，该框架40可以包括框架部分或部分401和402。如所描述的，载带30可以附着到框架部分401的表面4010和框架部分402的表面4020。
在示出的截面中，晶圆10可以包括大块基底11（如硅基），该大块基底11可以包括相对的主表面21和22。在一个实施方案中，触垫24可以沿着主表面21的部分形成以提供在基底11内形成的结构和下一级组装或外部元件之间的电接触。例如，触垫24可以被形成以容纳接合线或接线柱，这些接合线或接线柱可随后附着到触垫24，或触垫24可以被形成以容纳焊球、凸块或其他类型的附着结构。触垫24大体上可以是金属或其他导电材料。通常，电介质材料26（如覆盖沉积的介电层）可以在主表面21上或上方形成以起到晶圆10的钝化层的作用。在一个实施方案中，电介质材料26可以是以比基底11更慢的速率蚀刻的材料。在一个实施方案中，当基底11是硅时，电介质材料26可以是二氧化硅、氮化硅或聚酰亚胺。
在一个实施方案中，开口可以在电介质材料26（和可以在电介质材料26下层形成的其他介电层）上形成以暴露触垫24的下方表面和基底11的表面，在该表面中将形成分离线13、15、17和19。如图所示且根据本实施方案，晶圆10还包括在晶圆10的主表面22上或上方形成的材料层28。在一个实施方案中，层28可以是导电背金属层。在一个实施方案中，层28可以是多层金属系统，如钛/镍/银、钛/镍/银/钨、铬/镍/金、铜、铜合金、金，或本领域的技术人员已知的其他材料。在另一个实施方案中，层28可以是晶圆背面涂覆（WBC）薄膜，如附着芯片的涂层。
图3示出处于等离子蚀刻分离工艺中的后续步骤的晶圆10的放大的截面图。在一个实施方案中，晶圆10可以安装在载带30上并且随后可以放置于蚀刻装置300（如等离子蚀刻装置）内。在一个实施方案中，基底11可以通过开口蚀刻以形成或界定从主表面21延伸的分离线或开口13、15、17和19。蚀刻工艺可以使用化学作用（大体上如箭头31所表示的）进行，该化学作用以远高于电介质和/或金属的速率选择性地蚀刻硅。在一个实施方案中，晶圆10可以使用一种常称为博施法的工艺进行蚀刻。在一个实施方案中，晶圆10可以在阿尔卡特深度反应离子蚀刻系统中使用博施法进行蚀刻。在一个实施方案中，分离线13、15、17和19的宽度可以从大约五微米到大约十五微米。这种宽度足够确保形成分离线13、15、17和19的开口可以完全穿过基底11并在接近于层28处停止而形成，这是因为如大体上图4中所示出的蚀刻选择性。在一个实施方案中，层28可以用作等离子蚀刻分离工艺的停止层。在一个实施方案中，可以使用博施法在大约十五到大约三十分钟内形成分离线13、15、17和19。
图5示出处于后续工艺步骤的晶圆10的截面图。在一个实施方案中，加压流体移除步骤、流体冲蚀步骤或流体加工步骤用于根据本实施方案从分离线13、15、17和19内移除层28的部分。在一个实施方案中，包括载带30上的晶圆10的框架40可以放置于流体旋转冲洗装置60中。在一个实施方案中，晶圆10的主表面21可以面朝上或远离载带30。在一个实施方案中，装置60可以配置有放置于晶圆10的上方的喷嘴或分配装置61，如图5中所示。框架40和载带30可以放置于支撑结构63（如，真空吸盘）上。在一个实施方案中，可以配置结构63以如大体上箭头64所表示的进行转动和旋转。在一个实施方案中，可以配置结构63，以便如大体上箭头69所表示的伸展或延伸载带30，以向层28提供额外的力以协助其从分离线内的移除或分割。
装置60可以包括桶状或盆状结构67，该结构可以用于通过出口68将工艺废水容纳并且收集至收集桶71中。本发明方法和装置的一个好处是在加工工艺中移除的来自层28的材料可以被保存用于回收或用于环保上适合的处置技术。
在一个实施方式中，层28可以在迪斯科品牌旋转冲洗装置中使用上文描述的工艺来移除或加工。在该工艺中，加工媒介（如流体72）可以在结构63和晶圆10旋转期间从喷嘴61分配。在一个实施方案中，喷嘴61可以如大体上箭头74所表示的跨晶圆10移动或摆动。在一个实施方案中，流体72可以是液体、气体、其混合物，或移除层28同时最小化对芯片12、14、16和18造成的损害或引起对其不需要的污染的另一种材料。在一个实施方案中，流体72可以是水。在另一个实施方案中，流体72可以是空气或氮气。在一个实施方案中，可将表面活化剂添加到流体72，如美国亚利桑那州菲尼克斯市KETECA公司制造的DiamaflowTM表面活化剂。在一个实施方案中，可将研磨剂添加到流体72。
在一个实施方案中，下列工艺条件可以用于移除层28。例如，流体72可以是如在流体泵处测量的处于从大约10,342千帕斯卡(Kpa)到大约20,684Kpa（大约1500磅/平方英寸(psi)到大约3000psi）压力下的去离子水。晶圆10可以以从大约700rpm到1500rpm的速率转动，其中流体72流到晶圆10上从大约2分钟到大约5分钟。
应理解，本文描述的方法还可以用于从分离线13、15、17和/或19内移除在等离子蚀刻工艺中可能不会移除的其他结构，如对准键、测试结构和/或残余半导体材料。下文说明的步骤可以用在一个实施方案中以从分离线移除剩余部分280。
图6示出在分离线13、15、17和19内的层28的部分被移除后晶圆10的截面图。如在本实施方案中所示出的，层28的部分280可能在先前说明的流体加工工艺后留存。部分280可能留存，因为在使用如等离子分离的分离工艺而不是需要更宽分离线的常用切割工艺时分离线13、15、17和19配置有较窄的宽度。
图7示出处于后续工艺步骤的晶圆10的截面图。在一个实施方案中，载带30可以暴露于紫外线光源以降低带的粘性。随后，载带301可以沿着晶圆10的上表面（即，晶圆10的上方主表面21）、框架部分401的表面4011和框架部分402的表面4021应用于或附着到导电垫24。在一个实施方案中，载带301和载带30可以是相似的材料。在另一个实施方案中，相比于载带30，载带301可以是不同的材料或可以具有不同的特性，例如粘合和/或伸展特性。根据本实施方案，在应用载带301后，可以从晶圆10和框架40移除载带30以暴露层28和部分280。
图8示出后续工艺中的晶圆10的截面图。在一个实施方案中，晶圆10被再次放置于装置60内，其中层28面朝上（或朝向喷嘴61），并且层28的部分280可以使用如先前说明的流体加工工艺来移除。例如，流体72可以是如在流体泵处测量的处于从大约10,342Kpa到大约20,684Kpa（大约1500psi到大约3000psi）的压力下的去离子水。晶圆10可以以从大约700rpm到1500rpm的速率转动，其中流体72流到晶圆10上从大约2分钟到大约5分钟。在一个实施方案中，在层28的部分280移除后，并且从分离线13、15、17和/或19移除了任何其他不必要的材料后，可以从装置60移除晶圆10以提供图9中所示的中间结构。
图10示出后续工艺中的晶圆10的截面图。在一个实施方案中，载带301可以暴露于紫外线光源以降低带的粘性。在一个实施方案中，载带302可以应用于或附着到晶圆10的层28、框架部分401的表面4010和框架部分402的表面部分4020。在一个实施方案中，载带302、载带301和载带30可以是相似的材料。在另一个实施方案中，相比于载带30和/或载带301，载带302可以是不同的材料或可以具有不同的特性，例如粘合和/或伸展特性。根据本实施方案，在应用载带302后，可以从晶圆10和框架40移除载带301以暴露晶圆10的上表面21上方的导电垫24。在后续步骤中，可以使用例如如大体上图11中所示出的贴装装置81从载带302移除芯片12、14、16和18，作为进一步的组装工艺的一部分。在一个实施方案中，载带302可以在贴装步骤之前暴露于紫外线光源以降低带的粘性。
图12示出根据替代实施方案的在分离工艺后的晶圆10的截面图。晶圆10可以附着到载带30，载带30进一步附着到框架40，如之前结合图2所述。然而，在这个实施方案中，载带301可以应用于或附着到位于晶圆10的上表面（即，晶圆10的主表面21）、框架部分401的表面4011和框架部分402的表面4021上方的触垫24。根据本实施方案，在应用载带301后，可以从层28、晶圆10和框架40移除载带30以暴露层28，如图13中所示。在一个实施方案中，载带30可以在应用载带301之前暴露于紫外线光源以降低带的粘着性。
在后续步骤中，具有暴露的或面朝上（或朝向喷嘴61）的层28的晶圆10随后被放置于装置60内，并且层28的部分可以从分离线13、15、17和19被移除，如图14所示。在一个实施方案中，下列工艺条件可以用于移除层28的部分。例如，流体72可以是如在流体泵处测量的处于从大约10,342Kpa到大约20,684Kpa（大约1500psi到大约3000psi）的压力下的去离子水。晶圆10可以以从大约700rpm到1500rpm的速率转动，其中流体72流到晶圆10上从大约2分钟到大约5分钟。
图15示出在进一步的工艺后晶圆10的截面图。在一个实施方案中，载带301可以暴露于紫外线光源以降低带的粘性。随后，载带302可以应用于或附着到晶圆10的层28、框架部分401的表面4010和框架部分402的表面4020。根据本实施方案，在应用载带302后，可以从晶圆10和框架40移除载带301以暴露在晶圆10的上表面21上方的导电垫24。在后续步骤中，可以使用例如如大体上图11中所示的贴装装置81从载带302移除芯片12、14、16和18。
应理解，载带30、301和/或302可以在流体加工工艺中伸展或延伸以进一步协助从分离线内移除不必要的材料。此外，装置60可以包括兆声波装置以在流体72中产生受控的声空穴。另外，可以加热或冷却流体72。
图16示出另一个实施方案的截面图。承载基底10上的晶圆10可以被放置于装置601中，装置601可以类似于装置60。在这个实施方案中，层28可以是晶圆背面涂覆(WBC)薄膜，如芯片附着涂层。在一个实施方案中，承载基底30上的晶圆10可以伸展以增大相邻芯片之间的距离。在一个实施方案中，工件96可以用于使承载基底30伸展。工件96可以是例如弓形杆或圆顶结构。伸展可以促进使用流体72从分离线13、15、17和19移除层28。在一个实施方案中，可以将晶圆10冷却到较低的温度以增加层28的脆性。在一个实施方案中，可以将流体72或晶圆10中任一者或二者加热以促进层28的移除。在一个实施方案中，工件96可以在流体72流动时跨晶圆10移动。在另一个实施方案中，工件96和晶圆10可以在流体72流动时（如大体上箭头64所表示的那样）转动。
根据全部上述内容，本领域的技术人员可以根据一个实施方案确定一种从半导体晶圆（例如，元件10）分离半导体芯片的方法，其包括提供半导体晶圆，该半导体晶圆具有在半导体晶圆上形成并且彼此间隔开一定间距的多个半导体芯片（例如，元件12、14、16、18），其中半导体层具有第一和第二相对的主表面（例如，元件21、22），并且其中材料层（例如，元件28）沿着第二主表面形成。该方法包括将半导体晶圆放置于第一承载基底（例如，元件30）上，其中材料层与第一承载基底相邻并且通过间距分离半导体晶圆以形成分离线（例如，元件13、15、17、19），其中分离包括在接近于材料层时停止；以及使用加压流体（例如，元件72）从分离线移除材料层的部分。
根据全部上述内容，本领域的技术人员可以根据另一个实施方案确定，在一种实施方式的方法中，移除材料层的部分的步骤可以包括在材料层附着到第一承载基底期间使用第一加压流体移除材料层的第一部分；将第二承载基底（例如，元件301）附着到半导体晶圆的第一主表面（例如，元件21）；移除第一承载基底；以及使用第二加压流体移除材料层的第二部分。
根据全部上述内容，本领域的技术人员可以根据又一实施方案确定，在一种实施方式的方法中，移除材料层的部分的步骤可以包括将第二承载基底（例如，元件301）附着到半导体晶圆的第一主表面；移除第一承载基底；以及使用加压流体从分离线移除材料层的部分。
根据全部上述内容，本领域的技术人员可以根据另一个实施方案确定一种分离基底的方法，其包括提供基底（例如，元件10），该基底具有在基底上形成并且彼此间隔开间距的多个芯片（例如，元件12、14、16、18），其中基底具有第一和第二相对的主表面（例如，元件21、22），并且其中材料层（例如，元件28）在第二主表面上方形成。该方法包括将第一载带（例如，元件30）放置于材料层上；通过间距等离子蚀刻基底以形成分离线（例如，元件13、15、17、19），其中分离线在接近于材料层处终止；以及使用加压流体（例如，元件72）从分离线移除材料层的部分。
根据全部上述内容，本领域的技术人员可以根据又一实施方案确定，在一种实施方式的方法中，提供基底的步骤可以包括提供具有在第二主表面上方形成的导电层的半导体晶圆。
根据全部上述内容，本领域的技术人员可以根据另一个实施方案确定一种从半导体晶圆分离半导体芯片的方法，其包括提供半导体晶圆（例如，元件10），该半导体晶圆具有作为半导体晶圆的一部分形成并且彼此间隔开间距的多个半导体芯片（例如，元件12、14、16、18），该间隔界定将形成分离线（例如，元件13、15、17、19）的位置，其中半导体晶圆具有第一和第二相对的主表面（例如，元件21、22），并且其中材料层（例如，元件28）形成于第二主表面上方。该方法包括将第一载带（例如，元件30）放置于材料层上。该方法包括在半导体晶圆附着到第一载带期间通过间距等离子蚀刻半导体晶圆以形成分离线，其中分离线在接近于材料层处终止。该方法包括使用加压流体（例如，元件72）从分离线移除材料层的部分。
根据全部上述内容，本领域的技术人员可以根据又一实施方案确定，在一种实施方式中，所述方法还可以包括将第二载带（例如，元件301）放置于第一主表面上方以支撑半导体晶圆并且移除第一载带。另外，移除材料层的部分的步骤可以包括在半导体晶圆转动（例如，元件64）的同时使用带压水移除该部分。
鉴于全部上述内容，很明显，公开了一种新颖的方法。除了其他特征，包括将在基底的主表面上具有材料层的基底放置于载带上；以及形成穿过基底的分离线以在分离线内暴露材料层的部分。随后，在基底位于载带上期间使用流体加工工艺来移除材料层的暴露的部分。除了其他事物，该方法提供有效、可靠并且具有成本效益的工艺用于分离基底，这些基底包括背面层，如背金属层或WBC层。
根据本发明的一个方面，提供一种从半导体晶圆分离半导体芯片的方法，其包括：提供半导体晶圆，所述半导体晶圆具有形成在所述半导体晶圆上并且彼此间隔开间距的多个半导体芯片，其中半导体层具有第一和第二相对的主表面，并且其中材料层沿着所述第二主表面形成；将所述半导体晶圆放置于第一承载基底上，其中所述材料层与所述第一承载基底相邻；通过所述间距分离所述半导体晶圆以形成分离线，其中分离包括在接近于所述材料层处停止；以及使用加压流体从所述分离线移除所述材料层的部分。
在一种实施方式中，将所述半导体晶圆放置于所述第一承载基底上包括将所述半导体晶圆放置于载带上。
在一种实施方式中，移除所述材料层的部分包括：在所述材料层附着到所述第一承载基底期间，使用第一加压流体移除所述材料层的第一部分；将第二承载基底附着到所述半导体晶圆的所述第一主表面；移除所述第一承载基底；以及使用第二加压流体移除所述材料层的第二部分。
在一种实施方式中，所述方法还包括：在移除所述第二部分后将第三承载基底附着到所述第二主表面上；以及移除所述第二承载基底。
在一种实施方式中，移除所述材料层的部分包括下列步骤：将第二承载基底附着到所述半导体晶圆的所述第一主表面；移除所述第一承载基底；以及使用所述加压流体从所述分离线移除所述材料层的所述部分。
在一种实施方式中，提供所述半导体晶圆包括提供具有在所述第二主表面上方的背金属层的所述半导体晶圆。
在一种实施方式中，分离所述半导体晶圆包括等离子蚀刻所述半导体晶圆。
在一种实施方式中，使用所述加压流体从所述分离线移除所述材料层的部分包括使用带压水移除所述材料层的部分。
在一种实施方式中，使用所述加压流体从所述分离线移除所述材料层的部分包括使用带压气体移除所述材料层的部分。
在一种实施方式中，使用所述加压流体从所述分离线移除所述材料层的部分包括使用所述带压流体移除所述材料层的部分，所述带压流体包括表面活化剂和研磨剂中的一个。
在一种实施方式中，从所述分离线移除所述材料层的部分包括下列步骤：转动所述半导体晶圆；以及将所述加压流体施加到所述半导体晶圆。
在一种实施方式中，所述方法还包括：伸展所述第一承载基底；将所述加压流体施加到所述半导体晶圆。
根本本发明的另一方面，提供一种分离基底的方法，其包括：提供基底，所述基底具有形成在所述基底上并且彼此间隔开间距的多个芯片，其中所述基底具有第一和第二相对的主表面，并且其中材料层形成在所述第二主表面上面；将第一载带放置于所述材料层上；通过所述间距等离子蚀刻所述基底以形成分离线，其中所述分离线在接近于所述材料层处终止；以及使用加压流体从所述分离线移除所述材料层的部分。
在一种实施方式中，移除所述材料层的所述部分包括：在所述基底附着到所述第一载带期间，移除所述材料层的第一部分；将第二载带附着到所述基底的所述第一主表面上；在所述基底附着到所述第二载带期间，移除所述材料层的第二部分；将第三载带附着到所述材料层的其余部分上；以及移除所述第二载带。
在一种实施方式中，所述方法还包括：将第二载带放置于所述基底的所述第一主表面上；以及在移除所述材料层的所述部分的所述步骤前移除所述第一载带。
在一种实施方式中，提供所述基底包括提供具有在所述第二主表面上方形成的导电层的半导体晶圆。
根据本发明的一个方面，提供一种从半导体晶圆分离半导体芯片的方法，其包括：提供所述半导体晶圆，所述半导体晶圆具有作为所述半导体晶圆的一部分形成并且彼此间隔开间距的多个半导体芯片，所述间距界定将形成分离线的位置，其中所述半导体晶圆具有第一和第二相对的主表面，并且其中材料层在所述第二主表面上方形成；将第一载带放置于所述材料层上；在所述半导体晶圆附着到所述第一载带期间，通过所述间距等离子蚀刻所述半导体晶圆以形成所述分离线，其中所述分离线在接近于所述材料层处终止；以及使用加压流体从所述分离线移除所述材料层的部分。
在一种实施方式中，所述方法还包括：在所述第一主表面上方放置第二载带以支撑所述半导体晶圆；以及移除所述第一载带，并且其中移除所述材料层的部分包括在所述半导体晶圆转动的同时使用带压水移除所述部分。
在一种实施方式中，移除所述材料层的部分包括：在所述材料层附着到所述第一载带期间，使用第一加压流体移除所述材料层的第一部分；附着第二载带，使其与所述半导体晶圆的所述第一主表面相邻；移除所述第一承载基底；以及使用第二加压流体移除所述材料层的第二部分。
在一种实施方式中，所述方法还包括在移除所述材料层的所述部分的所述步骤期间伸展所述第一载带。
尽管利用具体优选实施方案和示例实施方案描述了本发明的主题，但是前述附图及其描述仅描绘主题的典型实施方案，并且因此不能被认定为限制其范围。显然，很多替代物和变型对于本领域的技术人员将是显而易见的。例如，其他形式的可移动支撑材料可以用于替代载带。
如同上文的权利要求书所反映的那样，发明方面可能在于少于前述单一公开实施方案的全部特征。因此，上文表述的权利要求书特此明确并入具体实施方式，其中每个权利要求作为本发明的单独实施方案独立存在。此外，尽管本文描述的一些实施方案包括一些但不是包括在其他实施方案中的其他特征的特征，但是不同实施方案的特征的组合旨在处于本发明的范围内，并且旨在形成本领域的技术人员可能理解的不同实施方案。
Claims (20)
1.一种从半导体晶圆分离半导体芯片的方法，其包括：
提供半导体晶圆，所述半导体晶圆具有形成在所述半导体晶圆上并且彼此间隔开间距的多个半导体芯片，其中半导体层具有第一和第二相对的主表面，并且其中材料层沿着所述第二主表面形成；
将所述半导体晶圆放置于第一承载基底上，其中所述材料层与所述第一承载基底相邻；
通过所述间距分离所述半导体晶圆以形成分离线，其中分离包括在接近于所述材料层处停止；以及
使用加压流体从所述分离线移除所述材料层的部分。
2.如权利要求1所述的方法，其中将所述半导体晶圆放置于所述第一承载基底上包括将所述半导体晶圆放置于载带上，并且其中移除所述材料层的部分包括使用通过喷嘴分配的流体流。
3.如权利要求1所述的方法，其中移除所述材料层的部分包括：
在所述材料层附着到所述第一承载基底时，使用第一加压流体移除所述材料层的第一部分；
将第二承载基底附着到所述半导体晶圆的所述第一主表面；
移除所述第一承载基底；以及
使用第二加压流体移除所述材料层的第二部分。
4.如权利要求3所述的方法，其还包括：
在移除所述第二部分后将第三承载基底附着到所述第二主要表面上；以及
移除所述第二承载基底。
5.如权利要求1所述的方法，其中移除所述材料层的部分包括下列步骤：
将第二承载基底附着到所述半导体晶圆的所述第一主表面；
移除所述第一承载基底；以及
使用所述加压流体从所述分离线移除所述材料层的所述部分。
6.如权利要求1所述的方法，其中提供所述半导体晶圆包括提供具有在所述第二主要表面上方的背金属层的所述半导体晶圆。
7.如权利要求1所述的方法，其中分离所述半导体晶圆包括等离子蚀刻所述半导体晶圆，并且其中移除所述材料层的部分包括将所述加压流体引向所述第一承载基底。
8.如权利要求1所述的方法，其中使用所述加压流体从所述分离线移除所述材料层的部分包括使用水移除所述材料层的部分。
9.如权利要求1所述的方法，其中使用所述加压流体从所述分离线移除所述材料层的部分包括使用气体移除所述材料层的部分。
10.如权利要求1所述的方法，其中使用所述加压流体从所述分离线移除所述材料层的部分包括使用所述加压流体移除所述材料层的部分，所述加压流体包括表面活化剂和研磨剂中的一个。
11.如权利要求1所述的方法，其中从所述分离线移除所述材料层的部分包括下列步骤：
转动所述半导体晶圆；以及
将所述加压流体施加到所述半导体晶圆。
12.如权利要求1所述的方法，其还包括：
伸展所述第一承载基底；以及
将所述加压流体施加到所述半导体晶圆。
13.一种分离基底的方法，其包括：
提供基底，所述基底具有形成在所述基底上并且彼此间隔开间距的多个芯片，其中所述基底具有第一和第二相对的主表面，并且其中材料层形成在所述第二主表面上方；
将第一载带放置于所述材料层上；
通过所述间距等离子蚀刻所述基底以形成分离线，其中所述分离线在接近于所述材料层处终止；以及
使用加压流体从所述分离线移除所述材料层的部分。
14.如权利要求13所述的方法，其中移除所述材料层的所述部分包括：
在所述基底附着到所述第一载带时，移除所述材料层的第一部分；
将第二载带附着到所述基底的所述第一主表面上；
在所述基底附着到所述第二载带时，移除所述材料层的第二部分；
将第三载带附着到所述材料层的其余部分上；以及
移除所述第二载带。
15.如权利要求13所述的方法，其还包括：
将第二载带放置于所述基底的所述第一主表面上；以及
在移除所述材料层的所述部分前移除所述第一载带。
16.如权利要求13所述的方法，其中提供所述基底包括提供具有在所述第二主要表面上方形成的导电层的半导体晶圆。
17.一种从半导体晶圆分离半导体芯片的方法，其包括：
提供所述半导体晶圆，所述半导体晶圆具有作为所述半导体晶圆的一部分形成并且彼此间隔开间距的多个半导体芯片，所述间距界定将形成分离线的位置，其中所述半导体晶圆具有第一和第二相对的主表面，并且其中材料层在所述第二主表面上方形成；
将第一载带放置于所述材料层上；
在所述半导体晶圆附着到所述第一载带时，通过所述间距等离子蚀刻所述半导体晶圆以形成所述分离线，其中所述分离线在接近于所述材料层处终止；以及
使用加压流体从所述分离线移除所述材料层的部分。
18.如权利要求17所述的方法，其还包括：
在所述第一主表面上方放置第二载带以支撑所述半导体晶圆；以及
移除所述第一载带，并且其中移除所述材料层的部分包括在所述半导体晶圆转动时使用水移除所述部分，其中移除所述材料层的部分包括：
通过接近所述半导体晶圆的喷嘴分配流体；以及
使用泵以提供加压流体，所述加压流体具有在泵处测量的从10,342Kpa到20,684Kpa，即1500磅/平方英寸到3000磅/平方英寸的范围中的一个或多个压力。
19.如权利要求17所述的方法，其中移除所述材料层的部分包括：
在所述材料层附着到所述第一载带时，使用第一加压流体移除所述材料层的第一部分；
附着第二载带，使其与所述半导体晶圆的所述第一主表面相邻；
移除所述第一载带；以及
使用第二加压流体移除所述材料层的第二部分。
20.如权利要求17所述的方法，其还包括在移除所述材料层的所述部分期间伸展所述第一载带。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/589,985 US8664089B1 (en) | 2012-08-20 | 2012-08-20 | Semiconductor die singulation method |
| US13/589,985 | 2012-08-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103633022A CN103633022A (zh) | 2014-03-12 |
| CN103633022B true CN103633022B (zh) | 2018-04-24 |
Family
ID=48986060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310283250.6A Active CN103633022B (zh) | 2012-08-20 | 2013-07-08 | 半导体芯片分离方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8664089B1 (zh) |
| EP (1) | EP2701188B1 (zh) |
| KR (1) | KR102096823B1 (zh) |
| CN (1) | CN103633022B (zh) |
| PH (2) | PH12013000169B1 (zh) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7798703B2 (en) * | 2007-05-09 | 2010-09-21 | Infineon Technologies Ag | Apparatus and method for measuring local surface temperature of semiconductor device |
| US10186458B2 (en) * | 2012-07-05 | 2019-01-22 | Infineon Technologies Ag | Component and method of manufacturing a component using an ultrathin carrier |
| US9034733B2 (en) * | 2012-08-20 | 2015-05-19 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
| US9368404B2 (en) * | 2012-09-28 | 2016-06-14 | Plasma-Therm Llc | Method for dicing a substrate with back metal |
| US8906745B1 (en) | 2013-09-12 | 2014-12-09 | Micro Processing Technology, Inc. | Method using fluid pressure to remove back metal from semiconductor wafer scribe streets |
| US20150255349A1 (en) * | 2014-03-07 | 2015-09-10 | JAMES Matthew HOLDEN | Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes |
| US9418894B2 (en) * | 2014-03-21 | 2016-08-16 | Semiconductor Components Industries, Llc | Electronic die singulation method |
| US9472458B2 (en) * | 2014-06-04 | 2016-10-18 | Semiconductor Components Industries, Llc | Method of reducing residual contamination in singulated semiconductor die |
| US9165832B1 (en) * | 2014-06-30 | 2015-10-20 | Applied Materials, Inc. | Method of die singulation using laser ablation and induction of internal defects with a laser |
| US9385041B2 (en) | 2014-08-26 | 2016-07-05 | Semiconductor Components Industries, Llc | Method for insulating singulated electronic die |
| JP2016134433A (ja) * | 2015-01-16 | 2016-07-25 | 株式会社東芝 | ダイシング装置 |
| JP6325421B2 (ja) * | 2014-11-14 | 2018-05-16 | 株式会社東芝 | デバイスの製造方法 |
| JP6370720B2 (ja) * | 2014-11-14 | 2018-08-08 | 株式会社東芝 | デバイスの製造方法 |
| JP6438791B2 (ja) * | 2015-02-06 | 2018-12-19 | リンテック株式会社 | 半導体装置の製造方法 |
| JP6502874B2 (ja) * | 2015-04-07 | 2019-04-17 | 東芝メモリ株式会社 | 半導体装置の製造方法 |
| US9514988B1 (en) * | 2015-07-20 | 2016-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices and packaging methods thereof |
| JP2017098452A (ja) * | 2015-11-26 | 2017-06-01 | 株式会社ディスコ | 洗浄方法 |
| US10366923B2 (en) * | 2016-06-02 | 2019-07-30 | Semiconductor Components Industries, Llc | Method of separating electronic devices having a back layer and apparatus |
| US10056297B1 (en) | 2016-06-20 | 2018-08-21 | Paul C. Lindsey, Jr. | Modified plasma dicing process to improve back metal cleaving |
| ES2773989T3 (es) * | 2017-05-19 | 2020-07-16 | Total Sa | Aparato y método para el procesamiento de texturizado |
| US10373869B2 (en) | 2017-05-24 | 2019-08-06 | Semiconductor Components Industries, Llc | Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus |
| GB201708927D0 (en) * | 2017-06-05 | 2017-07-19 | Spts Technologies Ltd | Methods of plasma etching and plasma dicing |
| JP7104559B2 (ja) * | 2018-05-23 | 2022-07-21 | 株式会社ディスコ | 被加工物の加工方法 |
| JP7104558B2 (ja) * | 2018-05-23 | 2022-07-21 | 株式会社ディスコ | 被加工物の加工方法 |
| TWI741262B (zh) * | 2018-06-04 | 2021-10-01 | 美商帕斯馬舍門有限責任公司 | 切割晶粒附接膜的方法 |
| US10916474B2 (en) | 2018-06-25 | 2021-02-09 | Semiconductor Components Industries, Llc | Method of reducing residual contamination in singulated semiconductor die |
| CN110634796A (zh) | 2018-06-25 | 2019-12-31 | 半导体元件工业有限责任公司 | 用于处理电子管芯的方法及半导体晶圆和管芯的切单方法 |
| JP7128064B2 (ja) * | 2018-09-03 | 2022-08-30 | 株式会社ディスコ | 被加工物の加工方法 |
| US11664276B2 (en) * | 2018-11-30 | 2023-05-30 | Texas Instruments Incorporated | Front side laser-based wafer dicing |
| JP7242130B2 (ja) * | 2019-02-06 | 2023-03-20 | 株式会社ディスコ | エキスパンド装置 |
| FR3137491A1 (fr) * | 2022-06-30 | 2024-01-05 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Procédé de fabrication d’une structure pavée |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5401690A (en) * | 1993-07-08 | 1995-03-28 | Goodark Electronic Corp. | Method for making circular diode chips through glass passivation |
| US5919713A (en) * | 1994-01-28 | 1999-07-06 | Fujitsu Limited | Semiconductor device and method of making |
| CN1703774A (zh) * | 2002-09-13 | 2005-11-30 | 东和－英特康科技公司 | 基片的喷射分割 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1873824B1 (en) * | 2002-09-13 | 2009-03-11 | Towa-Intercon Technology, Inc. | Jet singulation of a substrate |
| US6982211B2 (en) * | 2003-12-02 | 2006-01-03 | Disco Corporation | Water jet processing method |
| GB2420443B (en) * | 2004-11-01 | 2009-09-16 | Xsil Technology Ltd | Increasing die strength by etching during or after dicing |
| US7781310B2 (en) | 2007-08-07 | 2010-08-24 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
| US8859396B2 (en) | 2007-08-07 | 2014-10-14 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
| US7989319B2 (en) | 2007-08-07 | 2011-08-02 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
| US8012857B2 (en) | 2007-08-07 | 2011-09-06 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
| DE102007041885B4 (de) * | 2007-09-04 | 2009-12-24 | Infineon Technologies Ag | Verfahren zum Herstellen einer Halbleiterschaltungsanordnung |
| US8384231B2 (en) | 2010-01-18 | 2013-02-26 | Semiconductor Components Industries, Llc | Method of forming a semiconductor die |
| US9165833B2 (en) | 2010-01-18 | 2015-10-20 | Semiconductor Components Industries, Llc | Method of forming a semiconductor die |
| TWI512897B (zh) * | 2010-01-18 | 2015-12-11 | Semiconductor Components Ind | 半導體晶片分割方法 |
| US9368404B2 (en) * | 2012-09-28 | 2016-06-14 | Plasma-Therm Llc | Method for dicing a substrate with back metal |
-
2012
- 2012-08-20 US US13/589,985 patent/US8664089B1/en active Active
-
2013
- 2013-06-11 PH PH12013000169A patent/PH12013000169B1/en unknown
- 2013-07-08 CN CN201310283250.6A patent/CN103633022B/zh active Active
- 2013-08-12 KR KR1020130095129A patent/KR102096823B1/ko active IP Right Grant
- 2013-08-20 EP EP13181098.8A patent/EP2701188B1/en active Active
-
2016
- 2016-05-26 PH PH12016000209A patent/PH12016000209A1/en unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5401690A (en) * | 1993-07-08 | 1995-03-28 | Goodark Electronic Corp. | Method for making circular diode chips through glass passivation |
| US5919713A (en) * | 1994-01-28 | 1999-07-06 | Fujitsu Limited | Semiconductor device and method of making |
| CN1703774A (zh) * | 2002-09-13 | 2005-11-30 | 东和－英特康科技公司 | 基片的喷射分割 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103633022A (zh) | 2014-03-12 |
| PH12013000169A1 (en) | 2015-01-21 |
| PH12016000209A1 (en) | 2018-01-08 |
| EP2701188A3 (en) | 2014-12-10 |
| KR20140024219A (ko) | 2014-02-28 |
| US20140051232A1 (en) | 2014-02-20 |
| KR102096823B1 (ko) | 2020-04-06 |
| EP2701188B1 (en) | 2019-05-01 |
| EP2701188A2 (en) | 2014-02-26 |
| PH12013000169B1 (en) | 2015-01-21 |
| US8664089B1 (en) | 2014-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103633022B (zh) | 半导体芯片分离方法 | |
| US10026605B2 (en) | Method of reducing residual contamination in singulated semiconductor die | |
| US9847219B2 (en) | Semiconductor die singulation method | |
| US9741619B2 (en) | Methods for singulating semiconductor wafer | |
| US9564365B2 (en) | Method of singulating semiconductor wafer having back layer | |
| TW202343661A (zh) | 用於簡化的輔具晶圓的dbi至矽接合 | |
| US9337098B1 (en) | Semiconductor die back layer separation method | |
| JP2008078430A (ja) | 電子部品の製造方法 | |
| US11688639B2 (en) | Semiconductor device and method | |
| CN102024685A (zh) | 包含侧缘形状和织构的半导体晶片 | |
| CN104934374A (zh) | 电子管芯单体化方法 | |
| TWI525716B (zh) | 裝置基板加工方法 | |
| CN108962820A (zh) | 处理衬底的方法 | |
| US7749864B2 (en) | Semiconductor device with a thinned semiconductor chip and method for producing the thinned semiconductor chip | |
| JP2010010514A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2008244132A (ja) | 半導体装置の製造方法および半導体装置 | |
| CN113921390A (zh) | 一种晶圆级芯片的加工工艺方法及晶圆结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1194527 Country of ref document: HK |
|
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1194527 Country of ref document: HK |