JP6370720B2 - デバイスの製造方法 - Google Patents

デバイスの製造方法 Download PDF

Info

Publication number
JP6370720B2
JP6370720B2 JP2015014569A JP2015014569A JP6370720B2 JP 6370720 B2 JP6370720 B2 JP 6370720B2 JP 2015014569 A JP2015014569 A JP 2015014569A JP 2015014569 A JP2015014569 A JP 2015014569A JP 6370720 B2 JP6370720 B2 JP 6370720B2
Authority
JP
Japan
Prior art keywords
film
groove
substrate
metal film
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015014569A
Other languages
English (en)
Other versions
JP2016103622A (ja
Inventor
正宗 鷹野
正宗 鷹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to KR1020150112416A priority Critical patent/KR20160057963A/ko
Priority to TW104128894A priority patent/TW201618174A/zh
Priority to CN201510553408.6A priority patent/CN105609555B/zh
Priority to US14/928,482 priority patent/US9627259B2/en
Publication of JP2016103622A publication Critical patent/JP2016103622A/ja
Application granted granted Critical
Publication of JP6370720B2 publication Critical patent/JP6370720B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明の実施形態は、デバイスの製造方法及びデバイスに関する。
ウェハ等の半導体基板上に形成された複数の半導体素子は、半導体基板に設けられたダイシング領域に沿ってダイシングすることによって、複数の半導体チップに分割される。半導体基板の一方の面に、半導体素子の電極となる金属膜や、ダイボンディングフィルム等の樹脂膜が形成されている場合、ダイシングの際にダイシング領域の金属膜や樹脂膜も除去する必要がある。
金属膜や樹脂膜を除去する方法として、例えば、半導体基板と、金属膜又は樹脂膜を同時にブレードダイシングにより除去する方法がある。この場合、金属膜又は樹脂膜に突起(バリ)等の形状異常が生じやすい。金属膜や樹脂膜の形状異常が生ずると、半導体チップが外観検査不良と判定されたり、ベッドと半導体チップの接合不良が生じたりすることで製品歩留りが低下するため問題となる。
特開2008−141135号公報
本発明が解決しようとする課題は、膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することにある。
実施形態のデバイスの製造方法は、第1の面と第2の面を有する基板の前記第2の面側に膜を形成し、前記第1の面側から前記膜が残存するよう前記基板に部分的に溝を形成し、前記第2の面側から前記膜に二酸化炭素を含む粒子、前記膜の表面でのスポット径がφ3mm以上φ10mm以下となるように噴射し、前記溝が形成された箇所の前記第2の面側の前記膜を除去する。
第1の実施形態のデバイスの製造方法を示す模式工程断面図。 第1の実施形態のデバイスの製造方法で製造されるデバイスの模式断面図。 第2の実施形態のデバイスの製造方法を示す模式工程断面図。 第5の実施形態のデバイスの製造方法を示す模式工程断面図。 第6の実施形態のデバイスの製造方法を示す模式工程断面図。 第7の実施形態のデバイスの製造方法を示す模式工程断面図。 第8の実施形態のデバイスの製造方法を示す模式工程断面図。 実施例1のダイシング後のSEM写真。 実施例1のダイシング後のSEM写真。 実施例1のダイシング後の光学顕微鏡写真。 実施例2のダイシング後のSEM写真。 実施例3のダイシング後の光学顕微鏡写真。 比較例1のダイシング後のSEM写真。 比較例2のダイシング後のSEM写真。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
(第1の実施形態)
本実施形態のデバイスの製造方法は、第1の面と第2の面を有する基板の第2の面側に膜を形成し、第1の面側から膜が残存するよう基板に部分的に溝を形成し、第2の面側から膜に物質を噴射し、溝が形成された箇所の第2の面側の膜を除去する。
以下、製造するデバイスが、両面に金属電極を備えるシリコン(Si)を用いた縦型のパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である場合を例に説明する。この場合、基板が半導体基板となる。また、膜が金属膜となる。また、金属膜に噴射する物質が、二酸化炭素を含む粒子である場合を例に説明する。なお、二酸化炭素を含む粒子(以下、単に二酸化炭素粒子とも記述する)とは、二酸化炭素を主成分とする粒子である。二酸化炭素に加え、例えば、不可避的な不純物が含有されていても構わない。
図1は、本実施形態のデバイスの製造方法を示す模式工程断面図である。
まず、第1の面(以下、表面とも称する)と第2の面(以下、裏面とも称する)を備えるシリコン基板(基板)10の表面側に縦型のMOSFET(半導体素子)のベース領域、ソース領域、ゲート絶縁膜、ゲート電極、ソース電極等のパターンを形成する。その後、シリコン基板10の最上層に保護膜を形成する。保護膜は、例えば、ポリイミド等の樹脂膜、シリコン窒化膜やシリコン酸化膜等の無機絶縁膜である。表面側に設けられたダイシング領域の表面には、シリコン基板10が露出していることが望ましい。
次に、シリコン基板10の表面側に支持基板(支持体)12を貼りあわせる(図1(a))。支持基板12は、例えば、石英ガラスである。
次に、シリコン基板10の裏面側を研削により除去し、シリコン基板10を薄膜化する。その後、シリコン基板10の裏面側に金属膜14を形成する(図1(b))。金属膜14は裏面の略全面に設けられる。
金属膜14は、MOSFETのドレイン電極である。金属膜14は、例えば、異種の金属の積層膜である。金属膜14は、例えば、シリコン基板10の裏面側から、アルミニウム/チタン/ニッケル/金の積層膜である。金属膜14は、例えば、スパッタ法により形成される。金属膜14の膜厚は、例えば、0.5μm以上1.0μm以下である。
次に、シリコン基板10の裏面側に樹脂シート16を貼りつける。樹脂シート16は、いわゆる、ダイシングシートである。樹脂シート16は、例えば、金属のフレーム18に固定されている。樹脂シート16は、金属膜14の表面に接着される。その後、シリコン基板10から支持基板12を剥離する(図1(c))。
次に、シリコン基板10の表面側に設けられたダイシング領域に沿って、表面側から裏面側の金属膜14が露出するようにシリコン基板10に部分的に溝20を形成する(図1(d))。ここで、ダイシング領域とは、複数の半導体素子をダイシングにより複数の半導体チップに分割するための所定の幅を備える予定領域であり、シリコン基板10の表面側に設けられる。ダイシング領域には、半導体素子のパターンは形成されない。ダイシング領域は、例えば、シリコン基板10表面側に、半導体素子を区切るように格子状に設けられる。
溝20は、例えば、プラズマエッチングにより形成する。プラズマエッチングは、例えば、F系ラジカルを用いた等方性エッチングステップ、CF系ラジカル用いた保護膜形成ステップ、F系イオンを用いた異方性エッチングを繰り返す、いわゆるボッシュプロセスである。
溝20は、シリコン基板10の表面側の保護膜をマスクに、全面エッチングにより形成することが望ましい。この方法によれば、リソグラフィーを用いないため、製造工程の簡略化及び低コスト化が可能である。
次に、シリコン基板10の表面側に樹脂シート22を貼りつける。樹脂シート22は、いわゆる、ダイシングシートである。樹脂シート22は、例えば、金属のフレーム24に固定されている。樹脂シート22は、表面側の保護膜や金属電極の表面に接着される。その後、裏面側の樹脂シート16を剥離する(図1(e))。
次に、シリコン基板10の裏面側から金属膜14に二酸化炭素粒子を噴射する(図1(f))。二酸化炭素粒子を噴射することにより、溝20が形成された箇所の裏面側の金属膜14を除去する。金属膜14は二酸化炭素粒子により物理的に空洞部である溝20に削ぎ落とされることで除去される(図1(g))。
二酸化炭素粒子は、固体状態の二酸化炭素である。二酸化炭素粒子は、いわゆるドライアイスである。二酸化炭素粒子の形状は、例えば、ペレット状、粉末状、球状、又は、不定形状である。
二酸化炭素粒子は、例えば、液化炭酸ガスを断熱膨張させることにより生成される。生成された二酸化炭素粒子は、例えば、窒素ガスとともにノズルから噴射され、金属膜14に吹き付けられる。二酸化炭素粒子の平均粒径が10μm以上200μm以下であることが望ましい。二酸化炭素粒子の平均粒径は、例えば、ノズルから噴射される二酸化炭素粒子を高速カメラで撮像し、撮像した画像内の粒子を測長することで求めることが可能である。
また、二酸化炭素粒子が金属膜14に吹き付けられる際の金属膜14表面でのスポット径は、例えば、φ3mm以上φ10mm以下であることが望ましい。
二酸化炭素粒子を吹き付けて、金属膜14を除去する際に、図1(f)に示すように、樹脂シート22の領域をマスク26で覆うことが望ましい。樹脂シート22の領域をマスク26で覆うことで、例えば、樹脂シート22が、二酸化炭素粒子による衝撃でフレーム24から剥がれることを抑制できる。マスク26は、例えば、金属である。
その後、シリコン基板10の表面側の樹脂シート22を剥離することにより、分割された複数のMOSFETが得られる。
以下、本実施形態のデバイスの製造方法の作用及び効果について説明する。
縦型のMOSFETのように、シリコン基板10の裏面側にも金属膜14が形成される場合、ダイシングの際にダイシング領域の裏面側の金属膜14も除去する必要がある。例えば、ブレードダイシングにより半導体基板10と、金属膜14とを表面側から同時に除去する場合、ダイシング領域の溝20端部の金属膜14が裏面側に捲れあがり、いわゆるバリが発生する。
金属膜14のバリが発生すると、例えば、半導体チップが外観検査不良となり製品化できない恐れがある。また、例えば、半導体チップと金属のベッドとをはんだ等の接合材により接合する際に、バリの部分で密着性が悪くなることで、接合不良が生じる恐れがある。
本実施形態では、シリコン基板10のダイシング領域に沿って溝20を形成した後、金属膜14に裏面側から二酸化炭素粒子を吹き付け、溝20に跨っている部分の金属膜14を除去する。除去された金属膜14は、空洞となっている溝20に削ぎ落とされるため、バリの発生が抑制される。溝20の金属膜14のみを自己整合的に除去することが可能である。
溝20に跨っている部分の金属膜14の除去は、主に二酸化炭素粒子の物理的衝撃により生じているものと考えられる。加えて、金属膜14が低温の二酸化炭素粒子により急冷されること、及び、金属膜14に衝突した二酸化炭素が気化膨張する力が加わることにより、物理衝撃による金属膜14の除去効果を促進するものと考えられる。
また、シリコン基板10の溝20の形成を、ブレードダイシングで行う場合、溝20の裏面側の端部のシリコン基板10に欠け(チッピング)が生じる場合がある。本実施形態では、溝20形成を、プラズマエッチングにより行うため、溝20の裏面側の端部のシリコン基板10に生じる欠けを防止することが可能となる。
また、シリコン基板10の溝20の形成を、ブレードダイシングで行う場合、少なくともブレードの厚さ以上の幅がダイシング領域に必要となる。このため、例えば、50μm以上のダイシング領域幅が必要になる。
本実施形態では、溝20の形成を、プラズマエッチングにより行うため、ダイシング領域の幅を狭くすることが可能となる。例えば、ダイシング領域の幅は、例えば、10μm以上50μm未満、更には、20μm以下とすることも可能となる。
また、本実施形態では、主に二酸化炭素粒子による物理的衝撃により金属膜等を除去する。したがって、例えば、ドライエッチングの場合と異なり、金属膜が異種の金属の積層膜であっても、各膜の化学的性質の違いに左右されずに除去することが可能である。したがって、異種の金属の積層膜であっても簡便に、形状異常を抑制して除去することが可能である。
本実施形態の製造方法で製造されるデバイスは、基板と、基板の一方の面に設けられる金属膜の積層構造を切断して個片化したデバイスであって、金属膜の端部の面に対する傾斜角が、基板の側面の前記面に対する傾斜角よりも小さい。また、本実施形態の製造方法で製造されるデバイスは、基板と、基板の一方の面に設けられる金属膜の積層構造を切断して個片化したデバイスであって、金属膜の切断面の凹凸差が基板の切断面の凹凸差よりも小さい。
図2は、本実施形態の製造方法で製造されるデバイスの模式断面図である。溝20近傍の断面形状を示す。図2に示すように、金属膜14の溝20側の端部の裏面(第2の面)に対する傾斜角(θ1)が、溝20の側面の裏面(第2の面)に対する傾斜角(θ2)よりも小さくなる。
金属膜14の端部は、シリコン基板10と金属膜14の境界のシリコン端部よりも、溝の反対側に位置する。金属膜14の端部は、シリコン基板10と金属膜14の境界から金属膜14の表面に向かって、溝から遠ざかる方向に傾斜する。傾斜は金属膜14表面に向かって緩やかになる。また、金属膜14の端部の上面側の角は曲面となっている。金属膜14の端部が図2に示す形状を備えることにより、MOSFETをベッド等に接合する際の接合特性が向上する。
また、特に、本実施形態のように、溝20の形成を、プラズマエッチングにより行った場合、金属膜14の切断面(金属膜14の溝20側の端部)の凹凸差がシリコン基板10の切断面(溝20の側面)の凹凸差よりも小さくなる。言い換えれば、金属膜14の溝20側の端部の表面粗さが、溝20の側面の表面粗さよりも小さくなっている。
以上、本実施形態によれば、金属膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することが可能となる。
(第2の実施形態)
本実施形態のデバイスの製造方法は、シリコン基板10の裏面側に金属膜ではなく、樹脂膜を備える半導体デバイスを製造する点で、第1の実施形態と異なっている。以下、第1の実施形態と重複する内容については、記述を省略する。
以下、製造するデバイスが、裏面側に樹脂膜を備えるシリコン(Si)を用いた半導体メモリである場合を例に説明する。
図3は、本実施形態のデバイスの製造方法を示す模式工程断面図である。
まず、第1の面(以下、表面とも称する)と第2の面(以下、裏面とも称する)を備えるシリコン基板(基板)10の表面側に半導体メモリ(半導体素子)のメモリトランジスタ、周辺回路、電源電極、接地電極、I/O電極等のパターンを形成する。その後、シリコン基板10の最上層に保護膜を形成する。保護膜は、例えば、ポリイミド等の樹脂膜、シリコン窒化膜やシリコン酸化膜等の無機絶縁膜である。
次に、シリコン基板10の表面側に支持基板12を貼りあわせる(図3(a))。支持基板12は、例えば、石英ガラスである。
次に、シリコン基板10の裏面側を研削により除去し、シリコン基板10を薄膜化する。その後、シリコン基板10の裏面側に樹脂膜30を形成する(図3(b))。樹脂膜30は裏面の略全面に設けられる。
樹脂膜30は、例えば、分割後の半導体チップを基板にボンディングするためのDAF(Die Attach Film)である。樹脂膜30の膜厚は、例えば、10μm以上200μm以下である。
次に、シリコン基板10の裏面側に樹脂シート16を貼りつける。樹脂シート16は、いわゆる、ダイシングシートである。樹脂シート16は、例えば、金属のフレーム18に固定されている。樹脂シート16は、樹脂膜30表面に接着される。その後、シリコン基板10から支持基板12を剥離する(図3(c))。
次に、シリコン基板10の表面側に設けられたダイシング領域に沿って、表面側から裏面側の樹脂膜30が露出するようにシリコン基板10に部分的に溝20を形成する(図3(d))。ここで、ダイシング領域とは、半導体チップをダイシングにより分割するための所定の幅を備える予定領域であり、シリコン基板10の表面側に設けられる。ダイシング領域には、半導体素子のパターンは形成されない。ダイシング領域は、例えば、シリコン基板10表面側に、格子状に設けられる。
溝20は、例えば、ブレードダイシングにより形成する。
次に、シリコン基板10の表面側に樹脂シート22を貼りつける。樹脂シート22は、いわゆる、ダイシングシートである。樹脂シート22は、例えば、金属のフレーム24に固定されている。樹脂シート22は、表面側の保護膜や金属電極の表面に接着される。その後、裏面側の樹脂シート16を剥離する(図3(e))。
次に、シリコン基板10の裏面側から樹脂膜30に二酸化炭素粒子を噴射する(図3(f))。二酸化炭素粒子を噴射することにより、溝20が形成された箇所の裏面側の樹脂膜30を除去する。樹脂膜30は二酸化炭素粒子により物理的に空洞部である溝20に削ぎ落とされることで除去される(図3(g))。
二酸化炭素粒子は、固体状態の二酸化炭素である。二酸化炭素粒子は、いわゆるドライアイスである。二酸化炭素粒子の形状は、例えば、ペレット状、粉末状、球状、又は、不定形状である。
二酸化炭素粒子は、例えば、窒素ガスとともにノズルから噴射され、樹脂膜30に吹き付けられる。二酸化炭素粒子の平均粒径が10μm以上200μm以下であることが望ましい。二酸化炭素粒子の平均粒径は、例えば、ノズルから噴射される二酸化炭素粒子を高速カメラで撮像し、撮像した画像内の粒子を測長することで求めることが可能である。
また、二酸化炭素粒子が樹脂膜30に吹き付けられる際の樹脂膜30表面でのスポット径は、例えば、φ3mm以上φ10mm以下であることが望ましい。
二酸化炭素粒子を吹き付けて、樹脂膜30を除去する際に、図3(f)に示すように樹脂シート22の領域をマスク26で覆うことが望ましい。樹脂シート22の領域をマスク26で覆うことで、例えば、樹脂シート22が、二酸化炭素粒子による衝撃でフレーム24から剥がれることを抑制できる。マスク26は、例えば、金属である。
その後、シリコン基板10の表面側の樹脂シート22を剥離することにより、分割された複数の半導体メモリが得られる。
以下、本実施形態のデバイスの製造方法の作用及び効果について説明する。
例えば、半導体メモリのように、携帯電話に代表される小型の電子機器に用いられる半導体デバイスでは、小型、薄型の半導体パッケージであるBGA(Ball Grid Array)やMCP(Multi Chip Package)が用いられる。BGAやMCPでは、ペースト状のダイボンディング材にかえて、DAF等のフィルム状のダイボンディング材が用いられる。
DAF等の樹脂膜30がシリコン基板10の裏面側に形成される場合、ダイシングの際にダイシング領域の裏面側の樹脂膜30も除去する必要がある。例えば、ブレードダイシングにより半導体基板10と、樹脂膜30とを表面側から同時に除去する場合、ダイシング領域の溝20端部から樹脂膜30がはがれたり、樹脂膜30の切断面が直線状にならず不規則な形状になったりするという問題がある。
本実施形態では、シリコン基板10のダイシング領域に沿って溝20を形成した後、樹脂膜30に裏面側から二酸化炭素粒子を吹き付け、溝20に跨っている部分の樹脂膜30を除去する。除去された樹脂膜30は、空洞となっている溝20に削ぎ落とされるため、樹脂膜30の剥がれが抑制される。また、樹脂膜30の切断面が直線状になる。
溝20に跨っている部分の樹脂膜30の除去は、主に二酸化炭素粒子の物理的衝撃により生じているものと考えられる。加えて、樹脂膜30が低温の二酸化炭素粒子により急冷されること、及び、樹脂膜30に衝突した二酸化炭素が気化膨張する力が加わることにより、物理衝撃による樹脂膜30の除去効果を促進するものと考えられる。
本実施形態の製造方法で製造されるデバイスは、基板と、基板の一方の面に設けられる樹脂膜の積層構造を切断して個片化したデバイスであって、樹脂膜の端部の面に対する傾斜角が、基板の側面の前記面に対する傾斜角よりも小さい。また、本実施形態の製造方法で製造されるデバイスは、基板と、基板の一方の面に設けられる樹脂膜の積層構造を切断して個片化したデバイスであって、樹脂膜の切断面の凹凸差が基板の切断面の凹凸差よりも小さい。
以上、本実施形態によれば、樹脂膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することが可能となる。
(第3の実施形態)
本実施形態のデバイスの製造方法は、二酸化炭素粒子にかえて、加圧された水を用いる点以外は、第1の実施形態と同様である。以下、第1の実施形態と重複する内容については、記述を省略する。
本実施形態では、シリコン基板10の裏面側から金属膜14に加圧された水を噴射する。加圧された水を噴射することにより、溝20の裏面側の金属膜14を除去する。金属膜14は加圧された水により物理的に空洞部である溝20に削ぎ落とされることで除去される。
以上、本実施形態によっても、金属膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することが可能となる。
(第4の実施形態)
本実施形態のデバイスの製造方法は、二酸化炭素粒子にかえて、砥粒を含む加圧された水を用いる点以外は、第1の実施形態と同様である。以下、第1の実施形態と重複する内容については、記述を省略する。
本実施形態では、シリコン基板10の裏面側から金属膜14に砥粒を含む加圧された水を噴射する。砥粒を含む加圧された水を噴射することにより、溝20の裏面側の金属膜14を除去する。金属膜14は砥粒を含む加圧された水により物理的に空洞部である溝20に削ぎ落とされることで除去される。この加工は、いわゆるアブレシブジェット加工である。
砥粒は、例えば、アルミナ粒子、炭化珪素粒子、シリカ粒子等である。
以上、本実施形態によっても、金属膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することが可能となる。
(第5の実施形態)
本実施形態のデバイスの製造方法は、基板に部分的に溝を形成する際に、基板の一部を残存させる点で、第1の実施形態と異なる。以下、第1の実施形態と重複する内容については、記述を省略する。
図4は、本実施形態のデバイスの製造方法を示す模式工程断面図である。
まず、第1の面(以下、表面とも称する)と第2の面(以下、裏面とも称する)を備えるシリコン基板(基板)10の表面側に縦型のMOSFET(半導体素子)のベース領域、ソース領域、ゲート絶縁膜、ゲート電極、ソース電極等のパターンを形成する。その後、シリコン基板10の最上層に保護膜を形成する。保護膜は、例えば、ポリイミド等の樹脂膜、シリコン窒化膜やシリコン酸化膜等の無機絶縁膜である。表面側に設けられたダイシング領域の表面には、シリコン基板10が露出していることが望ましい。
次に、シリコン基板10の表面側に支持基板(支持体)12を貼りあわせる(図4(a))。支持基板12は、例えば、石英ガラスである。
次に、シリコン基板10の裏面側を研削により除去し、シリコン基板10を薄膜化する。その後、シリコン基板10の裏面側に金属膜14を形成する(図4(b))。金属膜14は裏面の略全面に設けられる。
金属膜14は、MOSFETのドレイン電極である。金属膜14は、例えば、異種の金属の積層膜である。金属膜14は、例えば、シリコン基板10の裏面側から、アルミニウム/チタン/ニッケル/金の積層膜である。金属膜14は、例えば、スパッタ法により形成される。金属膜14の膜厚は、例えば、0.5μm以上1.0μm以下である。
次に、シリコン基板10の裏面側に樹脂シート16を貼りつける。樹脂シート16は、いわゆる、ダイシングシートである。樹脂シート16は、例えば、金属のフレーム18に固定されている。樹脂シート16は、金属膜14の表面に接着される。その後、シリコン基板10から支持基板12を剥離する(図4(c))。
次に、シリコン基板10の表面側に設けられたダイシング領域に沿って、表面側からシリコン基板10に部分的に溝20を形成する(図4(d))。溝20を形成する際、裏面側のシリコン基板10が一部残存するように溝20を形成する。溝20の裏面側の半導体基板を20μm以下、より望ましくは10μm以下残存させる。
ここで、ダイシング領域とは、複数の半導体素子をダイシングにより複数の半導体チップに分割するための所定の幅を備える予定領域であり、シリコン基板10の表面側に設けられる。ダイシング領域には、半導体素子のパターンは形成されない。ダイシング領域は、例えば、シリコン基板10表面側に、半導体素子を区切るように格子状に設けられる。
溝20は、例えば、ブレードダイシングにより形成する。溝20は、例えば、プラズマエッチングにより形成することも可能である。
次に、シリコン基板10の表面側に樹脂シート22を貼りつける。樹脂シート22は、いわゆる、ダイシングシートである。樹脂シート22は、例えば、金属のフレーム24に固定されている。樹脂シート22は、表面側の保護膜や金属電極の表面に接着される。その後、裏面側の樹脂シート16を剥離する(図4(e))。
次に、シリコン基板10の裏面側から金属膜14に二酸化炭素粒子を噴射する(図4(f))。二酸化炭素粒子を噴射することにより、溝20が形成された箇所の裏面側の金属膜14及びシリコン基板10を除去する。金属膜14及びシリコン基板10は二酸化炭素粒子により物理的に空洞部である溝20に削ぎ落とされることで除去される(図4(g))。
二酸化炭素粒子を吹き付けて、金属膜14及びシリコン基板10を除去する際に、図4(f)に示すように、樹脂シート22の領域をマスク26で覆うことが望ましい。樹脂シート22の領域をマスク26で覆うことで、例えば、樹脂シート22が、二酸化炭素粒子による衝撃でフレーム24から剥がれることを抑制できる。マスク26は、例えば、金属である。
その後、シリコン基板10の表面側の樹脂シート22を剥離することにより、分割された複数のMOSFETが得られる。
以上、本実施形態によれば、金属膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することが可能となる。
(第6の実施形態)
本実施形態のデバイスの製造方法は、基板に部分的に溝を形成する際に、基板の一部を残存させる点で、第2の実施形態と異なる。以下、第2の実施形態と重複する内容については、記述を省略する。
図5は、本実施形態のデバイスの製造方法を示す模式工程断面図である。
まず、第1の面(以下、表面とも称する)と第2の面(以下、裏面とも称する)を備えるシリコン基板(基板)10の表面側に半導体メモリ(半導体素子)のメモリトランジスタ、周辺回路、電源電極、接地電極、I/O電極等のパターンを形成する。その後、シリコン基板10の最上層に保護膜を形成する。保護膜は、例えば、ポリイミド等の樹脂膜、シリコン窒化膜やシリコン酸化膜等の無機絶縁膜である。
次に、シリコン基板10の表面側に支持基板12を貼りあわせる(図5(a))。支持基板12は、例えば、石英ガラスである。
次に、シリコン基板10の裏面側を研削により除去し、シリコン基板10を薄膜化する。その後、シリコン基板10の裏面側に樹脂膜30を形成する(図5(b))。樹脂膜30は裏面の略全面に設けられる。
樹脂膜30は、例えば、分割後の半導体チップを基板にボンディングするためのDAF(Die Attach Film)である。樹脂膜30の膜厚は、例えば、10μm以上200μm以下である。
次に、シリコン基板10の裏面側に樹脂シート16を貼りつける。樹脂シート16は、いわゆる、ダイシングシートである。樹脂シート16は、例えば、金属のフレーム18に固定されている。樹脂シート16は、樹脂膜30表面に接着される。その後、シリコン基板10から支持基板12を剥離する(図5(c))。
次に、シリコン基板10の表面側に設けられたダイシング領域に沿って、表面側からシリコン基板10に部分的に溝20を形成する(図5(d))。溝20を形成する際、裏面側のシリコン基板10が一部残存するように溝20を形成する。溝20の裏面側の半導体基板を20μm以下、より望ましくは10μm以下残存させる。
ここで、ダイシング領域とは、半導体チップをダイシングにより分割するための所定の幅を備える予定領域であり、シリコン基板10の表面側に設けられる。ダイシング領域には、半導体素子のパターンは形成されない。ダイシング領域は、例えば、シリコン基板10表面側に、格子状に設けられる。
溝20は、例えば、ブレードダイシングにより形成する。溝20は、例えば、プラズマエッチングにより形成することも可能である。
次に、シリコン基板10の表面側に樹脂シート22を貼りつける。樹脂シート22は、いわゆる、ダイシングシートである。樹脂シート22は、例えば、金属のフレーム24に固定されている。樹脂シート22は、表面側の保護膜や金属電極の表面に接着される。その後、裏面側の樹脂シート16を剥離する(図5(e))。
次に、シリコン基板10の裏面側から樹脂膜30に二酸化炭素粒子を噴射する(図5(f))。二酸化炭素粒子を噴射することにより、溝20が形成された箇所の裏面側の樹脂膜30及びシリコン基板10を除去する。樹脂膜30は二酸化炭素粒子により物理的に空洞部である溝20に削ぎ落とされることで除去される(図5(g))。
二酸化炭素粒子を吹き付けて、樹脂膜30を除去する際に、図5(f)に示すように樹脂シート22の領域をマスク26で覆うことが望ましい。樹脂シート22の領域をマスク26で覆うことで、例えば、樹脂シート22が、二酸化炭素粒子による衝撃でフレーム24から剥がれることを抑制できる。マスク26は、例えば、金属である。
その後、シリコン基板10の表面側の樹脂シート22を剥離することにより、分割された複数の半導体メモリが得られる。
以上、本実施形態によれば、樹脂膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することが可能となる。
(第7の実施形態)
本実施形態のデバイスの製造方法は、基板に部分的に溝を形成する際に、膜の一部を除去する点で、第1の実施形態と異なる。以下、第1の実施形態と重複する内容については、記述を省略する。
図6は、本実施形態のデバイスの製造方法を示す模式工程断面図である。
まず、第1の面(以下、表面とも称する)と第2の面(以下、裏面とも称する)を備えるシリコン基板(基板)10の表面側に縦型のMOSFET(半導体素子)のベース領域、ソース領域、ゲート絶縁膜、ゲート電極、ソース電極等のパターンを形成する。その後、シリコン基板10の最上層に保護膜を形成する。保護膜は、例えば、ポリイミド等の樹脂膜、シリコン窒化膜やシリコン酸化膜等の無機絶縁膜である。表面側に設けられたダイシング領域の表面には、シリコン基板10が露出していることが望ましい。
次に、シリコン基板10の表面側に支持基板(支持体)12を貼りあわせる(図6(a))。支持基板12は、例えば、石英ガラスである。
次に、シリコン基板10の裏面側を研削により除去し、シリコン基板10を薄膜化する。その後、シリコン基板10の裏面側に金属膜14を形成する(図6(b))。金属膜14は裏面の略全面に設けられる。
金属膜14は、MOSFETのドレイン電極である。金属膜14は、例えば、異種の金属の積層膜である。金属膜14は、例えば、シリコン基板10の裏面側から、アルミニウム/チタン/ニッケル/金の積層膜である。金属膜14は、例えば、スパッタ法により形成される。金属膜14の膜厚は、例えば、0.5μm以上1.0μm以下である。
次に、シリコン基板10の裏面側に樹脂シート16を貼りつける。樹脂シート16は、いわゆる、ダイシングシートである。樹脂シート16は、例えば、金属のフレーム18に固定されている。樹脂シート16は、金属膜14の表面に接着される。その後、シリコン基板10から支持基板12を剥離する(図6(c))。
次に、シリコン基板10の表面側に設けられたダイシング領域に沿って、表面側からシリコン基板10に部分的に溝20を形成する(図6(d))。溝20を形成する際、裏面側の金属膜14の一部を除去するように溝20を形成する。
ここで、ダイシング領域とは、複数の半導体素子をダイシングにより複数の半導体チップに分割するための所定の幅を備える予定領域であり、シリコン基板10の表面側に設けられる。ダイシング領域には、半導体素子のパターンは形成されない。ダイシング領域は、例えば、シリコン基板10表面側に、半導体素子を区切るように格子状に設けられる。
溝20は、例えば、ブレードダイシングにより形成する。溝20は、例えば、プラズマエッチングにより形成することも可能である。
次に、シリコン基板10の表面側に樹脂シート22を貼りつける。樹脂シート22は、いわゆる、ダイシングシートである。樹脂シート22は、例えば、金属のフレーム24に固定されている。樹脂シート22は、表面側の保護膜や金属電極の表面に接着される。その後、裏面側の樹脂シート16を剥離する(図6(e))。
次に、シリコン基板10の裏面側から金属膜14に二酸化炭素粒子を噴射する(図6(f))。二酸化炭素粒子を噴射することにより、溝20が形成された箇所の裏面側の金属膜14を除去する。金属膜14は二酸化炭素粒子により物理的に空洞部である溝20に削ぎ落とされることで除去される(図6(g))。
二酸化炭素粒子を吹き付けて、金属膜14を除去する際に、図6(f)に示すように、樹脂シート22の領域をマスク26で覆うことが望ましい。樹脂シート22の領域をマスク26で覆うことで、例えば、樹脂シート22が、二酸化炭素粒子による衝撃でフレーム24から剥がれることを抑制できる。マスク26は、例えば、金属である。
その後、シリコン基板10の表面側の樹脂シート22を剥離することにより、分割された複数のMOSFETが得られる。
以上、本実施形態によれば、金属膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することが可能となる。
(第8の実施形態)
本実施形態のデバイスの製造方法は、基板に部分的に溝を形成する際に、基板に部分的に溝を形成する際に、膜の一部を除去する点で、第2の実施形態と異なる。以下、第2の実施形態と重複する内容については、記述を省略する。
図7は、本実施形態のデバイスの製造方法を示す模式工程断面図である。
まず、第1の面(以下、表面とも称する)と第2の面(以下、裏面とも称する)を備えるシリコン基板(基板)10の表面側に半導体メモリ(半導体素子)のメモリトランジスタ、周辺回路、電源電極、接地電極、I/O電極等のパターンを形成する。その後、シリコン基板10の最上層に保護膜を形成する。保護膜は、例えば、ポリイミド等の樹脂膜、シリコン窒化膜やシリコン酸化膜等の無機絶縁膜である。
次に、シリコン基板10の表面側に支持基板12を貼りあわせる(図7(a))。支持基板12は、例えば、石英ガラスである。
次に、シリコン基板10の裏面側を研削により除去し、シリコン基板10を薄膜化する。その後、シリコン基板10の裏面側に樹脂膜30を形成する(図7(b))。樹脂膜30は裏面の略全面に設けられる。
樹脂膜30は、例えば、分割後の半導体チップを基板にボンディングするためのDAF(Die Attach Film)である。樹脂膜30の膜厚は、例えば、10μm以上200μm以下である。
次に、シリコン基板10の裏面側に樹脂シート16を貼りつける。樹脂シート16は、いわゆる、ダイシングシートである。樹脂シート16は、例えば、金属のフレーム18に固定されている。樹脂シート16は、樹脂膜30表面に接着される。その後、シリコン基板10から支持基板12を剥離する(図7(c))。
次に、シリコン基板10の表面側に設けられたダイシング領域に沿って、表面側からシリコン基板10に部分的に溝20を形成する(図7(d))。溝20を形成する際、裏面側の金属膜14の一部を除去するように溝20を形成する。
ここで、ダイシング領域とは、半導体チップをダイシングにより分割するための所定の幅を備える予定領域であり、シリコン基板10の表面側に設けられる。ダイシング領域には、半導体素子のパターンは形成されない。ダイシング領域は、例えば、シリコン基板10表面側に、格子状に設けられる。
溝20は、例えば、ブレードダイシングにより形成する。溝20は、例えば、プラズマエッチングにより形成することも可能である。
次に、シリコン基板10の表面側に樹脂シート22を貼りつける。樹脂シート22は、いわゆる、ダイシングシートである。樹脂シート22は、例えば、金属のフレーム24に固定されている。樹脂シート22は、表面側の保護膜や金属電極の表面に接着される。その後、裏面側の樹脂シート16を剥離する(図7(e))。
次に、シリコン基板10の裏面側から樹脂膜30に二酸化炭素粒子を噴射する(図7(f))。二酸化炭素粒子を噴射することにより、溝20が形成された箇所の裏面側の樹脂膜30を除去する。樹脂膜30は二酸化炭素粒子により物理的に空洞部である溝20に削ぎ落とされることで除去される(図7(g))。
二酸化炭素粒子を吹き付けて、樹脂膜30を除去する際に、図7(f)に示すように樹脂シート22の領域をマスク26で覆うことが望ましい。樹脂シート22の領域をマスク26で覆うことで、例えば、樹脂シート22が、二酸化炭素粒子による衝撃でフレーム24から剥がれることを抑制できる。マスク26は、例えば、金属である。
その後、シリコン基板10の表面側の樹脂シート22を剥離することにより、分割された複数の半導体メモリが得られる。
以上、本実施形態によれば、樹脂膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することが可能となる。
以下、実施例について記載する。
(実施例1)
表面に複数の半導体素子、裏面に金属膜が形成されたシリコン基板のダイシングを行った。第1の実施形態と同様の方法を用いた。まず、シリコン基板の表面側からプラズマエッチング(ボッシュプロセス)により金属膜が露出するまでエッチングし、溝を形成した。その後、裏面側から二酸化炭素粒子を金属膜表面に吹き付け、溝の裏面側の金属膜を除去した。
二酸化炭素粒子の平均粒径は10μm以上200μm以下とした。二酸化炭素粒子が金属膜に吹き付けられる際の金属膜表面でのスポット径は、φ3mmとした。
図8、図9は実施例のダイシング後のSEM写真、図10は実施例のダイシング後の光学顕微鏡写真である。図10は金属膜側から撮影されている。
特に、図8(a)−(c)で明らかなように、金属膜が溝の端部で捲れあがるような形状異常(バリ)は観察されない。また、特に、図8(c)で明らかなように、金属膜の端部は、シリコン基板と金属膜の境界のシリコン端部よりも、溝の反対側に位置する。金属膜の端部は、シリコン基板と金属膜の境界から金属膜の表面に向かって、溝から遠ざかる方向に傾斜する。傾斜は金属膜表面に向かって緩やかになる。
また、特に、図10から明らかなように、金属膜の端部は凹凸が小さく、直線的に加工されている。金属膜の溝側への突出量は、溝の幅の半分未満に制御されている。また、特に、図9(a)、図9(b)、図10から明らかなように、金属膜の表面には、二酸化炭素粒子の衝突に起因する凹部やスクラッチ等は見られない。
特に、図8(a)−(c)で明らかなように、シリコン基板の溝の側面は、ボッシュプロセスに起因する波状の凹凸が観察される。このため、金属膜の溝側の端部の凹凸差が、溝の側面の凹凸差よりも小さくなっている。
(実施例2)
表面に複数の半導体素子、裏面に金属膜が形成されたシリコン基板のダイシングを行った。まず、シリコン基板の表面側からプラズマエッチング(ボッシュプロセス)により金属膜が露出するまでエッチングし、溝を形成した。その後、裏面側から加圧された水を金属膜表面に吹き付け、溝の裏面側の金属膜を除去した。
図11は実施例2のダイシング後のSEM写真である。図11(c)は金属膜側から撮影されている。
実施例1同様、溝部の金属膜は除去され、金属膜が溝の端部で捲れあがるような形状異常(バリ)は観察されない。図11(b)で明らかなように、金属膜の端部は、シリコン基板と金属膜の境界のシリコン端部よりも、溝側に位置する。また、金属膜の表面が、溝側に延びる形状となっている。
また、特に、図11(c)から明らかなように、金属膜の端部の凹凸が大きく、金属膜の溝側への突出量が、溝の幅の半分以上となる部分も観察された。
(実施例3)
表面に複数の半導体素子、裏面に金属膜が形成されたシリコン基板のダイシングを行った。まず、シリコン基板の表面側からプラズマエッチング(ボッシュプロセス)により金属膜が露出するまでエッチングし、溝を形成した。その後、裏面側から砥粒を含む加圧された水を金属膜表面に吹き付け、溝の裏面側の金属膜を除去した。金属膜は、いわゆる、アブレシブジェット加工により除去した。
図12は実施例3のダイシング後の光学顕微鏡写真である。図12は金属膜側から撮影されている。
実施例1同様、溝部の金属膜は除去され、金属膜が溝の端部で捲れあがるような形状異常(バリ)は観察されない。金属膜の表面には、砥粒に起因するスクラッチが観察された。
(比較例1)
表面に複数の半導体素子、裏面に金属膜が形成されたシリコン基板のダイシングを行った。ブレードダイシングによりシリコン基板と、金属膜を表面側から同時に除去した。
図13は比較例1のダイシング後のSEM写真である。図13(c)は、図13(b)で、円で囲まれた部分の拡大である。
図13(a)−(c)で明らかなように、金属膜が溝の端部で捲れあがるような形状異常(バリ)が観察された。また、図13(a)で示すように、シリコン基板と金属膜の境界付近で、シリコンのチッピングが観察された。
(比較例2)
表面に複数の半導体素子、裏面に金属膜が形成されたシリコン基板のダイシングを行った。レーザダイシングによりシリコン基板と、金属膜を表面側から同時に除去した。
図14は比較例2のダイシング後のSEM写真である。図14(c)は金属膜側から撮影されている。
シリコン基板の溝側面及び金属膜の端部に、レーザのエネルギーで表面が溶融したことを示す構造が確認された。
実施例1〜3と比較例1、2との比較により、特に、実施例によれば、バリ等の形状異常が抑制されることが確認された。また、特に、実施例1では、金属膜表面のキズやスクラッチ等も抑制されることが確認された。また、特に、実施例1では、金属膜の端部は凹凸が小さく、直線的に加工されることが明らかになった。
なお、実施形態では、半導体素子が、縦型のMOSFET、半導体メモリである場合を例に説明したが、半導体素子は縦型のMOSFET、半導体メモリに限定されるものではない。
また、第1の実施形態では、溝の形成をプラズマエッチングで行う場合を例に説明したが、ブレードダイシング又はレーザダイシングで溝の形成を行うことも可能である。また、第2の実施形態では、溝の形成をブレードダイシングで行う場合を例に説明したが、プラズマエッチング又はレーザダイシングで溝の形成を行うことも可能である。
また、実施形態では、金属膜又は樹脂膜が露出するよう溝を形成する場合を例に説明したが、一部、基板を残すように溝を形成することも可能である。この場合は、金属膜又は樹脂膜に物質を噴射することで、残された溝部の基板も同時に除去する。
また、実施形態では、MOSFET、半導体メモリの製造に用いる場合を例に説明したが、本発明をIGBT(Insulated Gate Bipolar Transistor)、小信号系デバイス、MEMS(Micro Electro Mechanical Systems)の製造に適用することも可能である。
また、実施形態では、基板として、半導体基板を例に説明したが、半導体基板以外の基板、例えば、セラミック基板、ガラス基板、サファイア基板等、その他の基板に本発明を適用することが可能である。
また、実施形態では、二酸化炭素粒子を金属膜又は樹脂膜に噴射する場合を、一例として説明したが、ノズルからの噴射時には固体で、常温等の基板が置かれた雰囲気中では気化するその他の粒子を適用することも可能である。例えば、窒素粒子やアルゴン粒子を適用することも可能である。
また、実施形態では、第2の面側に形成される膜として、金属膜及び樹脂膜を例に説明したが、例えば、窒化膜や酸化膜等の無機絶縁膜等、その他の膜を適用することも可能である。
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10 シリコン基板(基板)
14 金属膜(膜)
20 溝
22 樹脂シート
30 樹脂膜(膜)

Claims (15)

  1. 第1の面と第2の面を有する基板の前記第2の面側に膜を形成し、
    前記第1の面側から前記膜が残存するよう前記基板に部分的に溝を形成し、
    前記第2の面側から前記膜に二酸化炭素を含む粒子を、前記膜の表面でのスポット径がφ3mm以上φ10mm以下となるように噴射し、前記溝が形成された箇所の前記第2の面側の前記膜を除去するデバイスの製造方法。
  2. 前記溝を形成する際に、前記膜が露出するよう前記溝を形成する請求項1記載のデバイスの製造方法。
  3. 第1の面と第2の面を有する基板の前記第2の面側に膜を形成し、
    前記第1の面側から前記膜及び前記基板の一部が残存するよう前記基板に部分的に溝を形成し、
    前記第2の面側から前記膜に二酸化炭素を含む粒子を噴射し、前記溝が形成された箇所の前記第2の面側の前記膜及び前記基板の一部を除去するデバイスの製造方法。
  4. 前記膜は金属膜又は樹脂膜である請求項1乃至請求項3いずれか一項記載のデバイスの製造方法。
  5. 前記基板は半導体基板である請求項1乃至請求項4いずれか一項記載のデバイスの製造方法。
  6. 前記膜を除去する際、前記膜の前記溝側の端部の前記第2の面に対する傾斜角が、前記溝の側面の前記第2の面に対する傾斜角よりも小さくなる請求項1乃至請求項5いずれか一項記載のデバイスの製造方法。
  7. 前記溝を形成する際に、プラズマエッチングにより前記溝を形成する請求項1乃至請求項6いずれか一項記載のデバイスの製造方法。
  8. 前記溝を形成する際に、ブレードダイシングにより前記溝を形成する請求項1乃至請求項6いずれか一項記載のデバイスの製造方法。
  9. 前記膜を形成する前に、前記基板の前記第2の面側を除去し、前記基板を薄膜化する請求項1乃至請求項8いずれか一項記載のデバイスの製造方法。
  10. 前記溝を形成した後、前記膜を除去する前に、前記第1の面側に樹脂シートを貼りつけ、前記膜を除去する際に、前記樹脂シートをマスクで覆って前記粒子を噴射する請求項1乃至請求項9いずれか一項記載のデバイスの製造方法。
  11. 前記金属膜が異種の金属の積層膜である請求項4記載のデバイスの製造方法。
  12. 前記デバイスは、MOSFET、IGBT、小信号系デバイス、又は、MEMSである請求項1乃至請求項11いずれか一項記載のデバイスの製造方法。
  13. 前記溝が前記第1の面側に設けられたダイシング領域に沿って形成される請求項1乃至請求項12いずれか一項記載のデバイスの製造方法。
  14. 前記粒子の平均粒径が10μm以上200μm以下である請求項1乃至請求項13いずれか一項記載のデバイスの製造方法。
  15. 前記膜の前記溝側の端部の凹凸差が、前記溝の側面の凹凸差よりも小さい請求項1乃至請求項14いずれか一項記載のデバイスの製造方法。
JP2015014569A 2014-11-14 2015-01-28 デバイスの製造方法 Active JP6370720B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150112416A KR20160057963A (ko) 2014-11-14 2015-08-10 막을 구비한 디바이스 및 그 제조 방법
TW104128894A TW201618174A (zh) 2014-11-14 2015-09-02 包含膜之裝置及其製造方法
CN201510553408.6A CN105609555B (zh) 2014-11-14 2015-09-02 装置的制造方法
US14/928,482 US9627259B2 (en) 2014-11-14 2015-10-30 Device manufacturing method and device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014231873 2014-11-14
JP2014231873 2014-11-14

Publications (2)

Publication Number Publication Date
JP2016103622A JP2016103622A (ja) 2016-06-02
JP6370720B2 true JP6370720B2 (ja) 2018-08-08

Family

ID=56089666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015014569A Active JP6370720B2 (ja) 2014-11-14 2015-01-28 デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP6370720B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018018907A (ja) * 2016-07-26 2018-02-01 株式会社ディスコ デバイスウエーハの加工方法
JP6689154B2 (ja) * 2016-07-26 2020-04-28 株式会社ディスコ デバイスウエーハの加工方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002205268A (ja) * 2001-01-10 2002-07-23 Sharp Corp 薄膜除去方法および薄膜除去装置
JP2006073690A (ja) * 2004-09-01 2006-03-16 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009088109A (ja) * 2007-09-28 2009-04-23 Casio Comput Co Ltd 半導体装置およびその製造方法
US8664089B1 (en) * 2012-08-20 2014-03-04 Semiconductor Components Industries, Llc Semiconductor die singulation method
US9368404B2 (en) * 2012-09-28 2016-06-14 Plasma-Therm Llc Method for dicing a substrate with back metal
DE102012111358A1 (de) * 2012-11-23 2014-05-28 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip

Also Published As

Publication number Publication date
JP2016103622A (ja) 2016-06-02

Similar Documents

Publication Publication Date Title
JP6305355B2 (ja) デバイスの製造方法
US9627259B2 (en) Device manufacturing method and device
TW201617137A (zh) 處理裝置、噴嘴及切割裝置
JP5659033B2 (ja) 半導体装置の製造方法
JP6649308B2 (ja) 半導体装置およびその製造方法
JP6004705B2 (ja) 接着フィルム付きチップの形成方法
JP2017055012A (ja) デバイスの製造方法
US9490103B2 (en) Separation of chips on a substrate
JP2007096115A (ja) 半導体装置の製造方法
US6756562B1 (en) Semiconductor wafer dividing apparatus and semiconductor device manufacturing method
JP2004342896A (ja) 半導体装置およびその製造方法
JP6370720B2 (ja) デバイスの製造方法
JP4877626B2 (ja) 半導体装置の製造方法
JP2016096265A (ja) デバイスの製造方法
US10332759B2 (en) Processing apparatus
JP6314047B2 (ja) ウエーハの加工方法
JP6325421B2 (ja) デバイスの製造方法
JP6591240B2 (ja) デバイスの製造方法
JP2016093871A (ja) 処理装置およびノズル
KR20160057963A (ko) 막을 구비한 디바이스 및 그 제조 방법
JP2016093870A (ja) 処理装置
CN105609555B (zh) 装置的制造方法
JP2013021209A (ja) ウエーハの加工方法
JP2009208136A (ja) 半導体チップの製造方法
JP2006108254A (ja) 半導体チップの製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170227

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170914

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180711

R150 Certificate of patent or registration of utility model

Ref document number: 6370720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150