CN104934374A - 电子管芯单体化方法 - Google Patents

电子管芯单体化方法 Download PDF

Info

Publication number
CN104934374A
CN104934374A CN201410790910.4A CN201410790910A CN104934374A CN 104934374 A CN104934374 A CN 104934374A CN 201410790910 A CN201410790910 A CN 201410790910A CN 104934374 A CN104934374 A CN 104934374A
Authority
CN
China
Prior art keywords
wafer
material layer
pressure
type surface
singulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410790910.4A
Other languages
English (en)
Other versions
CN104934374B (zh
Inventor
G·M·格里弗纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN104934374A publication Critical patent/CN104934374A/zh
Application granted granted Critical
Publication of CN104934374B publication Critical patent/CN104934374B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26F—PERFORATING; PUNCHING; CUTTING-OUT; STAMPING-OUT; SEVERING BY MEANS OTHER THAN CUTTING
    • B26F3/00—Severing by means other than cutting; Apparatus therefor
    • B26F3/02—Tearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Forests & Forestry (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

本发明涉及电子管芯单体化方法。在一种实施例中，通过以下操作将管芯从具有背面层的晶片中单体化：将晶片置于载体基板上，背面层与载体基板相邻，形成通过晶片单体化线以使在单体化线内的背面层露出，以及沿着第二主表面基本上均匀地施加压力以使单体化线内的材料层批量分离。在一种实施例中，填注流体的容器能够被用来施加压力。

Description

电子管芯单体化方法
技术领域
本发明一般地涉及电子器件，并且更特别地涉及用于形成诸如半导体管芯之类的电子器件的方法。
背景技术
过去，半导体行业使用各种方法和设备来从管芯(die)制造于其上的半导体晶片中单体化个体半导体管芯。典型地，称为划线(scribing)或划片(dicing)的技术被用来以金刚石切割轮沿着在晶片上形成于个体管芯之间的划线网格或单体化线部分地或完全地切割穿过晶片。为了允许划片轮的对准和宽度，每个划线网格通常具有较大的宽度，通常约为150微米，这会消耗半导体晶片的一大部分。另外，在半导体晶片上划出每个单体化线所需的时间能够耗费超过1小时或更多的时间。该时间降低了生产设备的产量和制造能力。
作为对划线技术的替代，已经研究出了包括热激光分离(TLS)、消融激光划片和等离子体划片在内的其他方法。与划线及其他可选工艺相比，等离子体划片是一种有发展前景的工艺，因为它支持更窄的划切线，具有提高的产量，并且能够按照不同的且灵活的方式来单体化管芯。但是，等离子体划片在制造实现方式方面具有挑战。这样的挑战包括与晶片背面层(例如，背面金属层)不兼容，因为蚀刻工艺已经无法有效地从单体化线上去除或分离背面层。从划切线上去除或分离背面层对于方便后续的处理(例如，拾放和组装过程)是必要的。
因此，最好是拥有从半导体晶片中单体化管芯的方法，该方法可从单体化线内去除或分离背面层。这对于该方法变得有成本效益以及最小化对所分离的管芯的任意破坏或污染将会是有益的。
附图说明
图1示出了根据本发明的晶片的一种实施例的简化平面图；
图2示出了根据本发明的一种实施例的安装于载体基板上的图1的晶片的截面图；
图3示出了图2的实施例的顶视图；
图4-5示出了根据本发明的一种实施例的图1的晶片在从晶片中单体化管芯的过程中的各个阶段的局部截面图；
图6示出了根据本发明的一种实施例的图1的晶片在单体化的后一阶段的截面图；
图7示出了图6的实施例根据参照部7-7的放大局部截面图；
图8示出了根据本发明的一种实施例的在单体化之后且在下一个制造阶段的图1的晶片；以及
图9示出了根据本发明的一种实施例的批量单体化方法的流程图。
为了图示的简洁和清晰，图中的元件并不一定按比例绘制，并且相同的附图标记在不同的附图中表示相同的元件。另外，为了描述的简单起见，省略了关于众所周知的步骤和元件的描述和细节。为了图示的清晰起见，器件结构的某些区域，例如，掺杂区或介质区，可以被示为通常具有直线的边缘以及角度精确的角部。但是，本领域技术人员应当理解，由于掺杂物的扩散和活化或者层的形成，此类区域的边缘一般可以不是直线，并且角部可以不是精确的角度。在权利要求书中或/和在具体实施方式中的术语第一、第二、第三等，如同用作元件名的一部分那样，被用于区分相似的元件，而并不一定用于描述时间、空间、排名或任意其他形式的顺序。应当理解，这样使用的术语在适当的环境下是可互换的，并且本文所描述的实施例能够按照不同于本文所描述或示出的顺序的其他顺序来操作。而且，术语“主表面”在结合半导体区域、晶片或基板来使用时意指用于与别的材料(例如，电介质、绝缘体、导体或多晶半导体)形成界面的半导体区域、晶片或基板的表面。主表面能够具有在x、y和z方向上改变的形貌。同样地，应当理解，在本文阐述了一个层或区域形成或布置于第二层或另一个区域上的情况下，第一层可以直接形成或布置于第二层上，或者在第一层与第二层之间可以存在中间层。另外，如同本文所使用的，术语“形成于…上”按照与“位于…上”或“布置于…上”相同的意思来使用，而并非意指对任何特定的制造过程的限制。
具体实施方式
图1是以图形示出在制造的后期步骤中的晶片10的简化平面图。在一种实施例中，晶片10能够是半导体基板。晶片10包含形成于半导体晶片10上的或作为它的一部分的多个半导体管芯，例如，管芯12、14、16和18。管芯12、14、16和18在晶片10上按照单体化线(例如，划切线或单体化线13、15、17和19)将要形成或界定于其内的间隔彼此间隔开。如同本技术领域所熟知的，在晶片10上的所有半导体管芯一般在全部边上都按照划切线或单体化线(例如，单体化线13、15、17和19)将要形成于其内的区域或间隔彼此隔开。管芯12、14、16和18能够是任一种电子器件，包括半导体器件(例如，二极管、晶体管)、分立器件、集成电路、传感器件、光学器件，或者本领域技术人员所已知的其他器件。在一种实施例中，晶片10已经完成了晶片处理，包括稍后进行描述的背面层的形成。
图2示出了在根据一种实施例的管芯单体化方法中的早期步骤的晶片10的放大截面图。在一种实施例中，晶片10附接于用于在管芯被单体化之后便于支撑晶片10上的多个管芯的载体基板、转移带或载带30。这样的载带是本领域技术人员所熟知的。在一种实施例中，载带30能够附接于框架40，该框架40能够包含框架部分或部分401和402。在一种实施例中，框架40由刚性材料(例如，不锈钢)制成。如图所示，载带30能够使用例如载带30的胶粘面来附接于框架部分401的表面4010以及于框架部分402的表面4020。
在所示的截面中，晶片10能够包含块状基板11，例如，硅基板，该块状基板11能够包含相对的主表面21和22。在其他实施例中，块状基板11能够包含其他半导体材料，例如，异质结半导体材料，或者基板11能够是绝缘材料，例如，陶瓷材料。在一种实施例中，接触焊垫24能够沿着主表面21的若干部分而形成或者形成于主表面21的若干部分之内、之上或上方，用于在形成于基板11内的结构与组件的相接的几层或外部元件之间提供电接触。例如，接触焊垫24能够被形成用于接纳随后可以附接于接触焊垫24的键合丝线或夹，或者接触焊垫24能够被形成用于接纳焊球、凸块或者其他类型的附接结构。接触焊垫24一般地能够是金属或者其他导电材料。典型地，电介质材料26，例如，毯式沉积的电介质层，能够形成于主表面21上或者形成为覆盖于主表面21之上，以起着晶片10的钝化层的作用。在一种实施例中，电介质材料26能够是按照比基板11的材料更慢的速度来蚀刻的材料。在一种实施例中，当基板11为硅时，电介质材料26能够是氧化硅、氮化硅或聚酰亚胺。还应当注意，单独的聚合物保护层，例如，图形化的保护层，能够被用来保护不打算在后续的处理过程中进行蚀刻的区域。在一种实施例中，图形化的保护层能够是图形化的光刻胶层。这样的保护层的实例在后面描述的图4中被标注为元件35。
在一种实施例中，开口能够形成于电介质材料26(以及能够形成于电介质材料26之上或之下的其他电介质层)内，以使接触焊垫24的下垫面以及单体化线13、15、17和19将要形成于其上的基板11的表面露出。在一种实施例中，前面所述的图形化的光刻胶层能够被用来以蚀刻工艺形成开口。如图2所示并且根据本实施例，晶片10还包含形成于晶片10的主表面22上的或者形成为覆盖于其上的材料层28。在一种实施例中，层28能够是导电的背面金属层。层28能够是适合于电子技术的任意合适的导电材料。在一种实施例中，层28能够是多层金属系统，例如，钛/镍/银、钛/镍/银/钨、铬/镍/金、铜、铜合金、金，或者本领域技术人员已知的其他材料。在某些实施例中，层28的厚度大于大约1微米。在其他实施例中，层28的厚度大于大约2微米。在另外一些实施例中，层28的厚度大于大约3微米。在另一种实施例中，层28能够是晶片背面涂层(WBC)膜，例如，管芯附接涂层或膜。在一种实施例中，层28能够形成为在至少一些相邻的管芯之间具有或者设置有凹部、间隙、间隔或沟道。在又一种实施例中，间隙以单体化线13、15、17、19将要形成于其上的晶片10的相对面上的相应的间隔基本上对齐。在另一种实施例中，层28与至少一些管芯的边缘相分离。
图3示出了根据图2的截面图的在使层28靠着载带30的情况下将晶片10安装于载带30之上后的晶片10的顶视图。在一种实施例中，载带30被安装于框架40上。如图3所示，框架40能够被配置为具有对准部分或槽口，以更好地帮助将框架40置于处理设备(例如，在此所描述的设备)内。
图4示出了晶片10在根据本实施例的单体化过程中的后一步骤的放大截面图。在图4中示出了等离子体蚀刻或干法蚀刻单体化过程。应当理解，其他单体化过程也能够使用。在一种实施例中，安装于载带或膜30上的晶片10然后被置于蚀刻装置300(例如，等离子体蚀刻装置)之内。在一种实施例中，基板11能够被蚀刻通过开口，以形成或界定单体化线或者延伸自主表面21的开口13、15、17和19。蚀刻过程能够使用按照比电介质和/或金属的蚀刻速度高得多的速度对硅进行选择性蚀刻的化学品(一般地表示为箭头31)来执行。在一种实施例中，晶片10能够使用常称为Bosch法的过程来蚀刻。在一种实施例中，晶片10能够在深反应离子蚀刻系统中使用Bosch法来蚀刻。在一种实施例中，单体化线13、15、17和19的宽度能够为大约5微米至大约20微米。这样的宽度足以确保用于形成单体化线13、15、17和19的开口能够被形成为完全通过基板11，由于蚀刻选择性而停止于层28附近或之上，如图5所大体示出的。在一种实施例中，层28能够用作等离子体蚀刻单体化过程的停止层。在一种实施例中，单体化线13、15、17和19能够使用Bosch法在大约5分钟至大约30分钟内形成。合适的蚀刻装置可从美国佛罗里达州的圣彼得堡市的Plasma-Therm公司购得。
图6示出了被配置用于保持住晶片10包括框架40和载带30的背面层分离装置60的截面图。在一种实施例中，分离装置60能够被配置为处理单个晶片，并且用于提供背面层分离方法，在该背面层分离方法中，与每次仅分离层28的一个局域部分的其他过程相比，在晶片10上的层28基本上被同时分离(也就是，批量分离)。在其他实施例中，分离装置60能够被配置用于各自按照批量配置来处理多个晶片。
装置60能够包含压缩室62，压缩室62被调整尺寸以容纳晶片10和框架40，这依赖这种结构的尺寸。在一种实施例中，压缩室62在全部边上受一般从下室壁或表面67向上延伸的多个大体垂直的侧壁63所限制。侧壁63能够使用能够与压缩室62一起保持压力的任何合适的附接设备来附接于下室壁67。压缩室62还包含上室壁或表面68，该上室壁或表面68能够包含开口69，用于容纳压缩板或压力板71或者用于为不可压缩的流体提供入口。压缩室62能够是适合于处理晶片10和框架40或其他保持结构的任意合适形状。
压缩板71与压缩室62可移动地关联或者附接于其内，并且适合于通过含有流体74的压力传递容器73对晶片10施加受控的且基本上均匀的压力。在一种实施例中，容器73能够是定位于晶片10与压缩板71之间的流体填充的囊。在一种实施例中，容器73包含展示出高弹性形变的交联聚合物材料，例如，橡胶或者本领域技术人员已知的其他材料。在一种实施例中，容器73是静压球囊。在一种实施例中，流体74能够是水。在一种实施例中，流体74能够是厌氧的水(也就是，具有低溶氧量的或者已经脱氧的水)。在某些实施例中，流体74能够被加热到室温以上。在某些实施例中，流体74能够被加热到大约35摄氏度至大约65摄氏度的温度。在一种实施例中，流体74能够被加热到大约45摄氏度至大约55摄氏度的温度。在其他实施例中，流体74能够是与水相比具有较高粘度的流体。在某些实施例中，流体74能够是液晶材料。在另外一些实施例中，容器73能够被填充以固体材料，例如，合成微球、碳纳米管、石墨烯，或者能够在不破坏晶片10的情况下将压力从压缩板71分给或传递给载带30的其他固体或固体状材料。在某些实施例中，容器73能够以气体填充。根据图6所示的本实施例，容器73具有与晶片10接近的水平宽度，该水平宽度大于晶片10的水平宽度或直径，以促进在晶片10的划切线13、15、17和19内的层28批量的或近似同步的单体化或分离。也就是，容器73被配置用于或者适合于沿着整个层28和晶片10或者横跨整个层28和晶片10基本上均匀地施加压力，以提供在划切线内的层28的批量分离。
在一种可选的实施例中，压力板77能够可分离地置于容器73与载带30之间，在晶片10和层28上方或者与它们成间隔开的关系。在一种实施例中，压力板77能够是具有高屈服强度的低合金的中碳钢或高碳钢材料，例如，弹簧钢。这样的材料允许压力板77返回其原始形状，不管任何显著的弯曲。在一种实施例中，压力板77能够是大体扁平的板，其中主表面基本上平行地位于水平面上。在其他实施例中，压力板77能够具有被配置用于在对晶片10的更中心的部分施加压力之前或稍前首先对晶片10的外部施加压力的下表面(也就是，与载带30邻接的表面)。例如，在一种实施例中，压力板77能够在没有容器73施加的压力的情况下具有与载带30邻接的略微凹入的主表面。在另一种实施例中，压力板77能够具有略微凸起的脊部，例如，形状或形式为围绕着压力板77的外围的环。
在某些实施例中，保护膜或保护垫83被置于晶片10与下室壁67之间，用于在背面层28的分离期间保护和/或缓冲晶片10。在一种实施例中，保护膜83是非粘接膜或者其中粘接强度被选择以致于使个体管芯在背面层28的分离已经发生之后被从载带30上去除的发生率最小化的低粘接膜。在其他实施例中，如果希望使所分离的管芯粘附于保护膜83，例如，用于对晶片10的背面的附加处理，则保护膜83能够具有高粘接强度(也就是，高于载带30的粘接强度)。
在某些实施例中，受控的下压力(由箭头701和702表示)使用例如用于驱动与压缩板71连接的螺纹轴的步进电机通过压缩板71来施加。在其他实施例中，压缩板71能够使用液压或气动技术来调整。在某些实施例中，压缩板71能够手动调整。应当理解，装置60可以包含出于理解本发明的实施例的简单性起见而没有示出的其他密封设备、流体加热和输送设备以及测量和控制系统。能够根据本文所提供的描述进行配置的合适装置可从美国马萨诸塞州的诺伍德的公司以及美国纽约圣约翰的Geocomp公司购得。
图7示出了图6的装置60和晶片10沿着参考部分7-7的部分的放大局部截面图。在图7中，载带30被放大用于示出在晶片10上的单体化膜部分301与层28之间的单体化膜部分301和粘接膜部分302两者。在某些实施例中，单体化膜部分301能够具有大约70微米至大约90微米的厚度，而粘接膜部分302能够具有大约20微米至大约40微米的厚度。根据某些实施例，由压缩板71施加的压力通过容器73传递并施加于可选的压力传递板77，以至载带30，如同箭头701、702和703所大体表示的。对载带30施加的下压力挤压在管芯12、14、16和18之间的划切线13、15、17和19内的粘接膜部分30，以使层28在划切线内的部分分离开或单体化，如同图7所大体示出的。在某些实施例中，下压力能够为大约700KPa至大约1400KPa。在其他实施例中，下压力能够为大约1400KPa至大约3500KPa。本方法的一个优点是：与提供层28的局部单体化的先前过程相比，它提供了层28的批量单体化。因而，本实施例缩短了制造周期。另一个优点是：金属干净地分离且与管芯边缘自对准，并且此外，层28在管芯之间的剩余材料在管芯被移走之后将会保留于载带上，不需要翻转载带以使金属露出并移除或分离。
图8示出了晶片10在另一个制造阶段的截面图。在一种实施例中，管芯12、14、16和18能够使用例如拾放装置81从载带30上去除，作为另一组装过程的一部分，如同图8所大体示出的。如图8所示，从层28分离出的部分280保留于载带30上。在一种实施例中，管芯12、14、16和18能够附接于导电引线框或基板，与用于迹线的引线电连接，并以模塑料封装。在一种实施例中，载带30能够在拾放步骤之前暴露于UV光源，以降低载带30的粘附性。
图9示出了根据一种实施例的用于批量单体化背面材料的流程图。在步骤900中，晶片10能够置于载膜(例如，载带30)上，如同图2所大体示出的。根据本实施例，晶片10包含背面层，例如，材料层28。在某些实施例中，层28是导电金属材料。在其他实施例中，层28能够是晶片背面涂层(WBC)膜，例如，管芯附接涂层或膜。在步骤901中，材料(例如，半导体材料)被从划切线13、15、17和19中去除。半导体材料能够被去除，以使在划切线13、15、17和19内的层28露出，或者少量的材料能够被留在划切线13、15、17和19内。换言之，足量的材料被去除，使得层28能够在后续步骤中于划切线13、15、17和19内被有效地分离开。在步骤902中，在载带30上的晶片10被置于装置60内，如同针对图6所描述的。在一种实施例中，晶片10将正面或器件面朝下安置，层28和载带30朝上。在一种实施例中，压力板77能够被安置为与载带30相邻，与晶片10和层28接近。然后，填注流体的容器(例如，容器73)能够被置于压力板77附近，如同图6和7所大体示出的。在一种实施例中，填注流体的容器以被加热到大约35摄氏度至大约65摄氏度的脱氧水来填注。在步骤903中，使用例如可移动的压缩板71对填注流体的容器施加压力，如同结合图6所描述的。在一种实施例中，能够使用大约500KPa至大约5000KPa的压力。在一种实施例中，对填注流体的容器施加的压力促使载膜的若干部分(例如，粘接膜部分302)被挤压到划切线(例如，划切线13、15、17、19)内，这使层28的全部或大部分从划切线中批量单体化出或者同时分离。在其他实施例中，步骤903能够在施加压力，然后去除压力，然后重新施加压力的情况下多次应用(也就是，对同一晶片应用不止一次)。在某些实施例中，重新施加的压力能够大于之前施加的压力。在其他实施例中，重新施加的压力能够小于之前施加的压力。在另外一些实施例中，压缩板71能够略微倾斜和旋转，以在晶片10的边缘区域周围施加附加的压力。在更多实施例中，压缩板71能够在多个方向来回摇动。
根据上述全部内容，本领域技术人员能够确定，根据一种实施例，单体化晶片(例如，元件10)的方法包括提供具有形成于晶片上的且彼此间隔开的多个管芯(例如，元件12、14、16、18)的晶片(例如，元件10)，其中晶片具有相对的第一及第二主表面(例如，元件21、22)，并且其中材料层(例如，元件28)沿着第二主表面形成。该方法包括将晶片置于载体基板(例如，元件30)之上。该方法包括通过间隔来单体化晶片，以形成单体化线(例如，元件13、15、17、19)，其中单体化包括在材料层附近停止。该方法包括沿着第二主表面基本上均匀地施加压力，以使在单体化线内的材料层分离。
在前述方法的一种实施例中，在施加了压力之后，所分离的材料层的若干部分(例如，元件280)保留于载体基板上。在另一种实施例中，施加压力能够包括以填注流体的容器(例如，元件73)通过载体基板来施加压力，并且填注流体的容器具有比晶片的宽度大的宽度。在又一种实施例中，填注流体的容器能够含有水。在另外一种实施例中，水能够被脱氧。在另一种实施例中，该方法还能够包括将压力板置于填注流体的容器与载体基板之间，并且其中提供晶片能够包括提供其中材料层包含导电材料的半导体晶片，将晶片置于载体基板上能够包括置于与框架附接的载带上，施加压力能够包括在压缩室内施加，并且施加压力能够包括大约500KPa至大约5000KPa的压力。在又一种实施例中，该方法还能够包括在施加压力的同时加热晶片。在另外一种实施例中，晶片能够被加热到大约35摄氏度至大约65摄氏度的温度。在另一种实施例中，该方法还能够包括在施加压力之前将保护膜置于晶片的第一主表面附近。
根据上述全部内容，本领域技术人员能够确定，根据另一种实施例，用于批量单体化半导体晶片的方法包括提供具有形成于半导体晶片上的且彼此间隔开的多个管芯(例如，元件12、14、16、18)的半导体晶片(例如，元件10)，其中半导体晶片具有相对的第一及第二主表面(例如，元件21、22)，并且其中材料层(例如，元件28)沿着第二主表面形成。该方法包括将晶片置于载体基板(例如，元件30)之上，其中材料层与载体基板相邻。该方法包括通过间隔来蚀刻半导体晶片，以形成单体化线(例如，元件13、15、17、19)并且使材料层在单体化线内的若干部分露出。该方法包括通过载体基板沿着半导体晶片的第二主表面基本上均匀地施加压力，以使在单体化线内的材料层分离。
在前述方法的一种实施例中，施加压力能够包括将载体基板的若干部分挤压到单体化线内，以使材料层分离，并且其中所分离的材料层的若干部分(例如，元件280)保留于载体基板上。在另一种实施例中，施加压力能够包括使用具有比半导体晶片的宽度大的宽度的填注流体的容器。在又一种实施例中，施加压力能够包括使用静压球囊。在另外一种实施例中，静压球囊能够以包含一种或多种液体和气体的受热流体填注。在另一种实施例中，提供半导体晶片能够包括提供包含厚度大于大约3微米的导电材料的材料层，并且其中施加压力能够包括大约500KPa至大约5000KPa的压力。
根据上述全部内容，本领域技术人员能够确定，根据另一种实施例，单体化晶片的方法包括提供具有形成于晶片上的且彼此间隔开的多个管芯(例如，元件12、14、16、18)的晶片(例如，元件10)，其中晶片具有相对的第一及第二主表面(例如，元件21、22)，并且其中材料层(例如，元件38)沿着第二主表面形成。该方法包括将晶片置于具有粘接部分的载体基板(例如，元件30)之上，其中材料层与载体基板相邻。该方法包括通过间隔来分离晶片以形成单体化线(例如，元件13、15、17、19)，其中单体化线在材料层附近终止。该方法包括在晶片的整个第二表面上施加压力，以将粘接部分挤压到单体化线内，从而使在单体化线内的材料层分离，其中所分离的材料层的若干部分(例如，元件280)保留于载体基板上。
在前述方法的一种实施例中，施加步骤重复不止一次。在另一种实施例中，施加压力能够包括压缩具有比晶片的直径大的直径的静压球囊(例如，元件73)。在又一种实施例中，施加压力能够包括使用填注流体的容器(例如，元件73，74)。在另外一种实施例中，该方法还能够包括在施加压力的同时加热晶片。在另一种实施例中，还能够包括在施加压力之前将压力板(例如，元件77)置于填注流体的容器与载体基板之间。在又一种实施例中，提供晶片能够包括提供具有大于大约3微米的厚度的材料层，而施加压力能够包括大约500KPa至大约5000KPa的压力。
根据上述全部内容，本领域技术人员能够确定，根据另一种实施例，用于分离晶片上的材料层的方法包括提供具有形成于晶片上的且通过单体化线(例如，元件13、15、17、19)彼此间隔开的多个管芯(例如，元件12、14、16、18)的晶片(例如，元件10)，其中晶片具有相对的第一及第二主表面(例如，元件21、22)，并且其中材料层(例如，元件28)沿着第二主表面形成，并且其中单体化线从第一主表面延伸出并且终止于材料层附近，并且其中晶片附接于载体基板(例如，元件30)。该方法包括通过载体基板沿着晶片的整个第二主表面同时施加压力，以使在单体化线内的材料层分离。
鉴于上述全部内容，很明显，本文公开了一种新的方法。除了其他特征外，还包括将在基板的主表面上具有材料层的基板置于载带之上，并且形成通过基板的单体化线以使材料层在单体化线内的若干部分露出。压力经由载带沿着基板的第二主表面基本上均匀地施加，以使在单体化线内的材料层按照批量的配置来分离。在一种实施例中，压力以被可控地压向晶片的填注流体的容器来施加。该方法除了其他方面还提供有效的、可靠的且有成本效益的用于批量单体化包含背面层(例如较厚的背面金属层或WBC层)的基板的过程。
虽然本发明的主题针对具体的优选实施例和示例实施例进行描述，但是关于它们的前述附图及描述仅示出本主题的典型实施例，而并非因此被认为是对本发明范围的限制。很明显，许多替代方案及变更对于本领域技术人员将是明显的。例如，能够使用其他形式的可移除的支撑材料来代替载带。
如同随附的权利要求书所反映的，发明的多个方面可以在于以上公开的单个实施例的全部特征中的部分特征。因而，随附表述的权利要求书由此被明确并入具体实施方式这部分内，每个权利要求独立作为本发明的一个单独实施例。而且，虽然本文所描述的某些实施例包括某些不是包含于其他实施例内的别的特征，但是如同本领域技术人员所理解的，不同实施例的特征的结合意欲属于本发明的范围之内，并且旨在形成不同实施例。

Claims (10)

1.一种用于单体化晶片的方法，包括：
提供晶片，所述晶片具有形成于所述晶片上的且彼此以间隔分开的多个管芯，其中所述晶片具有相对的第一主表面及第二主表面，并且其中材料层沿着所述第二主表面形成；
将所述晶片置于载体基板上；
通过所述间隔来单体化所述晶片以形成单体化线，其中单体化包括：在所述材料层附近停止；以及
沿着所述第二主表面基本上均匀地施加压力以使所述单体化线内的所述材料层分离。
2.根据权利要求1所述的方法，其中：
其中施加压力包括：经由所述载体基板以填注流体的容器来施加所述压力，所述填注流体的容器具有超过所述晶片的宽度的宽度；并且
在施加所述压力之后，所分离的材料层的若干部分保留于所述载体基板上。
3.根据权利要求2所述的方法，还包括：将压力板置于所述填注流体的容器与所述载体基板之间；并且其中：
提供晶片包括：提供其中所述材料层包含导电材料的半导体晶片；
将所述晶片置于载体基板上包括：置于附接于框架的载带上；
施加压力包括：在压缩室内施加；并且
施加的所述压力包括大约500KPa至大约5000KPa的压力。
4.根据权利要求1所述的方法，还包括：
在施加所述压力之前，将保护膜置于所述晶片的所述第一主表面附近；
在施加所述压力的同时将所述晶片加热到大约35摄氏度至大约65摄氏度的温度。
5.一种用于批量单体化半导体晶片的方法，包括：
提供半导体晶片，所述半导体晶片具有形成于所述半导体晶片上的且彼此以间隔分开的多个管芯，其中所述半导体晶片具有相对的第一主表面及第二主表面，并且其中材料层沿着所述第二主表面形成；
将所述晶片置于载体基板上，其中所述材料层与所述载体基板相邻；
通过所述间隔蚀刻所述半导体晶片以形成单体化线并且使所述材料层的若干部分在所述单体化线内露出；以及
经由所述载体基板沿着所述半导体晶片的所述第二主表面基本上均匀地施加压力以使所述单体化线内的所述材料层分离。
6.根据权利要求5所述的方法，其中施加压力包括：将所述载体基板的若干部分挤压到所述单体化线之内以使所述材料层分离，并且其中在施加所述压力之后，所分离的材料层的所述若干部分保留于所述载体基板上。
7.根据权利要求5所述的方法，其中
提供半导体晶片包括：提供包含厚度大于大约3微米的导电材料的所述材料层；
施加压力包括：使用具有比所述半导体晶片的宽度大的宽度的填注流体的容器；并且
施加的所述压力包括大约500KPa至大约5000KPa的压力。
8.一种单体化晶片的方法，包括：
提供晶片，所述晶片具有形成于所述晶片上的且彼此以间隔分开的多个管芯，其中所述晶片具有相对的第一主表面及第二主表面，并且其中材料层沿着所述第二主表面形成；
将所述晶片置于具有粘接部分的载体基板上，其中所述材料层与所述载体基板相邻；
通过所述间隔分离所述晶片以形成单体化线，其中单体化线终止于所述材料层附近；以及
施加横跨所述晶片的所述第二表面上的压力，以将所述粘接部分挤压到所述单体化线内从而使在所述单体化线内的所述材料层分离，其中所分离的材料层的若干部分保留于所述载体基板上。
9.根据权利要求8所述的方法，其中：
提供晶片包括：提供具有大于大约3微米的厚度的所述材料层；
所述施加步骤被重复不止一次；
施加压力包括：使用具有比所述晶片的直径大的直径的填注流体的容器；并且
施加的所述压力包括大约500KPa至大约5000KPa的压力；
所述方法还包括：在施加所述压力的同时加热所述晶片。
10.一种用于分离晶片上的材料层的方法，包括：
提供晶片，所述晶片具有形成于所述晶片上的且通过单体化线彼此间隔开的多个管芯，其中所述晶片具有相对的第一主表面及第二主表面，并且其中材料层沿着所述第二主表面形成，并且其中所述单体化线从所述第一主表面延伸并且终止于所述材料层附近，并且其中所述晶片附接于载体基板；以及
经由所述载体基板沿着所述晶片的整个所述第二主表面同时施加压力，以使在所述单体化线内的所述材料层分离。
CN201410790910.4A 2014-03-21 2014-12-18 电子管芯单体化方法 Active CN104934374B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/222,464 US9418894B2 (en) 2014-03-21 2014-03-21 Electronic die singulation method
US14/222,464 2014-03-21

Publications (2)

Publication Number Publication Date
CN104934374A true CN104934374A (zh) 2015-09-23
CN104934374B CN104934374B (zh) 2019-08-06

Family

ID=54121478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410790910.4A Active CN104934374B (zh) 2014-03-21 2014-12-18 电子管芯单体化方法

Country Status (2)

Country Link
US (6) US9418894B2 (zh)
CN (1) CN104934374B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464779A (zh) * 2016-06-02 2017-12-12 半导体元件工业有限责任公司 分离具有背层的电子设备的方法和装置
US20210358882A1 (en) * 2020-05-12 2021-11-18 Samsung Electronics Co., Ltd. Semiconductor chip mounting tape and method of manufacturing semiconductor package using the tape
WO2022206331A1 (zh) * 2021-03-30 2022-10-06 诺思(天津)微系统有限责任公司 半导体组件及其切割方法、滤波器及电子设备

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704748B2 (en) * 2015-06-25 2017-07-11 Infineon Technologies Ag Method of dicing a wafer
JP6265175B2 (ja) * 2015-06-30 2018-01-24 日亜化学工業株式会社 半導体素子の製造方法
US9741617B2 (en) 2015-11-16 2017-08-22 Amkor Technology, Inc. Encapsulated semiconductor package and method of manufacturing thereof
US9972575B2 (en) * 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
WO2017190060A1 (en) * 2016-04-29 2017-11-02 Flir Systems, Inc. Methods for singulation and packaging
JP2017212255A (ja) * 2016-05-23 2017-11-30 株式会社ジェイデバイス 半導体製造装置及び製造方法
JP6906843B2 (ja) * 2017-04-28 2021-07-21 株式会社ディスコ ウェーハの加工方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
CN107946251B (zh) * 2017-12-28 2024-02-02 江阴长电先进封装有限公司 一种半导体产品的封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101734849A (zh) * 2008-11-05 2010-06-16 细美事有限公司 切断装置用传送单元、切断装置以及切断方法
CN201540885U (zh) * 2009-11-16 2010-08-04 正文电子(苏州)有限公司 空压设备
US20120196426A1 (en) * 2011-02-01 2012-08-02 Samsung Electronics Co., Ltd. Wafer dicing press and method and semiconductor wafer dicing system including the same
CN102729340A (zh) * 2011-04-15 2012-10-17 隆达电子股份有限公司 晶粒劈裂工艺
CN103633022A (zh) * 2012-08-20 2014-03-12 半导体元件工业有限责任公司 半导体芯片分离方法

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3493155A (en) * 1969-05-05 1970-02-03 Nasa Apparatus and method for separating a semiconductor wafer
US4820377A (en) 1987-07-16 1989-04-11 Texas Instruments Incorporated Method for cleanup processing chamber and vacuum process module
JPH01292839A (ja) 1988-05-19 1989-11-27 Mitsubishi Electric Corp 半導体ウエハの分割方法およびその装置
US5075253A (en) 1989-04-12 1991-12-24 Advanced Micro Devices, Inc. Method of coplanar integration of semiconductor IC devices
US5166097A (en) 1990-11-26 1992-11-24 The Boeing Company Silicon wafers containing conductive feedthroughs
US5300461A (en) 1993-01-25 1994-04-05 Intel Corporation Process for fabricating sealed semiconductor chip using silicon nitride passivation film
US5753418A (en) 1996-09-03 1998-05-19 Taiwan Semiconductor Manufacturing Company Ltd 0.3 Micron aperture width patterning process
US5937296A (en) 1996-12-20 1999-08-10 Siemens Aktiengesellschaft Memory cell that includes a vertical transistor and a trench capacitor
US6030885A (en) 1997-04-18 2000-02-29 Vlsi Technology, Inc. Hexagonal semiconductor die, semiconductor substrates, and methods of forming a semiconductor die
US5982018A (en) 1997-05-23 1999-11-09 Micron Technology, Inc. Thin film capacitor coupons for memory modules and multi-chip modules
US5863813A (en) 1997-08-20 1999-01-26 Micron Communications, Inc. Method of processing semiconductive material wafers and method of forming flip chips and semiconductor chips
US6140151A (en) 1998-05-22 2000-10-31 Micron Technology, Inc. Semiconductor wafer processing method
US6465329B1 (en) 1999-01-20 2002-10-15 Amkor Technology, Inc. Microcircuit die-sawing protector and method
US6214703B1 (en) 1999-04-15 2001-04-10 Taiwan Semiconductor Manufacturing Company Method to increase wafer utility by implementing deep trench in scribe line
KR100338768B1 (ko) 1999-10-25 2002-05-30 윤종용 산화막 제거방법 및 산화막 제거를 위한 반도체 제조 장치
EP1266399B1 (en) 2000-01-26 2012-08-29 ALLVIA, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
DE10031252A1 (de) 2000-06-27 2002-01-10 Bosch Gmbh Robert Verfahren zur Zertrennung eines Substratwafers in eine Anzahl von Substratchips
US6476415B1 (en) * 2000-07-20 2002-11-05 Three-Five Systems, Inc. Wafer scale processing
FR2812223B1 (fr) * 2000-07-28 2003-11-07 Thomson Csf Procede de collage de substrats de circuit electronique sur une semelle et dispositif de mise en oeuvre du procede
US6686225B2 (en) 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
US7332819B2 (en) 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
GB0130870D0 (en) 2001-12-21 2002-02-06 Accentus Plc Solid-state antenna
US6919646B2 (en) 2002-03-12 2005-07-19 Nec Electronics Corporation Semiconductor device with contacting electrodes
US6849554B2 (en) 2002-05-01 2005-02-01 Applied Materials, Inc. Method of etching a deep trench having a tapered profile in silicon
JP3923368B2 (ja) 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
US20040058478A1 (en) 2002-09-25 2004-03-25 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging
US6897128B2 (en) 2002-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
US20040102022A1 (en) 2002-11-22 2004-05-27 Tongbi Jiang Methods of fabricating integrated circuitry
JP4013753B2 (ja) 2002-12-11 2007-11-28 松下電器産業株式会社 半導体ウェハの切断方法
JP3991872B2 (ja) 2003-01-23 2007-10-17 松下電器産業株式会社 半導体装置の製造方法
WO2004081992A2 (en) 2003-03-13 2004-09-23 Pdf Solutions, Inc. Semiconductor wafer with non-rectangular shaped dice
KR20040086869A (ko) 2003-03-22 2004-10-13 삼성전자주식회사 다양한 형태의 반도체 칩을 제조하기 위한 웨이퍼 절단 방법
US7339110B1 (en) 2003-04-10 2008-03-04 Sunpower Corporation Solar cell and method of manufacture
US7005317B2 (en) 2003-10-27 2006-02-28 Intel Corporation Controlled fracture substrate singulation
US6982211B2 (en) 2003-12-02 2006-01-03 Disco Corporation Water jet processing method
EP1557875A1 (en) 2003-12-29 2005-07-27 STMicroelectronics S.r.l. Process for forming tapered trenches in a dielectric material
US7098077B2 (en) 2004-01-20 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor chip singulation method
US7129114B2 (en) 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies
DE102004022178B4 (de) 2004-05-05 2008-03-20 Atmel Germany Gmbh Verfahren zur Herstellung einer Leiterbahn auf einem Substrat und Bauelement mit einer derart hergestellten Leiterbahn
US7938051B2 (en) * 2004-05-21 2011-05-10 Tannas Lawrence E Apparatus and methods for cutting electronic displays during resizing
KR100611064B1 (ko) * 2004-07-15 2006-08-10 삼성전자주식회사 화학 기계적 연마 공정용 슬러리 조성물, 상기 슬러리조성물을 이용한 화학 기계적 연마 방법 및 상기 방법을이용한 게이트 패턴의 형성 방법
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7288489B2 (en) 2004-08-20 2007-10-30 Semitool, Inc. Process for thinning a semiconductor workpiece
US20070148807A1 (en) 2005-08-22 2007-06-28 Salman Akram Microelectronic imagers with integrated optical devices and methods for manufacturing such microelectronic imagers
US7335576B2 (en) 2004-10-08 2008-02-26 Irvine Sensors Corp. Method for precision integrated circuit die singulation using differential etch rates
CA2490849C (en) * 2004-12-22 2009-12-22 Ibm Canada Limited - Ibm Canada Limitee An automated singularization tool for brittle insulating arrays
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US20060154388A1 (en) 2005-01-08 2006-07-13 Richard Lewington Integrated metrology chamber for transparent substrates
GB0500393D0 (en) 2005-01-10 2005-02-16 Univ Warwick Microheaters
US7253477B2 (en) 2005-02-15 2007-08-07 Semiconductor Components Industries, L.L.C. Semiconductor device edge termination structure
US7956459B2 (en) 2005-02-28 2011-06-07 Infineon Technologies Ag Semiconductor device and method of assembly
JP4275095B2 (ja) 2005-04-14 2009-06-10 パナソニック株式会社 半導体チップの製造方法
SG126885A1 (en) 2005-04-27 2006-11-29 Disco Corp Semiconductor wafer and processing method for same
US20070011147A1 (en) * 2005-06-22 2007-01-11 Affiniti, Inc. Systems and methods for retrieving data
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
DE102005053274A1 (de) 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Halbleiterchips und Halbleiterbauelement
US8153464B2 (en) 2005-10-18 2012-04-10 International Rectifier Corporation Wafer singulation process
US7662668B2 (en) * 2005-11-16 2010-02-16 Denso Corporation Method for separating a semiconductor substrate into a plurality of chips along with a cutting line on the semiconductor substrate
US20070132034A1 (en) 2005-12-14 2007-06-14 Giuseppe Curello Isolation body for semiconductor devices and method to form the same
JP2007294612A (ja) 2006-04-24 2007-11-08 Oki Data Corp 半導体装置、半導体装置の製造方法、半導体製造装置、ｌｅｄヘッド、および画像形成装置
JP5023614B2 (ja) 2006-08-24 2012-09-12 パナソニック株式会社 半導体チップの製造方法及び半導体ウエハの処理方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
US7935568B2 (en) 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
JP2008159985A (ja) 2006-12-26 2008-07-10 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
US7569409B2 (en) 2007-01-04 2009-08-04 Visera Technologies Company Limited Isolation structures for CMOS image sensor chip scale packages
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7651925B2 (en) 2007-03-01 2010-01-26 Delphi Technologies, Inc. Vacuum expansion of integrated circuits at sort
US8012857B2 (en) * 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8859396B2 (en) 2007-08-07 2014-10-14 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7989319B2 (en) 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7781310B2 (en) 2007-08-07 2010-08-24 Semiconductor Components Industries, Llc Semiconductor die singulation method
JP4985199B2 (ja) 2007-08-07 2012-07-25 パナソニック株式会社 半導体ウェハの個片化方法
DE102007041885B4 (de) 2007-09-04 2009-12-24 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterschaltungsanordnung
US7705440B2 (en) 2007-09-07 2010-04-27 Freescale Semiconductor, Inc. Substrate having through-wafer vias and method of forming
TW200935506A (en) 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
US20110175209A1 (en) 2010-01-18 2011-07-21 Seddon Michael J Method of forming an em protected semiconductor die
US9299664B2 (en) 2010-01-18 2016-03-29 Semiconductor Components Industries, Llc Method of forming an EM protected semiconductor die
US8384231B2 (en) 2010-01-18 2013-02-26 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US9165833B2 (en) 2010-01-18 2015-10-20 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US8450188B1 (en) 2011-08-02 2013-05-28 Micro Processing Technology, Inc. Method of removing back metal from an etched semiconductor scribe street
US9153493B1 (en) 2013-01-16 2015-10-06 Micro Processing Technology, Inc. System for separating devices from a semiconductor wafer
US8906745B1 (en) 2013-09-12 2014-12-09 Micro Processing Technology, Inc. Method using fluid pressure to remove back metal from semiconductor wafer scribe streets

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101734849A (zh) * 2008-11-05 2010-06-16 细美事有限公司 切断装置用传送单元、切断装置以及切断方法
CN201540885U (zh) * 2009-11-16 2010-08-04 正文电子(苏州)有限公司 空压设备
US20120196426A1 (en) * 2011-02-01 2012-08-02 Samsung Electronics Co., Ltd. Wafer dicing press and method and semiconductor wafer dicing system including the same
CN102729340A (zh) * 2011-04-15 2012-10-17 隆达电子股份有限公司 晶粒劈裂工艺
CN103633022A (zh) * 2012-08-20 2014-03-12 半导体元件工业有限责任公司 半导体芯片分离方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464779A (zh) * 2016-06-02 2017-12-12 半导体元件工业有限责任公司 分离具有背层的电子设备的方法和装置
US20210358882A1 (en) * 2020-05-12 2021-11-18 Samsung Electronics Co., Ltd. Semiconductor chip mounting tape and method of manufacturing semiconductor package using the tape
US11688716B2 (en) * 2020-05-12 2023-06-27 Samsung Electronics Co., Ltd. Semiconductor chip mounting tape and method of manufacturing semiconductor package using the tape
WO2022206331A1 (zh) * 2021-03-30 2022-10-06 诺思(天津)微系统有限责任公司 半导体组件及其切割方法、滤波器及电子设备

Also Published As

Publication number Publication date
US20170125294A1 (en) 2017-05-04
CN104934374B (zh) 2019-08-06
US20180158734A1 (en) 2018-06-07
US20190363019A1 (en) 2019-11-28
US10446446B2 (en) 2019-10-15
US9418894B2 (en) 2016-08-16
US20160293488A1 (en) 2016-10-06
US20210183705A1 (en) 2021-06-17
US20150270173A1 (en) 2015-09-24
US10950503B2 (en) 2021-03-16
US9589844B2 (en) 2017-03-07
US9917013B2 (en) 2018-03-13

Similar Documents

Publication Publication Date Title
CN104934374A (zh) 电子管芯单体化方法
CN109037122B (zh) 半导体片芯单颗化方法和装置
CN103633022B (zh) 半导体芯片分离方法
US9969609B2 (en) MEMS device
CN105514038B (zh) 切割半导体晶片的方法
KR20150104467A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US9773689B2 (en) Semiconductor die singulation method using varied carrier substrate temperature
JP5706794B2 (ja) マイクロスプリング接点を有するインターポーザ、ならびにインターポーザを製作する方法および使用する方法
US20150054108A1 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
US9153528B2 (en) Chip package and method for forming the same
US10490531B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP4725639B2 (ja) 半導体装置の製造方法
CN102544101B (zh) 晶片封装体及其制作方法
CN206742235U (zh) 芯片尺寸封装
US9290377B2 (en) Method of stacking a plurality of dies to form a stacked semiconductor device, and stacked semiconductor device
JP2005277103A (ja) 半導体ウェハ、支持体および半導体ウェハ製造方法ならびにスペーサ製造方法および半導体素子製造方法
TWI726279B (zh) 半導體封裝裝置
CN111199906B (zh) 芯片封装体的制造方法
CN106206472A (zh) 一种半导体封装结构及其制造方法
KR100416503B1 (ko) 광소자 웨이퍼 레벨 패키지 및 그 패키징 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant