KR20040086869A - 다양한 형태의 반도체 칩을 제조하기 위한 웨이퍼 절단 방법 - Google Patents

Abstract

본 발명은 반도체 소자 제조 방법 중 웨이퍼 절단 방법(wafer dicing method)에 대한 것으로, 상세하게는 웨이퍼 내에 형성된 각 반도체 칩(semiconductor chip)들의 형태에 대한 데이터(data)를 인식하는 제 1 단계, 웨이퍼를 절단하기 위한 절단 장치를 구동하는 제 2 단계 및 반도체 칩들의 형태에 대응하여 절단 장치를 제어하며 조작함으로써 웨이퍼에 대한 절단을 수행하는 제 3 단계를 포함하는 것을 특징으로 하는 다양한 형태의 반도체 칩을 제조하기 위한 웨이퍼 절단 방법에 관한 것인데, 이러한 본 발명에 따른 방법에 의하면, 종래에 발생할 수 있었던 웨이퍼 손상 등의 문제를 해결함과 더불어 다양한 형태의 반도체 칩에 대한 절단을 가능케 하고, 나아가 다양한 형태의 반도체 칩 패키지를 제조할 수 있게 함으로써, 기판에의 실장 밀도를 높이는 등 공간 활용 효율을 높일 수 있을 뿐만 아니라 제조 시간의 단축 및 공정의 단순화 등의 여러 효과를 얻을 수 있다.

Description

다양한 형태의 반도체 칩을 제조하기 위한 웨이퍼 절단 방법{Wafer dicing method for making the semiconductor chip having various shape}

본 발명은 반도체 소자 제조 방법 중 웨이퍼 절단 방법(wafer dicing method)에 대한 것으로, 상세하게는 웨이퍼 상에 형성된 다양한 형태의 반도체 칩(semiconductor chip)을 절단하기 위한 웨이퍼 절단 방법에 대한 것이다.

일반적으로 웨이퍼 절단 공정이란 반도체 제조 공정 중 웨이퍼 제조 공정으로 불리는 전(前)공정과 어셈블리(assembly) 공정으로 불리는 후(後)공정 사이에 위치하는 공정으로서, 다수의 반도체 칩이 형성된 웨이퍼를 절단하여 개개의 반도체 칩으로 분리시키는 공정을 말한다. 종래의 일반적인 웨이퍼 절단 공정은 고속으로 회전하는 블레이드(blade)를 이용, 웨이퍼 상에 형성된 다수의 반도체 칩 사이의 절단선(scribe lane)을 따라 절단을 수행함으로써 이루어졌는데, 이러한 종래의 웨이퍼 절단 방법에서는 원형의 평면을 이루는 블레이드의 물리적 특성과 더불어 웨이퍼에 대한 데이터(data)가 입력된 제어용 프로그램(control program)을 따라 획일적으로 절단을 진행하는 공정의 특성상, 웨이퍼에 형성할 수 있는 반도체 칩의 형태를 단순하고 일정한 사각의 형태로만 선택할 수 있었을 뿐, 다양한 형태의 반도체 칩에 대해서는 그 절단이 용이하게 이루어질 수 없었다. 또한, 웨이퍼와 블레이드가 기계적으로 접촉함에 따라 발생되는 진동, 마찰열, 웨이퍼 부스러기 등은 반도체 칩에 대한 손상 또한 초래할 수 있었다. 이와 관련하여, 공개특허공보 제 1998-084225 호(1998. 12. 5 공개) 및 공개특허공보 제 1998-067184 호(1998. 10. 15 공개)에 제시된 종래의 기술에서는 웨이퍼 절단 수단으로 레이저(laser)의 사용을 제시하고 있으나, 이들 모두는 블레이드에 의한 문제나 웨이퍼의 손상 방지 등에 대해 언급할 뿐, 다양한 형태의 반도체 칩에 대한 절단 방법은 적절하게 제시하지 못했었다.

이하 도면을 참조하여 종래의 일반적인 웨이퍼 절단 방법에 대해 계속 설명한다.

도 1은 종래의 일반적인 웨이퍼 절단 방법을 보여주는 순서도이고, 도 2는 종래의 일반적인 웨이퍼 절단 방법이 진행되는 모습을 보여주는 사시도이며, 도 3은 종래의 일반적인 웨이퍼 절단 방법에 의해 절단된 반도체 칩의 형태를 보여주는 평면도이고, 도 4는 종래의 일반적인 웨이퍼 절단 방법에 의해 절단된 반도체 칩을 사용하여 제작한 반도체 칩 패키지의 일례를 보여주는 도이다.

도 1 내지 도 3에서 나타낸 바와 같이, 종래의 일반적인 웨이퍼 절단 방법은절단이 수행될 웨이퍼(10)를 일정 기준에 맞추어 정렬한 후, 절단 장치를 구동하여(A단계), 웨이퍼(10)에 대한 데이터가 입력된 제어용 프로그램의 제어에 따라 절단을 수행하는(B단계) 과정을 포함하여 구성된다. 즉, 웨이퍼(10)가 플랫 존(flat zone)과 같은 소정의 부분을 기준으로 하여 정렬되면, 절단 장치인 블레이드(12)가 구동되어 절단을 실시하게 되는데, 블레이드(12)의 동작은 웨이퍼(10) 상의 절단선(S)의 위치, 방향 등에 대한 데이터가 이미 입력된 제어용 프로그램의 제어에 따라 이루어지며, 이렇게 절단된 반도체 칩(14)들의 형태는 사각형을 이루게 된다.

이러한 사각형의 반도체 칩(14)들은 최근 그 쓰임이 증가하고 있는 칩셋(chip-set) 형태의 패키지로 구성하고자 할 경우, 도 4에서 나타낸 바와 같이, 반도체 칩(21)과 반도체 칩(23)을 서로 적층하여 형성하거나, 또는 동일 평면상에 배치하여 구성할 수가 있었는데, 이러한 구성에 있어서는 반도체 칩 패키지가 반도체 칩의 형태에 대응한 획일적 형태로 밖에 제작될 수 없었기 때문에, 기판에의 실장 등을 위시한 여러 경우에서 공간 활용이 효율적이지 못하는 문제점을 내포하고 있었다.

따라서, 본 발명은 종래의 블레이드에 의한 문제나 웨이퍼 손상 방지 등의 문제를 해결함과 더불어 다양한 형태의 반도체 칩에 대한 절단을 가능케 함으로써, 다양한 형태의 반도체 칩 패키지를 제조할 수 있게 하고, 그로 인해 기판에의 실장 밀도를 높이는 등 공간 활용 효율을 높일 수 있도록 하는 다양한 형태의 반도체 칩을 제조하기 위한 웨이퍼 절단 방법의 제공을 그 목적으로 한다.

도 1은 종래의 일반적인 웨이퍼 절단 방법(wafer dicing method)을 보여주는 순서도,

도 2는 종래의 일반적인 웨이퍼 절단 방법이 진행되는 모습을 보여주는 사시도,

도 3은 종래의 일반적인 웨이퍼 절단 방법에 의해 절단된 반도체 칩(semiconductor chip)의 형태를 보여주는 평면도,

도 4는 종래의 일반적인 웨이퍼 절단 방법에 의해 절단된 반도체 칩을 사용하여 제작한 반도체 칩 패키지(semiconductor chip package)의 일례를 보여주는 도,

도 5는 본 발명에 따른 다양한 형태의 반도체 칩을 제조하기 위한 웨이퍼 절단 방법의 일례를 보여주는 순서도,

도 6은 본 발명에 따른 다양한 형태의 반도체 칩을 제조하기 위한 웨이퍼 절단 방법이 진행되는 모습을 보여주는 사시도,

도 7은 본 발명에 따른 다양한 형태의 반도체 칩을 제조하기 위한 웨이퍼 절단 방법에 의해 절단된 반도체 칩의 형태를 보여주는 평면도, 및

도 8은 본 발명에 따른 다양한 형태의 반도체 칩을 제조하기 위한 웨이퍼 절단 방법에 의해 절단된 반도체 칩을 사용하여 제작한 반도체 칩 패키지의 일례를 보여주는 도이다.

<도면의 주요 부분에 대한 부호의 설명>

웨이퍼 : 10, 30 블레이드(blade) : 12

절단선(scribe lane) : S 레이저 빔(laser beam) : L

외부 접속 단자 : 25, 45

반도체 칩 : 14, 21, 23, 34, 35, 36, 37, 41, 43

이러한 목적을 이루기 위하여, 본 발명은 웨이퍼에 형성된 다수의 반도체 칩들을 개개의 반도체 칩으로 분리시키기 위한 웨이퍼 절단 방법에 있어서, 웨이퍼 내에 형성된 각 반도체 칩들의 형태에 대한 데이터를 인식하는 제 1 단계, 웨이퍼를 절단하기 위한 절단 장치를 구동하는 제 2 단계 및 반도체 칩들의 형태에 대응하여 절단 장치를 제어하며 조작함으로써 웨이퍼에 대한 절단을 수행하는 제 3 단계를 포함하는 것을 특징으로 하는 다양한 형태의 반도체 칩을 제조하기 위한 웨이퍼 절단 방법을 제공한다.

이하 도면을 참조하여 본 발명에 따른 다양한 형태의 반도체 칩을 제조하기 위한 웨이퍼 절단 방법에 대해 상세히 설명한다.

도 5는 본 발명에 따른 다양한 형태의 반도체 칩을 제조하기 위한 웨이퍼 절단 방법의 일례를 보여주는 순서도이고, 도 6은 본 발명에 따른 다양한 형태의 반도체 칩을 제조하기 위한 웨이퍼 절단 방법이 진행되는 모습을 보여주는 사시도이며, 도 7은 본 발명에 따른 다양한 형태의 반도체 칩을 제조하기 위한 웨이퍼 절단 방법에 의해 절단된 반도체 칩의 형태를 보여주는 평면도이고, 도 8은 본 발명에 따른 다양한 형태의 반도체 칩을 제조하기 위한 웨이퍼 절단 방법에 의해 절단된 반도체 칩을 사용하여 제작한 반도체 칩 패키지의 일례를 보여주는 도이다.

도 5 및 도 6에 나타낸 바와 같이, 본 발명에 따른 다양한 형태의 반도체 칩을 제조하기 위한 웨이퍼 절단 방법은 절단이 수행될 웨이퍼(30)를 일정 기준에 맞추어 정렬한 후, 웨이퍼(30) 상에 형성된 반도체 칩의 형태에 대한 데이터를 인식하고(1단계), 레이저 빔(laser beam; L)에 의해 절단을 수행하는 레이저 절단 장치를 구동한 다음(2단계), 인식된 데이터를 바탕으로 레이저 절단 장치에 대한 제어를 실시하여 웨이퍼(30) 절단을 수행하는(3단계) 과정을 포함하여 구성된다. 즉, 웨이퍼(30)가 플랫 존과 같은 소정의 부분을 기준으로 정렬되면, 비젼 시스템(vision system) 또는 스캐닝 시스템(scanning system) 등과 같이 웨이퍼(30)의 표면을 읽어들일 수 있는 장비들을 사용하여 웨이퍼(30) 상에 형성된 반도체 칩의 형태, 절단선(S)의 위치, 방향 등에 대한 데이터를 인식한 다음, 레이저 빔(L)을 사용한 레이저 절단 장치를 구동하여 절단을 실시하게 되는데, 레이저 절단 장치의 동작은 각 웨이퍼 단위로 인식된 반도체 칩의 형태 등에 대한 데이터를 바탕으로 이루어지며, 이렇게 절단된 반도체 칩들의 형태로는 도 7에 나타낸 것처럼, 원형(34), 라운드 엣지형(round edge type; 35), 사각형(36), 계단형(37) 등 다양하게 선택할 수 있다.

다양한 형태의 반도체 칩들은 반도체 칩 패키지의 형태 또한 다양하게 형성할 수 있도록 하며, 이는 칩셋 형태의 반도체 칩 패키지를 구성하고자 할 경우, 도 8에서 나타낸 바와 같이, 종래의 획일적 형태에서 벗어나 반도체 칩들(41, 43)의 형태에 대응하는 다양한 형태로 구성할 수 있다.

이렇게 다양한 형태로 절단되는 반도체 칩과 그로 인해 형성될 수 있는 반도체 칩 패키지들은 기판 내 실장 밀도를 높이고, 아울러 반도체 칩 패키지 자체의 크기를 줄일 수도 있으므로, 공간 활용의 효율을 향상시킬 수 있다.

이와 같이, 본 발명에 따른 다양한 형태의 반도체 칩을 제조하기 위한 웨이퍼 절단 방법에 의하면, 웨이퍼 내에 형성된 각 반도체 칩들의 형태에 대한 데이터를 인식하는 제 1 단계, 웨이퍼를 절단하기 위한 절단 장치를 구동하는 제 2 단계 및 반도체 칩들의 형태에 대응하여 절단 장치를 제어하며 조작함으로써 웨이퍼에 대한 절단을 수행하는 제 3 단계를 포함하며, 절단 장치로는 레이저 절단 장치를 사용하기 때문에 종래에 발생할 수 있었던 웨이퍼 손상 등의 문제를 해결함과 더불어 다양한 형태의 반도체 칩에 대한 절단을 가능케 하고, 나아가 다양한 형태의 반도체 칩 패키지를 제조할 수 있게 함으로써, 기판에의 실장 밀도를 높이는 등 공간 활용 효율을 높일 수 있을 뿐만 아니라 제조 시간의 단축 및 공정의 단순화 등의 여러 효과를 얻을 수 있다.

Claims (2)

1. 웨이퍼(wafer)에 형성된 다수의 반도체 칩(semiconductor chip)들을 개개의 반도체 칩으로 분리시키기 위한 웨이퍼 절단 방법에 있어서,

   상기 웨이퍼 내에 형성된 각 반도체 칩들의 형태에 대한 데이터(data)를 인식하는 제 1 단계;

   상기 웨이퍼를 절단하기 위한 절단 장치를 구동하는 제 2 단계; 및

   상기 반도체 칩들의 형태에 대응하여 상기 절단 장치를 제어하며 조작함으로써, 상기 웨이퍼에 대한 절단을 수행하는 제 3 단계;를

   포함하는 것을 특징으로 하는 다양한 형태의 반도체 칩을 제조하기 위한 웨이퍼 절단 방법.
2. 제 1 항에 있어서, 상기 절단 장치는 레이저 빔(laser beam)에 의해 절단을 수행하는 레이저 절단 장치인 것을 특징으로 하는 다양한 형태의 반도체 칩을 제조하기 위한 웨이퍼 절단 방법.