CN100411125C - 半导体封装件的制法及其切割装置 - Google Patents

半导体封装件的制法及其切割装置 Download PDF

Info

Publication number
CN100411125C
CN100411125C CNB2006100749612A CN200610074961A CN100411125C CN 100411125 C CN100411125 C CN 100411125C CN B2006100749612 A CNB2006100749612 A CN B2006100749612A CN 200610074961 A CN200610074961 A CN 200610074961A CN 100411125 C CN100411125 C CN 100411125C
Authority
CN
China
Prior art keywords
semiconductor package
package part
cutting
side mill
cutter sweep
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100749612A
Other languages
English (en)
Other versions
CN1873936A (zh
Inventor
陈建志
王忠宝
顾永川
黄建屏
卢增志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB2006100749612A priority Critical patent/CN100411125C/zh
Publication of CN1873936A publication Critical patent/CN1873936A/zh
Application granted granted Critical
Publication of CN100411125C publication Critical patent/CN100411125C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Packaging Of Annular Or Rod-Shaped Articles, Wearing Apparel, Cassettes, Or The Like (AREA)

Abstract

本发明公开一种半导体封装件的制法及其切割装置。该半导体封装件的制法包括：提供一具有多个基板单元的基板模块片；在该基板模块片上形成包覆该半导体芯片的封装胶体；以及通过一具有侧铣刀的切割装置并程序化控制该侧铣刀切割路径，形成多个满足需求形状外观的半导体封装件。该切割装置包括一侧铣刀及一可程序化控制该侧铣刀切割路径的控制模块。本发明半导体封装件的制法及其切割装置，可形成平顺、平整且不规则形状的封装件，避免因使用水刀或激光导致制程成本提高及复杂度增加、粉尘及细砂等环境污染问题，有效提升切割工具寿命及降低切割工具的成本，降低切割工具耗材，形成不使用外壳体的卡式半导体封装件。

Description

半导体封装件的制法及其切割装置
技术领域
本发明是关于一种半导体封装件的制法及其切割装置，特别是关于一种具有不规则外观形状的半导体封装件的制法及其切割装置。
背景技术
随着新一代手机与各式便携式产品的蓬勃发展，小型存储卡市场快速成长，例如SD(Secure Digital)、MMC(Multi Media Card)卡等，这种存储卡是一种高容量的闪存电路模块，该电路模块可连接到一电子信息平台，例如个人计算机、个人数字助理装置(Personal DigitalAssistant，PDA)、数字照相机、多媒体浏览器，储存各种数字型的多媒体数据，例如数字相片数据、视频数据或音频数据。
有关存储卡模块结构的相关技术包括，如美国专利第5,677,524号″CHIP CARD AND A METHOD FOR PRODUCING IT″、美国专利第6,040,622号″SEMICONDUCTOR PACKAGE USING TERMINALSFORMED ON A CONDUCTIVE LAYER OF A CIRCUIT BOARD″以及日本专利62-239554号″IC CARD TYPE EP-ROM STRUTURE″等。
图1A至1C是现有存储卡的制作过程示意图。如图1A，首先预制一具有多个基板单元100的基板条10，各该基板单元100用连接杆(connecting bar)104与该基板条10连接，且每一个基板单元100上预先划分出至少一置晶区101和多个被动元件安置区102，且设置有多个电性连接垫103。这些电性连接垫103作为最后完成的存储卡外接电性连接点。
如图1B，进行置晶程序，在基板单元100上的置晶区101上安置至少一半导体芯片11，并在该被动元件安置区102上粘接被动元件13；接着利用如焊线14等方式，将芯片11电性连接到基板单元100。然后对应各该基板单元形成一封装胶体15，包覆基板单元100上安置的芯片11及焊线14。之后，即可对该连接杆(connecting bar)104进行冲压(punch)，分离各基板单元100。
如图1C所示，在封装胶体15上覆盖一披覆有粘胶层16的外壳体17，将整个完成封装的基板单元100嵌入并粘附到该外壳体17形成的容纳空间170中。这样便完成存储卡的制程。
请参阅图2A及2B，中国台湾专利公告第570294号则公开另一种存储卡的制造方法，它是在一具有多个基板单元200的阵列式基板模块片20，对应各该基板单元200进行芯片21及被动元件23的接置与电性连接，再在该整片基板模块片上形成一封装胶体(未标出)，接着利用钻石砂轮(Grinding wheel cutter)沿各该基板单元200进行切割，通过成批方式制作出多个呈矩形的封装件2，再将该封装件2嵌入到一外壳体26中。由于采用长宽尺寸更小的基板单元，且用阵列方式成批制作，降低了生产成本。
市场上为配合各种轻、薄、短、小电子装置的发展，存储卡的设计也需因此更加小型化，从MMC演变至RSMMC及MMC-μ；以及由SD演变至mini SD及μ-SD等发展应用，伴随着制程变化及产品多样化，存储卡封装件的需求样式已不再由单调直线构成的方正矩形，目前已转变为具有不规则的形状。然而，上述制程中钻石砂轮切割方式，仅可形成直线的切割路径，无法满足不规则形状的卡式封装件需求，尤其是该钻石砂轮无法承受侧向力，耗损大，造成切割成本上升。
再者，上述现有技术中需要在芯片完成封装后，再额外封盖一外壳体，如此，不仅需要额外的外壳体，也要将该外壳体粘附在封装件上，这样会导致成本及制程步骤增加，不符合经济效益。
请参阅图3，美国专利US 6,541,307揭示一种不需使用外壳体的多媒体电路卡制程技术，它主要提供一包括多个基板单元300的基板条30，后续可直接对应各基板单元300进行置晶、打线及封装胶体制程，且该封装胶体形成对应为存储卡的标准尺寸，供后续对应各基板单元300的位置进行切割，形成多个卡式封装件，省去外壳体的成本与制程。
上述制程中，虽可省去外壳体的成本与制程，但因各该基板单位300是用连接杆(connecting bar)304与基板条30相连接，故在后续利用冲压切断该连接杆304分离各封装件时，切割完成的封装件周边会残留有连接杆304，从而影响到产品的外观及质量。该制程仍存在着无法解决存储卡封装件呈现不规则形状的切割处理问题。
另请参阅图4，美国专利US 2004/0259291则公布另一种不需使用外壳体且可处理不规则存储卡封装件的制程技术，它是在一具有多个基板单元的基板模块片上对应各基板单元进行置晶及打线作业，再全面在该基板模块片上进行封装胶体制程，接着再利用水刀或激光方式对应要形成的存储卡封装件外观进行切割，形成多个具有不规则形状的存储卡封装件4。
上述制程中，对应切割不规则封装件使用的水刀，是经过超高压增压器，将水压增至55000psi，然后通过一直径仅0.004英时的喷嘴喷出，产生3000英呎/秒(约三倍音速)的高速水流，同时可在水添加高硬度细砂，增强其切割能力，可切割金属及硬质材料。然而，该水刀制程的成本高，在水刀的水柱内需加入细砂的研磨材料(abrasive)，该细砂产生的粉尘及渣料不仅造成环境污染，同时该研磨材料是抛弃式的，使用过一次后即需丢弃无法重复使用，相对提高制程成本；再者该水刀的切割宽度及路径受水刀压力及研磨材料颗粒大小的限制，因此极易在切割不规则封装件时，造成切割路径不稳定，且该水刀的喷口常被研磨材料阻塞，相对也增加了制程的不稳定；另外由于其切割面被细砂冲刷，造成封装件切割面不平整。
该技术也可采用激光方式进行切割，激光切割时会产生封装胶体及基板边缘烧焦等问题，造成切割面不平整，同时切口也会有毛边及粉尘污染等情况；另外，受限于激光照射角度的影响，造成部分封装件的切割面有歪斜现象；再者该激光切割成本(如激光切割设备、灯管耗材成本)过高，不符合经济效益。此外，不论水刀或激光切割方式，由于它是利用细砂或具有能量的光束从封装胶体的上缘向下冲切，容易造成封装胶体的崩缺(chip-out)等切割面不平滑的问题，严重影响存储卡封装件的外观及质量。
因此，如何在不使用外壳体的情况下形成不规则卡式半导体封装件，同时达到美观且可避免因利用水刀及激光切割造成的缺失，实为此相关研发领域迫切解决的课题。
发明内容
为克服上述现有技术的缺点，本发明的主要目的在于提供一种半导体封装件的制法及其切割装置，可形成不规则形状的封装件。
本发明的再一目的在于提供一种半导体封装件的制法及其切割装置，不会导致切割面凹凸不平，可形成平滑、平整切割面的封装件。
本发明的另一目的在于提供一种半导体封装件的制法及其切割装置，避免因使用水刀或激光导致制程成本提高及复杂性增加等问题。
本发明的又一目的在于提供一种半导体封装件的制法及其切割装置，避免粉尘及细砂等环境污染问题。
本发明的还一目的在于提供一种半导体封装件的制法及其切割装置，避免切割面歪斜问题。
本发明的又一目的在于提供一种半导体封装件的制法及其切割装置，避免封装件及基板烧融问题。
本发明的又一目的在于提供一种半导体封装件的制法及其切割装置，不仅不需使用钻石砂轮，且可有效提升切割工具的寿命及降低切割工具的成本。
本发明的又一目的在于提供一种半导体封装件的制法及其切割装置，降低切割工具的耗材。
本发明的又一目的在于提供一种半导体封装件的制法及其切割装置，避免由上而下垂直冲切封装件时造成封装胶体崩缺问题。
本发明的又一目的在于提供一种半导体封装件的制法及其切割装置，形成不需使用外壳体的卡式半导体封装件。
为达上述及其它目的，本发明的半导体封装件的制法包括：提供一具有多个基板单元的基板模块片，在各该基板单元上接置并电性连接至少一个半导体芯片；在该基板模块片上形成包覆该半导体芯片的封装胶体，其中该封装胶体是一体成型包覆全部的半导体芯片；以及通过一具有侧铣刀的切割装置并程序化控制该侧铣刀切割路径，对应各该基板单元切割该基板模块片及封装胶体，形成多个满足需求形状外观的半导体封装件。
通过上述制法，本发明也公开一种切割装置，用于切割已完成芯片封装模压的半导体封装件，该切割装置包括一侧铣刀及一可程序化控制该侧铣刀切割路径的控制模块，直接应用该侧铣刀并程序化控制其切割路径，沿该半导体封装件的需求形状外观，切割构成该半导体封装件的基板结构与封装胶体，形成不规则形状的半导体封装件。
本发明的半导体封装件的制法及其切割装置，是利用侧铣刀(rounter)的成熟切割技术，配合程序化控制其切割路径，并可通过视觉系统进行刀具路径补偿作用，可针对不规则形状需求的半导体封装件，提供精密、平滑及平整的切削路径，同时该侧铣刀刀具有成本低廉，寿命长，且耗材仅为该刀具本身。业界现有用于切割半导体封装件使用的刀具为钻石砂轮，其仅可形成直线切割路径，无法切割不规则形状的存储卡封装件，尤其是该钻石砂轮无法承受侧向力，且耗损大，造成切割成本上升；传统切割半导体封装件采用水刀技术时成本较高，该细砂粉尘及渣料造成环境污染，耗材过多，影响切割密度，路径过多造成不稳定以及切割面不平整等问题；或切割半导体封装件采用激光技术时，产生封装胶体及基板边缘烧焦造成切割面不平整，切口会有毛边及粉尘污染等情况，激光照射角度限制影响造成切割面歪斜现象，激光切割成本过高等问题；不论水刀或激光切割方式，因其利用细砂或具有能量的光束从封装胶体的上缘向下冲切，造成封装胶体的崩缺(chip-out)等切割面不平滑问题。本发明的半导体封装件的制法及其切割装置可克服现有封装件切割技术中存在的问题及困难，突破半导体封装业界长久根深蒂固存在的切割封装件方法，解决现有技术中长期存在的切割刀具存在的问题，满足封装件切割面平滑、完整的需求。
本发明可将封装胶体直接形成在具有多个基板单元且完成置晶制程的基板模块片上，进行切割制程时利用程序化控制侧铣刀切割路径，直接沿着要形成外观形状的半导体封装件周缘进行裁切，即可形成不需使用外壳体且具有不规则形状的卡式封装件。
附图说明
图1A至1C是现有多媒体电路卡的制程示意图；
图2A及2B是中国台湾专利公告第570294号存储卡的制造方法；
图3是美国专利US 6,541,307不使用外壳体的存储卡制程技术；
图4是美国专利US 2004/0259291不使用外壳体且可处理不规则存储卡封装件的制程技术；
图5A至5E是本发明半导体封装件的制法示意图；以及
图6是本发明切割装置的方块示意图。
具体实施方式
实施例
图5A至5E是本发明的半导体封装件的制法平面示意图。
如图5A所示，提供一具有多个基板单元500的基板模块片50，该基板单元500已完成线路布局，且表面设置有多个电性连接垫(未标出)，作为最后完成半导体封装件的外接电性连接点。
如图5B所示，在各该基板单元500上接置至少一个半导体芯片51，并使该半导体芯片51电性导接到基板单元500。其中该半导体芯片51可以以倒装芯片或打线方式电性连接到该基板单元500。
此外，若芯片需要搭配外接的被动元件，于此同时将所需的被动元件连接到各个基板单元500上的被动元件安置区。但若芯片的内部电路已整合所需的被动元件，不需进行此步骤。
如图5C所示，在该基板模块片50上形成全面覆盖该基板单元500的封装胶体，且该封装胶体500是一体成型包覆全部的半导体芯片51。
如图5D及5E所示，同时配合参阅图6所示本发明的切割装置方块示意图，本发明的切割装置63包括侧铣刀631及一可程序化控制该侧铣刀631切割路径的控制模块，该侧铣刀631先钻设到该基板模块片50中，再利用布设在其侧边的刀口6311经程序化控制其切割路径，并可通过视觉系统进行切割路径补偿作用，对应各基板单元500形成不规则的切割路径530(如虚线所示)，进行切割该基板模块片50及封装胶体52，形成多个满足需求形状外观的半导体封装件(例如卡式封装件)。进而可针对不规则形状需求的半导体封装件提供精密、平滑及平整的切削路径。
本发明的半导体封装件可应用在多媒体电路卡(Multi-Media Card，MMC)或其它功能、尺寸的电路卡或存储卡，例如CF(Compact FlashCard)、MS(Memory Stick)、SMC(Smart Media Card)、SD(Secure DigitalMemory Card)或其它基板栅格阵列(Land Grid Array，LGA)封装的电路卡或存储卡等。
此外，本发明基板模块片的各基板单元排列采用单排或多排设置，尤其在以多排设置排列时，可配合各基板单元及封装胶体的位置设计，使切割路径同时通过相邻封装件的封装胶体，快速切割完成且节省制程作业及基板材料。
请参阅图6所示的方块图，通过上述制法，本发明也公开一种切割装置63，该切割装置63包括一侧铣刀631及一用于程序化控制该侧铣刀631切割路径的控制模块632，该切割装置63用于切割已完成芯片封装模压的半导体封装件，其中利用侧铣刀631并程序化控制其切割路径，沿该半导体封装件需求的形状外观，切割构成该半导体封装件的基板结构与封装胶体，形成不规则形状的半导体封装件。其中，该半导体封装件是卡式封装件；该半导体封装件包括基板、接置并电性连接到该基板的半导体芯片以及形成在该基板上包覆该半导体芯片的封装胶体。
本发明的半导体封装件的制法及其切割装置，是利用侧铣刀(rounter)的成熟切割技术，配合程序化控制其切割路径，并可通过视觉系统进行刀具路径补偿作用，可针对不规则形状需求的半导体封装件，提供精密、平滑及平整的切削路径，同时该侧铣刀刀具有成本低廉，寿命长，且耗材仅为该刀具本身。业界现有用于切割半导体封装件使用的刀具为钻石砂轮，其仅可形成直线切割路径，无法切割不规则形状的存储卡封装件，尤其是该钻石砂轮无法承受侧向力，且耗损大，造成切割成本上升；传统切割半导体封装件采用水刀技术时成本较高，该细砂粉尘及渣料造成环境污染，耗材过多，影响切割密度，路径过多造成不稳定以及切割面不平整等问题；或切割半导体封装件采用激光技术时，产生封装胶体及基板边缘烧焦造成切割面不平整，切口会有毛边及粉尘污染等情况，激光照射角度限制影响造成切割面歪斜现象，激光切割成本过高等问题；不论水刀或激光切割方式，因其利用细砂或具有能量的光束从封装胶体的上缘向下冲切，造成封装胶体的崩缺(chip-out)等切割面不平滑问题。本发明的半导体封装件的制法及其切割装置可克服现有封装件切割技术中存在的问题及困难，突破半导体封装业界长久根深蒂固存在的切割封装件方法，解决现有技术中长期存在的切割刀具存在的问题，满足封装件切割面平滑、完整的需求。
本发明可将封装胶体直接形成在具有多个基板单元且完成置晶制程的基板模块片上，进行切割制程时利用程序化控制侧铣刀切割路径，直接沿着要形成外观形状的半导体封装件周缘进行裁切，即可形成不需使用外壳体且具有不规则形状的卡式封装件。

Claims (9)

1. 一种半导体封装件的制法，其特征在于，该半导体封装件的制法包括：
提供一具有多个基板单元的基板模块片，在各该基板单元上接置并电性连接至少一个半导体芯片；
在该基板模块片上形成包覆该半导体芯片的封装胶体，其中该封装胶体是一体成型包覆全部的半导体芯片；以及
通过一具有侧铣刀的切割装置，使该侧铣刀钻设至该基板模块片中，利用布设于该侧铣刀侧边的刀口经程序化控制该侧铣刀切割路径，对应各该基板单元切割该基板模块片及封装胶体，形成多个满足需求形状外观的半导体封装件。
2. 如权利要求1所述的半导体封装件的制法，其特征在于，该半导体封装件是卡式封装件。
3. 如权利要求1所述的半导体封装件的制法，其特征在于，该半导体芯片以倒装芯片或打线的方式电性连接到该基板单元。
4. 如权利要求1所述的半导体封装件的制法，其特征在于，该切割装置包括侧铣刀及可程序化控制该侧铣刀切割路径的控制模块，该侧铣刀先钻设到该基板模块片中，再利用布设在其侧边的刀口经程序化控制其切割路径，进行切割该基板模块片及封装胶体。
5. 如权利要求4所述的半导体封装件的制法，其特征在于，该切割路径还可通过视觉系统进行补偿作用，对应各基板单元形成不规则的切割路径。
6. 一种切割装置，用于切割已完成芯片封装模压的半导体封装件，其特征在于，该切割装置包括一侧铣刀及一可程序化控制该侧铣刀切割路径的控制模块，直接应用该侧铣刀并程序化控制其切割路径，沿着该半导体封装件的需求形状外观，切割构成该半导体封装件的基板结构与封装胶体，形成不规则形状的半导体封装件。
7. 如权利要求6所述的切割装置，其特征在于，该半导体封装件是卡式封装件。
8. 如权利要求6所述的切割装置，其特征在于，该切割装置的侧铣刀先钻设到该基板结构中，再利用布设在其侧边的刀口经程序化控制其切割路径，进行切割该基板结构及封装胶体。
9. 如权利要求6所述的切割装置，其特征在于，该半导体封装件包括基板、接置并电性连接到该基板的半导体芯片以及形成在该基板上包覆该半导体芯片的封装胶体。
CNB2006100749612A 2005-05-30 2006-04-25 半导体封装件的制法及其切割装置 Expired - Fee Related CN100411125C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100749612A CN100411125C (zh) 2005-05-30 2006-04-25 半导体封装件的制法及其切割装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN200510073475.4 2005-05-30
CN200510073475 2005-05-30
CNB2006100749612A CN100411125C (zh) 2005-05-30 2006-04-25 半导体封装件的制法及其切割装置

Publications (2)

Publication Number Publication Date
CN1873936A CN1873936A (zh) 2006-12-06
CN100411125C true CN100411125C (zh) 2008-08-13

Family

ID=37484323

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100749612A Expired - Fee Related CN100411125C (zh) 2005-05-30 2006-04-25 半导体封装件的制法及其切割装置

Country Status (1)

Country Link
CN (1) CN100411125C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI722172B (zh) * 2017-04-20 2021-03-21 矽品精密工業股份有限公司 切割方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355580A (en) * 1991-12-26 1994-10-18 International Business Machines Method for replacing semiconductor chips
US6235555B1 (en) * 1998-01-09 2001-05-22 Samsung Electronics Co., Ltd. Reel-deployed printed circuit board and method for manufacturing chip-on-board packages
US6299463B1 (en) * 1997-06-06 2001-10-09 Micron Technology, Inc. Device and method for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications
US6323064B1 (en) * 1999-10-11 2001-11-27 Samsung Electronics Co., Ltd Method for fabricating a memory card
US20020197826A1 (en) * 2001-06-21 2002-12-26 Advanced Semiconductor Engineering, Inc. Singulation method used in leadless packaging process
US20040185580A1 (en) * 2003-03-22 2004-09-23 Seok Goh Method for dicing semiconductor wafer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355580A (en) * 1991-12-26 1994-10-18 International Business Machines Method for replacing semiconductor chips
US6299463B1 (en) * 1997-06-06 2001-10-09 Micron Technology, Inc. Device and method for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications
US6235555B1 (en) * 1998-01-09 2001-05-22 Samsung Electronics Co., Ltd. Reel-deployed printed circuit board and method for manufacturing chip-on-board packages
US6323064B1 (en) * 1999-10-11 2001-11-27 Samsung Electronics Co., Ltd Method for fabricating a memory card
US20020197826A1 (en) * 2001-06-21 2002-12-26 Advanced Semiconductor Engineering, Inc. Singulation method used in leadless packaging process
US20040185580A1 (en) * 2003-03-22 2004-09-23 Seok Goh Method for dicing semiconductor wafer

Also Published As

Publication number Publication date
CN1873936A (zh) 2006-12-06

Similar Documents

Publication Publication Date Title
CN101496161B (zh) 具有单侧遮盖的封装系统模块
US20070152071A1 (en) Package method for flash memory card and structure thereof
US20100321913A1 (en) Memory card
US12068283B2 (en) Die stack with cascade and vertical connections
CN102386104A (zh) 四边扁平无接脚封装方法
CN100505230C (zh) 导线架及其制造方法
CN100411125C (zh) 半导体封装件的制法及其切割装置
CN105990269B (zh) 一种指纹识别芯片封装结构及其封装方法
CN100477136C (zh) 电路板及其构装结构
CN102446868A (zh) 一种新型双界面智能卡模块及其实现方式
CN101431037B (zh) 晶圆级封装结构的制作方法
CN208284496U (zh) 具有堆叠芯片的封装体
CN104103536A (zh) Pop封装方法
JP2003531033A (ja) モジュールカード及びその製造方法
CN101079116A (zh) 存储卡半导体封装件的制法及结构
CN101373748A (zh) 晶圆级封装结构及其制作方法
CN204791111U (zh) 一种复合型sim卡
CN102254893A (zh) 一种带双凸点的四边扁平无引脚封装件及其生产方法
CN101226928B (zh) 堆栈式芯片封装结构及其制作方法
CN102013419A (zh) 一种微型射频模块封装用载带
CN101373749B (zh) 晶圆级封装结构及其制作方法
CN101325163A (zh) 记忆卡及其制法
CN102955973A (zh) 存储卡封装结构及存储卡的制备方法
CN202339562U (zh) 一种新型双界面智能卡模块
CN203373143U (zh) 一种真空封装的超薄mems芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080813