WO2022206331A1 - 半导体组件及其切割方法、滤波器及电子设备 - Google Patents

半导体组件及其切割方法、滤波器及电子设备 Download PDF

Info

Publication number
WO2022206331A1
WO2022206331A1 PCT/CN2022/080121 CN2022080121W WO2022206331A1 WO 2022206331 A1 WO2022206331 A1 WO 2022206331A1 CN 2022080121 W CN2022080121 W CN 2022080121W WO 2022206331 A1 WO2022206331 A1 WO 2022206331A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
sealing layer
predetermined portion
upper side
sealing
Prior art date
Application number
PCT/CN2022/080121
Other languages
English (en)
French (fr)
Inventor
徐洋
Original Assignee
诺思(天津)微系统有限责任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 诺思(天津)微系统有限责任公司 filed Critical 诺思(天津)微系统有限责任公司
Publication of WO2022206331A1 publication Critical patent/WO2022206331A1/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators

Definitions

  • Embodiments of the present invention relate to the field of semiconductors, and in particular, to a semiconductor component, a method for cutting a semiconductor component, a filter having the semiconductor component, and an electronic device having the filter.
  • the trajectory of the dicing blade cannot guarantee no deviation, so the distance b between the dicing marks should be larger than the thickness of the dicing blade (or the width of the laser), usually about 20um.
  • FIG. 1 is a schematic structural diagram of dicing between two dies to separate the two dies in the prior art
  • 3E is a partially enlarged schematic view of an edge portion of a wafer structure according to another exemplary embodiment of the present invention.
  • the sealing bonding layer 109 on the substrate 202 is canceled within the range of the peripheral width b of the substrate 202 (generally 1mm-10mm, further, 1mm-3.5mm), so that the In FIG. 3A , the two substrates in the region corresponding to b are in a non-bonded state.
  • a substrate 201 is provided on one side of which the MEMS device 103 and the sealing bonding layer 102 are disposed.
  • the present invention proposes the following semiconductor component, which is provided with the substrate of the dicing alignment mark 101 in the prior art Alignment marks for dicing are not provided on one side.
  • the dicing alignment marks 101 and the metal pads 105 are often arranged in the same layer and spaced apart, therefore, in the semiconductor assembly proposed by the present invention, the outer edge of the conductive pad and the end face of the substrate where it is located are arranged. There are no scribe alignment marks arranged in the same layer as the conductive pads and spaced apart therebetween.
  • semiconductor components according to the present invention may be used to form filters or electronic devices.
  • the electronic equipment here includes but is not limited to intermediate products such as RF front-end, filter and amplifier modules, and terminal products such as mobile phones, WIFI, and drones.
  • the alignment mark is not provided between the outer edge of the conductive pad and the end surface of the first substrate.
  • Step 1 provide a first substrate, a second substrate, a sealing layer and a MEMS device, the sealing layer is arranged between the lower side of the first substrate and the upper side of the second substrate, the first substrate, the second substrate and the sealing layer define or Enclosing the accommodating space, the MEMS device is arranged in the corresponding accommodating space, wherein: the sealing layer includes a first sealing layer arranged on the first substrate and a second sealing layer arranged on the second substrate, and the first sealing layer is suitable for connecting with the first sealing layer. Two sealing layers sealed connection;
  • step 2 a predetermined thickness of the base material is removed from the upper side of the first substrate to expose the second sealing layer corresponding to the predetermined portion, and the predetermined thickness is not less than the first thickness.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

一种半导体组件的切割方法，包括：步骤1：提供第一基底（202）、第二基底（201）、密封层和MEMS器件（103），密封层设置在第一基底（202）的下侧与第二基底（201）的上侧之间，第一基底、第二基底以及密封层限定或围合容纳空间，MEMS器件（103）设置在对应的容纳空间内，密封层包括设置在第一基底的第一密封层（109）与设置在第二基底的第二密封层（102），第一密封层（109）适于与第二密封层（102）密封连接；步骤2：移除第一基底的周边区域的预定部分（110）以露出与预定部分对应的第二密封层；步骤3：以在预定部分对应的第二密封层为对准标记执行切割。还涉及一种半导体组件。半导体组件的切割方法避免浪费晶圆面积，防止键合失效。

Description

半导体组件及其切割方法、滤波器及电子设备 技术领域
本发明的实施例涉及半导体领域，尤其涉及一种半导体组件、一种半导体组件的切割方法、一种具有该半导体组件的滤波器以及一种具有该滤波器的电子设备。
背景技术
电子器件作为电子设备的基本元素，已经被广泛应用，其应用范围包括移动电话、汽车、家电设备等。此外，未来即将改变世界的人工智能、物联网、5G通讯等技术仍然需要依靠电子器件作为基础。
电子器件根据不同工作原理可以发挥不同的特性与优势，在所有电子器件中，利用压电效应(或逆压电效应)工作的器件是其中很重要一类，压电器件有着非常广泛的应用情景。薄膜体声波谐振器(Film Bulk Acoustic Resonator，简称FBAR，又称为体声波谐振器，也称BAW)作为压电器件的重要成员正在通信领域发挥着重要作用，特别是FBAR滤波器在射频滤波器领域市场占有份额越来越大，FBAR具有尺寸小、谐振频率高、品质因数高、功率容量大、滚降效应好等优良特性，其滤波器正在逐步取代传统的声表面波(SAW)滤波器和陶瓷滤波器，在无线通信射频领域发挥巨大作用，其高灵敏度的优势也能应用到生物、物理、医学等传感领域。
对于薄膜体声波谐振器等MEMS器件，其通常设置在两个基底之间，两个基底通过密封键合层键合，一个基底可以为设置MEMS器件的功能基底，另一个基底可以为封装基底，不过也可以设置MEMS器件。对于分离的MEMS器件及其封装结构，可以将其称为一颗die。
在MEMS器件的制作过程中，两片晶圆彼此对置，晶圆之间利用密封键合层键合连接，两片晶圆之间基于密封键合层的分隔，从而在两片晶圆之间形成很多颗die。
图1为现有技术中在两颗die之间划片从而将两颗die切割分离的结构示意图。图1中，201和202为晶圆或基底，101为划片用对准标记，b为对准标记101之间的水平距离，102为下密封结构或下密封键合层，104为导电通孔，105为焊盘，109为上密封结构或上密封键合层，键合层109与键合层102彼此键合而形成密封结构。如图1所示，键合层102之间在水平方向上的距离为a。
由于两片晶圆键合时存在偏移，对准标记101无法做到与密封结构完全 对齐。为了确保划片时不伤及密封结构，下密封圈或下密封键合层102之间的距离a要大于划片标记101之间的距离b，通常a与b的差距在20um左右。
因为划片属于物理切割，划片刀的轨迹也无法保障没有偏差，所以划片标记间的距离b要大于划片刀的厚度(或者激光的宽度)，通常要大20um左右。
因此，在采用图1所示的切割方案时，需要设置冗余宽度，这会浪费晶圆的面积。
图2为现有技术中采用刻蚀方法来执行两颗die之间的切割的结构示意图。如图2所示，如果通过刻蚀的方法刻出分隔通道106，则可以在保证精度的情况下将下密封结构102之间的距离a大幅度缩小，但是如果在焊盘形成工艺之前就将die分隔，这导致后续电镀无法进行，或者在磨片减薄工艺进行时因单颗die可承受外力不足而导致键合失效。
因此，现有技术中存在改进die之间的切割方法的需要。
发明内容
为了克服现有技术中的问题的至少一个方面，提出本发明。
根据本发明的实施例的一个方面，提出了一种半导体组件，包括：第一基底和第二基底；密封层，设置在第一基底的下侧与第二基底的上侧之间；和至少一个MEMS器件。第一基底、第二基底以及密封层限定或围合至少一个容纳空间，所述MEMS器件设置在对应的容纳空间内。所述第一基底的上侧并未设置划片用对准标记。
本发明的实施例还涉及一种半导体组件的切割方法，包括：步骤1：提供第一基底、第二基底、密封层和MEMS器件，密封层设置在第一基底的下侧与第二基底的上侧之间，第一基底、第二基底以及密封层限定或围合容纳空间，MEMS器件设置在对应的容纳空间内，其中：密封层包括设置在第一基底的第一密封层与设置在第二基底的第二密封层，第一密封层适于与第二密封层密封连接；步骤2：移除第一基底的周边区域的预定部分以露出与所述预定部分对应的第二密封层；和步骤3：以在所述预定部分对应的所述第二密封层为对准标记执行切割。
本发明的实施例还涉及一种滤波器，包括上述的半导体组件。
本发明的实施例也涉及一种电子设备，包括上述的滤波器或者上述的半导体组件。
附图说明
以下描述与附图可以更好地帮助理解本发明所公布的各种实施例中的这些和其他特点、优点，图中相同的附图标记始终表示相同的部件，其中：
图1为现有技术中在两颗die之间划片从而将两颗die切割分离的结构示意图；
图2为现有技术中采用刻蚀方法来执行两颗die之间的切割的结构示意图；
图3A和图3B为示出根据本发明的一个示例性实施例的两颗die之间的切割方法的结构示意图，其中图3A中，上基底还未执行切割，图3B中，上基底周围预定部分已经执行切割；
图3C为图3B中的晶圆结构的示意性俯视图，其中中间的圆圈部分代表上侧的晶圆；
图3D为图3C中的晶圆结构的边缘部分的局部放大示意图；
图3E为根据本发明的另一个示例性实施例的晶圆结构的边缘部分的局部放大示意图；
图4为根据本发明的一个示例性实施例的未完成切割前的两片晶圆的结构示意图,其中的省略号表示较多的die没有示出；
图5A-图5F为根据本发明的一个示例性实施例的显示制造图3B所示结构的步骤的示意性结构图；
图6为刻蚀表面的实体图；以及
图7为图6中的刻蚀表面的放大图。
具体实施方式
下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。在说明书中，相同或相似的附图标号指示相同或相似的部件。下述参照附图对本发明实施方式的说明旨在对本发明的总体发明构思进行解释，而不应当理解为对本发明的一种限制。
图3A和图3B为示出根据本发明的一个示例性实施例的两颗die之间的切割方法的结构示意图，其中图3A中，上基底还未执行切割，图3B中，上基底的周边预定部分已经执行切割。图3C为图3B中的晶圆结构的示意性俯视图，其中中间的圆圈部分代表上侧的晶圆。
图3A和图3B中，201和202为晶圆或基底，102为下密封结构或下密封键合层，104为导电通孔，105为焊盘，109为上密封结构或上密封键合层，键合层109与键合层102彼此键合而形成密封结构。
在版图设计时，如图3A所示，对基底202的周边宽度b(一般为1mm–10mm，进一步的，为1mm–3.5mm)的范围内取消基底202上的密封键合层109，从而使得在图3A中b对应区域的两个基底为非键合状态。
接着，如图3B所示，利用切割方法移除基底202的b对应区域，从而露出在基底201上侧的密封键合层102。如此，如图3C所示，可以露出基底201的外边缘周边区域的密封键合层102。
图3D为图3C中的晶圆结构的边缘部分的局部放大示意图。从图3D中可以看到，密封键合层102(细实线)纵横交错，限定了围合MEMS器件103的矩形区域。细实线或密封键合层102之间构成切割通道，在图3D中为横向划片街道和纵向划片街道。
在图3C所示结构的基础上，以切割刀具沿图3D中所示的划片街道，可以完成切割，从而形成独立的各个die。
这种划片方法的优点是规避了后设定的划片标记101与密封键合层102之间的对准问题，从而可以无需为了这个对准而额外增加密封圈距离(通常为20um)，从而提升单片晶圆的die产出数量。
图3E为根据本发明的另一个示例性实施例的晶圆结构的边缘部分的局部放大示意图。图3E与图3D的不同在于，在图3E中，第一基底202的边缘部分(在图3E中对应于部分107)未被移除，而是在距离第一基底202的边缘一个预定距离(例如不大于3mm，该距离只要保证可以在执行切割时露出的密封键合层102可以起到对准作用即可)处移除了一部分的第一基底202从而露出密封键合层102。
图4为根据本发明的一个示例性实施例的未完成切割前的两片晶圆的结构示意图,其中的省略号表示较多的die没有示出。图4中所示结构与图3B所示结构相似。
除了参照图3A和图3B所述的切割方法，还可以采用其他的露出密封键合层102的方法。以下参照图5A-图5F进行示例性说明。图5A-图5F为根据本发明的示例性实施例的显示制造图3B所示结构的步骤的示意性结构图。
如图5A所示，提供基底202。
如图5B所示，在基底202的一侧刻蚀出通孔104，形成密封键合层109，以及在基底202的边缘区域形成缺口110。为节约成本，通孔104可以不贯 穿基底202，通孔104与缺口110同时形成。
如图5C所示，提供基底201，在其一侧设置MEMS器件103以及密封键合层102。
如图5D所示，将图5C中的基底201与图5B中的基底202彼此键合，此时，密封键合层102和密封键合层109彼此键合连接。
如图5E所示，可以通过研磨工艺等从图5E中基底202的上侧移除预定厚度的基底材料，以将图5D中的与缺口110对应的部分移除，从而露出基底201上的密封键合层102。
如图5F所示，制作金属焊盘105。
之后的切割操作与图3B中所示结构相同。
基于以上，采用本发明的方法，可以消除对图1中的划片对准标记101，所以，本发明提出了如下一种半导体组件，其在现有技术中设置划片对准标记101的基底一侧并未设置划片用对准标记。
鉴于在现有技术中，划片对准标记101往往与金属焊盘105同层且间隔开布置，所以，在本发明提出的半导体组件中，在导电焊盘的外边缘与其所在的基底的端面之间并未设置与导电焊盘同层布置且间隔开的划片对准标记。
在本发明中，可以采用例如图3A和图3B所示的切割方案，而不采用现有技术中的图2所示的刻蚀方案，所以，基于例如图3A和图3B所示的切割方案所获得的半导体组件的基底的端面是切割形成而非刻蚀形成，即在本发明中，基底202的端面并不具有基于刻蚀而形成的纹路。图6为刻蚀表面的实体图，图7为图6中的刻蚀表面的放大图。如图7所示，刻蚀表面具有孔隙纹路。基底202的端面并不具有基于刻蚀而形成的纹路可以表示该端面不具有孔隙纹路。
在本发明中的上述示例中，以密封键合层102和109均为金属键合层为例进行说明，但是，用于形成密封的键合层也可以不是金属键合层。此外，在MEMS器件封装结构中，在用于金属键合的金属键合层的外侧，还设置有专门的密封层以起到密封作用，此时，本发明的切割方法是以在另外的基本上露出的该专门的密封层作为切割引导基准。
在本发明的权利要求中，对于第一基底和第二基底，并未明确两者的位置关系，可以第一基底在第二基底上方，也可以第二基底在第一基底上方。对于在现有技术中会设置划片对准标记的基底，基底上侧就是会设置划片对准标记的一个基底的一侧。相应的，在本发明权利要求中，在现有技术中需要设置划片对准标记但是采用本发明的切割方案而不设置划片对准标记的 第一基底的一侧就是第一基底的上侧，而第二基底的上侧就是与该第一基底的下侧相对的一侧。
如本领域技术人员能够理解的，根据本发明的半导体组件可以用于形成滤波器或电子设备。这里的电子设备，包括但不限于射频前端、滤波放大模块等中间产品，以及手机、WIFI、无人机等终端产品。
需要指出的是，在本发明中，各个数值范围，除了明确指出不包含端点值之外，除了可以为端点值，还可以为各个数值范围的中值，这些均在本发明的保护范围之内。
基于以上，本发明提出了如下技术方案：
1、一种半导体组件，包括：
第一基底和第二基底；
密封层，设置在第一基底的下侧与第二基底的上侧之间；和
至少一个MEMS器件，
其中：
第一基底、第二基底以及密封层限定或围合至少一个容纳空间，所述MEMS器件设置在对应的容纳空间内；以及
所述第一基底的上侧并未设置划片用对准标记。
2、根据1所述的组件，其中：
所述组件包括穿过所述第一基底的导电通孔；
所述第一基底的上侧设置有导电焊盘，所述导电焊盘与所述导电通孔相连通；以及
在所述第一基底的上侧，在所述导电焊盘的外边缘与所述第一基底的端面之间并未设置所述对准标记。
3、根据2所述的组件，其中，所述密封层为金属键合层，所述导电通孔与所述键合层在第一基底的厚度方向上对齐且电连接。
4、根据2所述的组件，其中，在所述第一基底的上侧，在所述导电焊盘的外边缘与所述第一基底的端面之间并未设置与所述导电焊盘同层布置且间隔开的划片对准标记。
5、根据1-4中任一项所述的组件，其中，所述第一基底的端面不具有基于刻蚀形成的纹路。
6、一种半导体组件的切割方法，包括：
步骤1：提供第一基底、第二基底、密封层和MEMS器件，密封层设置在第一基底的下侧与第二基底的上侧之间，第一基底、第二基底以及密封层限定或围合容纳空间，MEMS器件设置在对应的容纳空间内，其中：密封层 包括设置在第一基底的第一密封层与设置在第二基底的第二密封层，第一密封层适于与第二密封层密封连接；
步骤2：移除第一基底的周边区域的预定部分以露出与所述预定部分对应的第二密封层；和
步骤3：以在所述预定部分对应的所述第二密封层为对准标记执行切割。
7、根据6所述的方法，其中，移除第一基底的周边区域的预定部分包括移除所述第一基底的外边缘所在部分。
8、根据7所述的方法，其中，以在与第一基底的厚度方向平行的方向上切割或刻蚀所述第一基底而移除所述预定部分。
9、根据8所述的方法，其中，在步骤1中，在与所述预定部分对应的区域，在所述第一基底的下侧不设置第一密封层。
10、根据7所述的方法，其中：
在步骤1中，第一基底的下侧在所述预定部分为凹陷部分，所述第一基底在所述凹陷部分对应的部分具有第一厚度；和
在步骤2中，从第一基底的上侧移除预定厚度的基底材料而露出与所述预定部分对应的第二密封层，所述预定厚度不小于第一厚度。
11、根据6所述的方法，其中，第一基底的周边区域的预定部分与所述第一基底的外边缘在水平方向上间隔开一个距离。
12、根据11所述的方法，其中，所述一个距离不大于3mm。
13、根据6所述的方法，其中，所述预定部分的宽度在1mm-10mm的范围内。
14、根据13所述的方法，其中，所述预定部分的宽度在1mm-3.5mm的范围内。
15、一种滤波器，包括根据1-5中任一项所述的半导体组件，其中所述MEMS器件包括谐振器。
16、一种电子设备，包括根据15所述的滤波器或者根据1-5中任一项所述的半导体组件。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行变化，本发明的范围由所附权利要求及其等同物限定。

Claims (16)

  1. 一种半导体组件，包括：
    第一基底和第二基底；
    密封层，设置在第一基底的下侧与第二基底的上侧之间；和
    至少一个MEMS器件，
    其中：
    第一基底、第二基底以及密封层限定或围合至少一个容纳空间，所述MEMS器件设置在对应的容纳空间内；以及
    所述第一基底的上侧并未设置划片用对准标记。
  2. 根据权利要求1所述的组件，其中：
    所述组件包括穿过所述第一基底的导电通孔；
    所述第一基底的上侧设置有导电焊盘，所述导电焊盘与所述导电通孔相连通；以及
    在所述第一基底的上侧，在所述导电焊盘的外边缘与所述第一基底的端面之间并未设置所述对准标记。
  3. 根据权利要求2所述的组件，其中，所述密封层为金属键合层，所述导电通孔与所述键合层在第一基底的厚度方向上对齐且电连接。
  4. 根据权利要求2所述的组件，其中，在所述第一基底的上侧，在所述导电焊盘的外边缘与所述第一基底的端面之间并未设置与所述导电焊盘同层布置且间隔开的划片对准标记。
  5. 根据权利要求1-4中任一项所述的组件，其中，所述第一基底的端面不具有基于刻蚀形成的纹路。
  6. 一种半导体组件的切割方法，包括：
    步骤1：提供第一基底、第二基底、密封层和MEMS器件，密封层设置在第一基底的下侧与第二基底的上侧之间，第一基底、第二基底以及密封层限定或围合容纳空间，MEMS器件设置在对应的容纳空间内，其中：密封层包括设置在第一基底的第一密封层与设置在第二基底的第二密封层，第一密封层适于与第二密封层密封连接；
    步骤2：移除第一基底的周边区域的预定部分以露出与所述预定部分对应的第二密封层；和
    步骤3：以在所述预定部分对应的所述第二密封层为对准标记执行切割。
  7. 根据权利要求6所述的方法，其中，移除第一基底的周边区域的预定部分包括移除所述第一基底的外边缘所在部分。
  8. 根据权利要求7所述的方法，其中，以在与第一基底的厚度方向平行的方向上切割或刻蚀所述第一基底而移除所述预定部分。
  9. 根据权利要求8所述的方法，其中，在步骤1中，在与所述预定部分对应的区域，在所述第一基底的下侧不设置第一密封层。
  10. 根据权利要求7所述的方法，其中：
    在步骤1中，第一基底的下侧在所述预定部分为凹陷部分，所述第一基底在所述凹陷部分对应的部分具有第一厚度；以及
    在步骤2中，从第一基底的上侧移除预定厚度的基底材料而露出与所述预定部分对应的第二密封层，所述预定厚度不小于第一厚度。
  11. 根据权利要求6所述的方法，其中，第一基底的周边区域的预定部分与所述第一基底的外边缘在水平方向上间隔开一个距离。
  12. 根据权利要求11所述的方法，其中，所述一个距离不大于3mm。
  13. 根据权利要求6所述的方法，其中，所述预定部分的宽度在1mm-10mm的范围内。
  14. 根据权利要求13所述的方法，其中，所述预定部分的宽度在1mm-3.5mm的范围内。
  15. 一种滤波器，包括根据权利要求1-5中任一项所述的半导体组件，其中所述MEMS器件包括谐振器。
  16. 一种电子设备，包括根据权利要求15所述的滤波器或者根据权利要求1-5中任一项所述的半导体组件。
PCT/CN2022/080121 2021-03-30 2022-03-10 半导体组件及其切割方法、滤波器及电子设备 WO2022206331A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110343060.3A CN115140700A (zh) 2021-03-30 2021-03-30 半导体组件及其切割方法、滤波器及电子设备
CN202110343060.3 2021-03-30

Publications (1)

Publication Number Publication Date
WO2022206331A1 true WO2022206331A1 (zh) 2022-10-06

Family

ID=83404765

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/080121 WO2022206331A1 (zh) 2021-03-30 2022-03-10 半导体组件及其切割方法、滤波器及电子设备

Country Status (2)

Country Link
CN (1) CN115140700A (zh)
WO (1) WO2022206331A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040188821A1 (en) * 2003-03-26 2004-09-30 Li-Shu Chen Wafer scale package and method of assembly
CN101226887A (zh) * 2008-02-15 2008-07-23 日月光半导体制造股份有限公司 晶片切割方法
CN102082131A (zh) * 2009-12-01 2011-06-01 精材科技股份有限公司 晶片封装体及其制造方法
CN103325733A (zh) * 2012-03-23 2013-09-25 株式会社东芝 基板的分离方法以及分离装置
CN104934374A (zh) * 2014-03-21 2015-09-23 半导体元件工业有限责任公司 电子管芯单体化方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040188821A1 (en) * 2003-03-26 2004-09-30 Li-Shu Chen Wafer scale package and method of assembly
CN101226887A (zh) * 2008-02-15 2008-07-23 日月光半导体制造股份有限公司 晶片切割方法
CN102082131A (zh) * 2009-12-01 2011-06-01 精材科技股份有限公司 晶片封装体及其制造方法
CN103325733A (zh) * 2012-03-23 2013-09-25 株式会社东芝 基板的分离方法以及分离装置
CN104934374A (zh) * 2014-03-21 2015-09-23 半导体元件工业有限责任公司 电子管芯单体化方法
US20180158734A1 (en) * 2014-03-21 2018-06-07 Semiconductor Components Industries, Llc Method of separating electronic devices having a back layer and apparatus

Also Published As

Publication number Publication date
CN115140700A (zh) 2022-10-04

Similar Documents

Publication Publication Date Title
US7615406B2 (en) Electronic device package manufacturing method and electronic device package
KR100631217B1 (ko) 박막 벌크 음향 공진기 및 표면 음향파 공진기가 집적된인티그레이티드 필터 및 그 제작 방법
TWI506737B (zh) A manufacturing method of an electronic device package, an electronic device package, and an oscillator
US20060286718A1 (en) Manufacturing method capable of simultaneously sealing a plurality of electronic parts
US20050174193A1 (en) FBAR based duplexer device and manufacturing method thereof
KR20100092914A (ko) 글래스 밀봉형 패키지의 제조 방법, 글래스 밀봉형 패키지의 제조 장치 및 발진기
US8319404B2 (en) Surface-mountable quartz-crystal devices and methods for manufacturing same
CN110649909B (zh) 一种声表面波滤波器件晶圆级封装方法及其结构
KR20170136967A (ko) 원형 웨이퍼 구조를 갖는 석영크리스탈 공진기 및 그 제작방법
JP4292825B2 (ja) 水晶振動片の製造方法
KR20180017939A (ko) 탄성파 필터 장치
JPH04322507A (ja) 水晶振動子の加工方法
JPH0964675A (ja) 密閉空洞上の圧電共振器および製造方法
WO2022206331A1 (zh) 半导体组件及其切割方法、滤波器及电子设备
CN114337585B (zh) 一种单晶薄膜体声波谐振器及其制备方法、滤波器
CN109891744B (zh) 压电振动器件的频率调整方法
TWI407547B (zh) 薄膜元件
WO2022183491A1 (zh) 石英薄膜体声波谐振器及其加工方法、电子设备
JP5159207B2 (ja) 表面実装用水晶フィルタ及びその製造方法
CN110540169B (zh) Fbar滤波器与放大器或开关单片集成的器件及方法
JP2004260455A (ja) 極超短波圧電素子の製造方法
WO2024027734A1 (zh) 电极引出部处于同侧的石英谐振器及其制造方法、电子器件
WO2024027737A1 (zh) 双基板和压电层形成三明治结构的石英谐振器及电子器件
US20240195384A1 (en) Multiple membrane thickness wafers using layer transfer acoustic resonators and method of manufacturing same
JP6375838B2 (ja) 圧電素子の製造方法および当該圧電素子を用いた圧電デバイス

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22778515

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22778515

Country of ref document: EP

Kind code of ref document: A1