CN101226887A - 晶片切割方法 - Google Patents
晶片切割方法 Download PDFInfo
- Publication number
- CN101226887A CN101226887A CNA2008100743189A CN200810074318A CN101226887A CN 101226887 A CN101226887 A CN 101226887A CN A2008100743189 A CNA2008100743189 A CN A2008100743189A CN 200810074318 A CN200810074318 A CN 200810074318A CN 101226887 A CN101226887 A CN 101226887A
- Authority
- CN
- China
- Prior art keywords
- wafer
- cut
- predeterminable range
- cutting chip
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Processing Of Stones Or Stones Resemblance Materials (AREA)
Abstract
本发明公开了一种晶片切割方法,应用于双片晶片接合的封装结构,该晶片切割方法包括:提供第一晶片,具有上表面及下表面;择定第一预设距离,并以该第一预设距离利用刀具去除该第一晶片的第一斜面;提供第二晶片,第二晶片具有有源面及背面;覆盖且接合第一晶片于第二晶片之上,使第二晶片上的多个对位点显露于外;以及通过第二晶片上外露的对位点,做为对位以利用刀具分别切割第一晶片及第二晶片,以形成系统级封装构造。
Description
技术领域
本发明涉及一种晶片切割的方法,尤其涉及一种应用在双片晶片堆叠且具有空腔的晶片切割方法。
背景技术
随着系统级封装(System in Package,SIP)的技术发展趋势日渐重要,三维(3D)堆叠封装的技术,日益受电子产品市场的瞩目。3D堆叠封装的发展,除了能将存储器在电路板上所占的面积大幅缩小,以提升电子产品缩小化的效率外,更能将原本功能不同的晶片整合在同一封装模块中,而以最有效益的方式,达到系统级封装的效益。
系统级封装是指结合单/多片晶片(IC)以及离散、无源元件等零组件在单一封装中,提供完整的系统或是次系统,是以封装技术来创造较低成本、小体积与高效能的解决方案。系统产品朝整合及缩装的方向发展时,除了带动系统单晶片设计需求外,也促成了新型态的系统级封装成为发展焦点。
系统级封装生产中使用了先进的系统设计方法,分割(partitioning)与整合专有技术、覆晶技术、线接合(wire bonding)技术、多层堆叠技术、高密度粘着技术,以及最佳化的测试方法和其它技术;利用以下叙述加以解释。
请参考图1,为已知技术具有空腔结构的双片晶片堆叠切割方法的流程图。首先,步骤S10,提供第一晶片具有下表面及上表面。其中,第一晶片可以为单纯的晶片或是具有管芯结构的晶片。
接着,步骤S12,提供第二晶片具有有源面及背面,其第二晶片有源面上具有多条切割线,其多条切割线互相交错以形成多个空格,该多个空格中定义出多个管芯,每一个管芯具有环状垫块、多个接垫及微型机构。
其中,环状垫块的材料通常为环氧树脂;微型机构位于环状垫块所定义的空间内,微型机构可以是微有源元件,如:集成电路、微机械元件或移动元件等,或是微无源元件,如:感测器、电容器或电阻器等;多个接垫位于环状垫块所定义的空间外,该接垫在切割工艺后电行连接至外部电路。
之后,步骤S14,第一晶片覆盖且接合于第二晶片之上,以形成多个空腔,使该微型机构位于空腔内;其中,第一晶片的下表面(有源面)面对第二晶片的有源面。
最后,步骤S16,利用刀具分别切割第一晶片及第二晶片,以形成具空腔的系统级封装构造。
在已知技术中,因为第一晶片的下表面面对第二晶片的有源面,然而,第一晶片的切割线位于下表面上,第二晶片的切割线位于有源面上,因此,当要切割第一晶片时需向上表面进行切割工艺,要切割第二晶片时需向其背面进行切割工艺,而第一晶片及第二晶片为不透明的材料,使得切割工艺的实施会有困难。
因此,本发明提供一种晶片切割的方法,以满足晶片切割工艺中切割的准确性,以及对位的方便的需求。
发明内容
本发明的目的在于提供一种晶片切割的方法,应用在双片晶片堆叠且具有空腔的晶片切割工艺中,可实现晶片切割工艺中的准确性以及对位方便的需求。
本发明提供一种晶片切割方法,应用于双片晶片接合的封装结构,该方法包括:提供第一晶片,具有上表面及下表面;择定第一预设距离,并利用刀具以第一预设距离切掉第一晶片一部分以去除第一斜面;提供第二晶片,第二晶片具有有源面及背面,其中,有源面上具有至少一对位点、多个管芯以及多条切割线,该切割线是由多条第一方向切割线多条第二方向切割线交错排列而成;覆盖且接合第一晶片于第二晶片之上,使第二晶片上的多个对位点显露于外;以及通过第二晶片上外露的对位点,做为对位以利用刀具分别切割第一晶片及第二晶片,以形成系统级封装构造。
附图说明
图1为已知技术具有空腔结构的双片晶片堆叠切割方法的流程图;
图2为本发明一实施例第一晶片的示意图;
图3为本发明一实施例第二晶片的示意图;
图4为本发明一实施例第一晶片与第二晶片堆叠以具有空腔结构的示意图;以及
图5为本发明一实施例双片晶片堆叠的切割方法的流程图。
附图标记说明
2晶片 3第二晶片 4介质
20第一晶片 22第一斜面 222第一斜边
24第二斜面 242第二斜边 302环状垫块
304微结构物 306接垫 a、b对位点
200、300管芯空间 26、28、36、38、260、280切割线
具体实施方式
为了解决先前所遇到双片晶片堆叠时,其切割上所遇到对位困难及切割时准确度的问题;本发明提供一种晶片切割的方法,先行切割第一晶片制作出两切面,使第一晶片覆盖于第二晶片上实可方便对位及切割,能增加其对位的方便及切割的准确性。
请参阅图2,为本发明一实施例的第一晶片示意图。第一晶片20具有下表面及上表面。需特别说明的是,此图中所绘示为第一晶片20的上表面,且为一透视图,以便清楚观察到第一晶片的下表面,明了该下表面上各个元件的配置情形。其中,如图所示,下表面上具有多条切割线,是由多条第一方向切割线26(在图中第一方向定义为平行X轴的方向)与多条第二方向切割线28(在图中第二方向定义为平行Y轴的方向)交错排列而成。
第一方向与第二方向互相垂直,而第一方向切割线26与第二方向切割线28互相交错定义出多个管芯空间200,每一个管芯空间200中可以形成一个管芯(die)。
此实施例中的第一晶片20,利用完整的晶片2先行切除两斜面,以提供后续的工艺。其中,第一晶片20自上述晶片2圆周同一点起算第一预定距离m,利用刀具切割掉晶片2下方的部分(即第一斜面22),而产生第一斜边222。另外,第一晶片20再自上述晶片2圆周同一点起算第二预定距离n,利用刀具切割掉晶片2左方圆周的部分(即第二斜面24),而产生第二斜边242。
在本实施例中,第一晶片20为单纯晶片,其上先行切割舍去两部分斜面(即第一斜面22与第二斜面24),且第一晶片20表面上并无任何管芯结构,仅做为覆盖晶片(cap wafer)的用途;然而,第一晶片20亦可仅割除一边斜面,且可选择使用具有管芯结构的元件晶片(device wafer),视其所欲生产的晶片功能以决定第一晶片20的使用。
接着,请配合参阅图3,为本发明一实施例第二晶片的示意图。如图所示,第二晶片3具有有源面(图中所示为第二晶片3有源面)及背面,有源面上具有多条切割线,是由多条第一方向切割线36(在图中第一方向定义为平行X轴的方向)与多条第二方向切割线38(在图中第二方向定义为平行Y轴的方向)交错排列而成。
第一方向与第二方向互相垂直,而第一方向切割线36与第二方向切割线38互相交错定义出多个管芯空间300,每一个管芯空间300中可以形成一个管芯(die)。其中,每一个管芯具有环状垫块302、多个接垫306及微型机构304。
环状垫块302的材料可以用环氧树脂或其它相类似的材料;微型机构304位于环状垫块302所定义的空间内,微型机构304可以是微有源元件,如:集成电路、微机械元件、移动元件、投影晶片或光学晶片等,或是微无源元件,如:麦克风、感测器、电容器、电阻器、压力感应器或致动器等;多个接垫306位于环状垫块302所定义的空间外,该接垫306在切割工艺后电性连接至外部电路。
需特别说明的是,为进一步说明图2中第一晶片20去除两部分斜面之用意,请对照图2以及图3。其中,第二晶片3具有第一对位点a,且该第一对位点a至晶片2边缘切线的直线距离A与第一方向垂直;上述的第一预定距离m大于直线距离A,即m>A,且第一预定距离m与直线距离A皆以晶片2圆周上同一点开始起算距离;刀具沿着X轴的方向(即平行第一方向)切割晶片2以去除第一斜面22,产生第一斜边222。
再者,第二晶片3亦具有第二对位点b,当第一晶片20以第二预定距离n,利用刀具切割掉晶片2左方的第二斜面24时,该第二预设距离以第二对位点b与晶片2圆周之间的直线距离C做为下限值。其中,第二对位点b至晶片2圆周的直线距离C与第二方向垂直;第二预定距离n大于直线距离C,即n>C,且第二预定距离n与直线距离C皆以晶片2圆周上同一点开始起算距离;刀具沿着Y轴的方向(即平行第二方向)切割晶片2以去除第二斜面24,产生第二斜边242。
请参阅图4,为本发明一实施例第一晶片与第二晶片堆叠以具有空腔结构的剖面图。图4中所示的剖面,为图2中第一晶片20与图3中第二晶片3堆叠后的EE’切面,其中,将上述实施例的第一晶片20与第二晶片3,经过边缘对位、校准后,可利用介质4加以粘着第一晶片20与第二晶片3;或是不使用介质,而是利用高温、高压或电压等方式,将第一晶片2与第二晶片3加以堆叠固定。其中,介质可以是玻璃膏、粘着胶、金属及焊锡等材料。
当第一晶片20覆盖且接合于第二晶片3之上时,由于第二晶片3上每一管芯中的环状垫块302具有一高度,会使第一晶片20与第二晶片3之间形成空腔结构的系统级封装。又第一晶片20在工艺时,预先切除两斜面22、24,旨在前述两晶片堆叠后,使第二晶片3上的对位点a、b可以显露出来。其中,第一对位点a与去除第一斜面22后所产生的第一斜边222的直线距离为B,而第二对位点b与去除第二斜面24后所产生的第二斜边242的直线距离为D,且距离B大于第一预定距离m,距离D大于第二预定距离n,以确保第二晶片上的对位点a、b能够在堆叠后完全被显露于外,以辅助切割时的定位需求,并改善已知技术中当两片晶片堆叠后,欲切割管芯时无法切割或准确度不佳的情形发生。
请参阅图5,为本发明一实施例双片晶片堆叠的切割方法的流程图。首先,步骤S500,提供第一晶片具有上表面及下表面;第一晶片20可以选择是单纯无任何结构的晶片或是具有管芯结构的晶片。其中,配合参考图2所绘示的实施例,可了解上述的第一晶片20的上表面具有多条切割线,该切割线由多条第一方向切割线多条第二方向切割线交错排列而成并定义出多个空格。
接着,步骤S502,择定第一预设距离m,并以第一预设距离m,利用刀具沿着第一方向(即平行第一方向)切掉第一晶片20一部分,以去除第一斜面。
步骤S504,择定第二预设距离n,且第二预设距离n的方向垂直第一晶片20上第二方向的切割线。接着,以第二预设距离n,利用刀具沿着第二方向(即平行第二方向)切掉第一晶片20一部分,以去除第二斜面。
步骤S506,提供第二晶片3具有有源面及背面;其中,有源面上具有至少一对位点、多个管芯(dies)以及多条切割线,该切割线是由多条第一方向切割线多条第二方向切割线交错排列以形成多个空格,每一个空格中定义出一个管芯,每一个管芯具有环状垫块、多个接垫及微型机构。
之后,步骤S508,将第一晶片20的下表面正对于第二晶片3的有源面,并经过边缘对位、校准后,使第一晶片20覆盖与接合于第二晶片3之上。此时,由于第二晶片3上每一管芯中的环状垫块302具有一高度,会使第一晶片20与第二晶片3之间形成多个空腔,且该微型机构304位于上述的多个空腔内。又,部分的第一晶片20已于前置步骤S504中被移除,可进一步透过被移除的部分第一晶片20所形成的缺口使第二晶片3上的多个对位点显露于外;其中,第一晶片20与第二晶片3的接合方式可选择利用介质加以粘着接合,或是利用高压、高温或电压的方式堆叠固定等,并不以上述任一方式为限。
步骤S510,通过第二晶片3上外露的对位点,做为对位并进而推算多条切割线的位置所在,再利用刀具同时切割第一晶片20及第二晶片3,以形成具空腔的系统级封装构造。
此外,亦可将所切割完成的管芯继续后续封装工艺,视其需要将第一晶片20与第二晶片3相接合的管芯直接进行封装程序,或是施以一外力或振动的方式将第一晶片20与第二晶片3相接合的管芯分开,各自进行后续封装程序,以制成最终产品。
通过上述实施例,可以知道本发明所提供的晶片切割方法,可以有效避免晶片定位困难的缺点,使其在切割工艺中能有更高的效率。又上述实施例是以每一晶片具有两个对位点做为说明,但并不代表限定于两个对位点,若仅有一个对位点或是多个对位点亦为本发明实施精神的推衍。
本发明所提供的晶片切割方法,将第一晶片先行切割去除至少一斜面,使第一晶片与第二晶片相堆叠接合时,可以将第二晶片上的对位点外露出来,以便在切割工艺中能够精准对位,并准确的切割第一晶片与第二晶片上的管芯,使其在切割工艺中能有更高的成品率;如此,可以有效避免已知技术双晶片定位困难的缺点,以及因对位错误而造成切割工艺中成品率降低。
本发明虽以优选实施例阐明如上,然其并非用以限定本发明精神及发明实体。本领域技术人员当可轻易了解并利用其它元件或方式来产生相同的功效。是以,在不脱离本发明的精神及范围内所作的修改,均应包含在下述的权利要求内。
Claims (11)
1.一种晶片切割方法,应用于双片晶片接合的封装结构,包括:
提供第一晶片,该第一晶片具有上表面及下表面;
择定第一预设距离;
以该第一预设距离利用刀具去除该第一晶片的第一斜面,以形成第一斜边;
提供第二晶片,该第二晶片具有有源面及背面,其中,有源面上具有至少一对位点、多个管芯以及多条切割线,该切割线是由多条第一方向切割线与多条第二方向切割线交错排列而成;
覆盖且接合该第一晶片于该第二晶片之上,使该第二晶片上的该对位点显露于外;以及
通过该第二晶片上外露的该对位点,辅助对位并依据一预定距离以利用刀具分别切割该第一晶片及该第二晶片,以形成系统级封装构造。
2.如权利要求1所述的晶片切割方法,其中该第一晶片可以选择是单纯无任何结构的晶片或是具有管芯结构的晶片。
3.如权利要求1所述的晶片切割方法,其中该第一晶片的该上表面具有多条切割线,该切割线是由多条第一方向的切割线与多条第二方向的切割线交错排列而成。
4.如权利要求1所述的晶片切割方法,其中该第一晶片为一不透明的覆盖晶片。
5.如权利要求1所述的晶片切割方法,其中该第一预设距离自该第一晶片的该第一斜边起通过该第二晶片上的该第一对位点的直线距离,且该第一预设距离大于该第一对位点到该第一斜边的直线距离。
6.如权利要求3所述的晶片切割方法,其中该第一预设距离的方向垂直于该第一方向的切割线,在去除该第一晶片的该第一斜面时,是以该第一预设距离用刀具沿着平行该第一方向进行。
7.如权利要求6所述的晶片切割方法,在以该第一预设距离利用刀具沿着平行第一方向去除第一晶片的该第一斜面步骤之后,更包含步骤:
择定第二预设距离,其中,该第二预设距离的方向垂直该第二方向的切割线;
以该第二预设距离利用刀具沿着平行该第二方向去除该第一晶片的第二斜面,以形成第二斜边。
8.如权利要求7所述的晶片切割方法,其中该第二预设距离自该第一晶片的该第二斜边起通过该第二晶片上的该第二对位点的直线距离,且该第二预设距离大于该第二对位点到该第二斜边的直线距离。
9.如权利要求3所述的晶片切割方法,其中该第一晶片中的该第一方向切割线与该第二方向切割线可定义出多个该管芯所在位置。
10.如权利要求1所述的晶片切割方法,其中该第二晶片中的该第一方向切割线与该第二方向切割线可定义出多个该管芯所在位置。
11.如权利要求1所述的晶片切割方法,其中该第二晶片中的每一个该管芯上具有环状垫块、多个接垫及微型机构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810074318A CN101226887B (zh) | 2008-02-15 | 2008-02-15 | 晶片切割方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810074318A CN101226887B (zh) | 2008-02-15 | 2008-02-15 | 晶片切割方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101226887A true CN101226887A (zh) | 2008-07-23 |
CN101226887B CN101226887B (zh) | 2012-08-29 |
Family
ID=39858785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810074318A Active CN101226887B (zh) | 2008-02-15 | 2008-02-15 | 晶片切割方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101226887B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102751266A (zh) * | 2011-04-21 | 2012-10-24 | 精材科技股份有限公司 | 晶片封装体及其形成方法 |
CN104952810A (zh) * | 2014-03-26 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 一种接合晶圆及其制备方法 |
WO2022206331A1 (zh) * | 2021-03-30 | 2022-10-06 | 诺思(天津)微系统有限责任公司 | 半导体组件及其切割方法、滤波器及电子设备 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2521752Y (zh) * | 2001-12-25 | 2002-11-20 | 宏亿国际股份有限公司 | 晶片再制良品装置 |
CN100541747C (zh) * | 2004-11-05 | 2009-09-16 | 日月光半导体制造股份有限公司 | 从晶片背面切割以制成封装构造的方法 |
CN100514602C (zh) * | 2006-07-18 | 2009-07-15 | 中华映管股份有限公司 | 晶圆切割方法 |
-
2008
- 2008-02-15 CN CN200810074318A patent/CN101226887B/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102751266A (zh) * | 2011-04-21 | 2012-10-24 | 精材科技股份有限公司 | 晶片封装体及其形成方法 |
CN104952810A (zh) * | 2014-03-26 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 一种接合晶圆及其制备方法 |
WO2022206331A1 (zh) * | 2021-03-30 | 2022-10-06 | 诺思(天津)微系统有限责任公司 | 半导体组件及其切割方法、滤波器及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN101226887B (zh) | 2012-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5491802B2 (ja) | ヒートシンクを備えた積層チップパッケージ | |
JP5461077B2 (ja) | 積層チップパッケージ | |
JP5576962B2 (ja) | 積層チップパッケージの製造方法 | |
JP5432604B2 (ja) | 積層チップパッケージの製造方法 | |
JP5102339B2 (ja) | 積層チップパッケージの製造方法 | |
JP5275941B2 (ja) | 積層チップパッケージおよびその製造方法 | |
JP5451204B2 (ja) | 積層チップパッケージの製造方法 | |
CN104415902B (zh) | 超声换能器及其分割方法和分割器件的方法 | |
JP5145593B2 (ja) | 重ねられた要素から成る微細構造の集合的な製作方法 | |
JP2010183058A (ja) | 積層チップパッケージおよびその製造方法 | |
TW200826229A (en) | Process for the collective fabrication of 3D electronic modules | |
JP2007251157A (ja) | ウェハレベル積層パッケージの製造方法 | |
CN101226887B (zh) | 晶片切割方法 | |
JP2014057091A (ja) | カプセル型セラミック素子とその製作方法 | |
CN101681903B (zh) | 电子封装及其制作方法 | |
EP3273467A2 (en) | Semiconductor die backside devices and methods of fabrication thereof | |
CN102381680A (zh) | 一种微机械结构与集成电路单片集成的加工方法 | |
CN108862185A (zh) | 制造晶圆级封装的mems组件的方法和mems组件 | |
TWI286797B (en) | Method of wafer level packaging and cutting | |
JP2010071799A (ja) | 加速度センサおよび加速度センサの製造方法 | |
TW201724391A (zh) | 電子元件以及其製造方法與電子元件製造裝置 | |
CN108206161B (zh) | 包含角部凹陷的半导体装置 | |
JP2006005071A (ja) | 半導体装置用パッケージおよび半導体装置ならびに半導体装置用パッケージの製造方法 | |
CN107275238A (zh) | 一种晶圆堆叠封装方法及结构 | |
TWI352386B (en) | A wafer dicing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |