JP2006005071A - 半導体装置用パッケージおよび半導体装置ならびに半導体装置用パッケージの製造方法 - Google Patents
半導体装置用パッケージおよび半導体装置ならびに半導体装置用パッケージの製造方法 Download PDFInfo
- Publication number
- JP2006005071A JP2006005071A JP2004178291A JP2004178291A JP2006005071A JP 2006005071 A JP2006005071 A JP 2006005071A JP 2004178291 A JP2004178291 A JP 2004178291A JP 2004178291 A JP2004178291 A JP 2004178291A JP 2006005071 A JP2006005071 A JP 2006005071A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor device
- ceramic sheet
- semiconductor element
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】焼結セラミック積層型パッケージは構造的に反りが大きいため、反り起因による実装精度の不具合(特に傾き)を生じる問題がある。前記パッケージを用いた半導体素子の実装において、容易に三次元方向の傾きを抑制して高精度実装を実現できる半導体装置用パッケージ、これを用いた半導体装置およびその製造方法を提供する。
【解決手段】パッケージ体2の基板あるいは実装部の突状に湾曲する主面を平坦にするのではなく、逆に該主面を選択的に凹部21の形状で、かつ所定深さに制御した構成で該パッケージを製作する。この構成により、凹部21の周辺のトップ面が半導体素子裏面を複数箇所で安定に保持することができる。結果として、傾きを抑制した高精度実装の半導体装置が実現できる。
【選択図】図1
【解決手段】パッケージ体2の基板あるいは実装部の突状に湾曲する主面を平坦にするのではなく、逆に該主面を選択的に凹部21の形状で、かつ所定深さに制御した構成で該パッケージを製作する。この構成により、凹部21の周辺のトップ面が半導体素子裏面を複数箇所で安定に保持することができる。結果として、傾きを抑制した高精度実装の半導体装置が実現できる。
【選択図】図1
Description
本発明は、焼結セラミック積層型で主に薄型の半導体装置用パッケージに関するものであり、特に固体撮像素子などの高精度実装向けに最も適することができる半導体装置用パッケージの構造、およびこれを用いた半導体装置と、その製造方法に関するものである。
従来、この種の半導体装置用パッケージは汎用タイプと小型薄型化を目的にしたものがあり、後者の代表的な一つに焼結セラミック積層型のLCC(Leadless Chip Carrier)パッケージがある。なかでも固体撮像素子を実装する場合などでは、光学特性を保証するため、実装精度がより強く要求される。そのため半導体素子の実装の際は、位置規制レベルを高めることが重要で、特に傾き精度が要求される。
例えば、特許文献1には、パッケージ製作の際に所定形状の基板切断中に生じるパッケージ側面部バリが、実装位置決め治具に当たり位置規制ずれを起こす原因になるため、予めパッケージ製作段階で該側辺部の位置決め所定位置を鋭利な刃型で切り欠き切断し、バリ発生防止をした構成のものがある。結果として、バリ接触に起因した寸法位置ずれは解消される。
特開2001−28431号公報
しかしながら、焼結セラミックが起因する位置規制ずれについては、前記のバリ以外にもパッケージ基板自身の反りの影響も重要である。特に反りは半導体素子の実装傾き(三次元方向)に係る大きな問題である。
上記従来の構成では、パッケージ側面部のバリを無くすことで実装位置決めが良化され、二次元方向の実装精度向上を図ることはできるが、三次元方向の傾きに対する実装精度向上は適していない問題がある。特に感度ムラやシェーディングなど光学的特性の保証が強く要求される撮像素子の実装では、傾きの実装精度向上は不可欠である。
この種のパッケージの反りは、上記を含め一般的にパッケージ体またはセラミックシート基板自身が焼成時の熱収縮起因などにより特定方向に変形をするもので、概ね中央部が突状に湾曲になることが多い。
図6は従来の小型薄型の積層焼結型半導体装置用パッケージを示し、(a)は平面図、(b)はアウターリード形成側の側面図、(c)はアウターリード無し側の側面図、(d)はA−A’断面図、(e)は半導体装置要部断面図である。
図6において、1はインナーリード、11はアウターリード、2はパッケージ体、2aは最上層、2bは中間層、2cは最下層、3はパッケージ体2の上面、4は半導体素子、5は固着剤を示す。
図6に示す従来の小型薄型の積層焼結型半導体装置用パッケージにおいて、特に非対称で複雑な容器形状をした積層型では、応力が特定方向に集中して湾曲が大きくなる。この場合、該パケ−ジに半導体素子を実装すると、図6(e)に示すように、反りの影響で湾曲面に沿った傾きが出易くなる。結果として、三次元方向の半導体素子4の位置決め不具合を生じる。
また、従来はパッケージ製作段階で該湾曲の反り高さを小さくしてセラミックシート基板面を平坦に近づけることが検討されていたが、実際は突面を平坦化することは困難であり、突状高さ寸法を小さくするにも限界があった。
本発明は上記従来の問題点を解決するもので、パッケージ体基板面が突状に湾曲をする反り構造体において、前記パッケージ体の基板あるいは実装部の湾曲した主面を選択的に所定深さで凹部に形成した構成により、パッケージ反りの影響を抑制して半導体素子の実装を可能としている。結果として、半導体素子の実装で三次元方向の位置決め精度向上を容易に図るものであり、実用に優れた半導体装置用パッケージとこれを用いた半導体装置の構造と製造方法を提供することを目的とする。
上記問題点を解決するために本発明の半導体装置用パッケージは、セラミックシート基板の上に、開口部を有するセラミックシートを積層して焼結することにより形成され、開口部内部のセラミックシート基板上に半導体素子を搭載する半導体装置用パッケージにおいて、セラミックシート基板は開口部側に湾曲する湾曲部を有し、さらに湾曲部は半導体素子の搭載位置の下部において湾曲の方向とは逆方向に凹む凹部を有することを特徴とする。
また、前記凹部は前記半導体素子よりも大きいことを特徴とする。
また、前記凹部は前記半導体素子よりも小さいことを特徴とする。
ここで、凹部の凹みの高さは、湾曲部の湾曲の高さよりも小さいことを特徴とする。
また、凹部は、角錐形状あるいは円錐形状、または半円球状からなることを特徴とする。
また、凹部は、角錐形状あるいは円錐形状からなり、凹部に段差部を有することを特徴とする。
また、湾曲部は、半導体素子の搭載位置の下部において湾曲の方向とは逆方向に凹む複数の凹部を有することを特徴とする。
ここで、半導体素子は、複数の凹部により形成される、開口部側の複数の頂点で支持されることを特徴とする。
また、本発明の半導体装置用パッケージは、セラミックシート基板の上に、開口部を有するセラミックシートを積層して焼結することにより形成され、開口部内部のセラミックシート基板上に半導体素子を搭載する半導体装置用パッケージにおいて、セラミックシート基板は開口部側に湾曲する湾曲部を有し、さらに湾曲部は半導体素子の搭載位置の下部において平坦面を有することを特徴とする。
また、本発明の半導体装置用パッケージの製造方法は、セラミックシート基板の上に、開口部を有するセラミックシートを積層して焼結することにより形成され、開口部内部のセラミックシート基板上に半導体素子を搭載する半導体装置用パッケージにおいて、焼結前あるいは焼結中にセラミックシート基板を開口部とは反対側に湾曲させる工程を有することを特徴とする。
また、湾曲させる工程は、セラミックシート基板に対して複数回の加圧を繰り返すことにより型決めをより正確に行われることを特徴とする。
また、本発明の半導体装置は、半導体素子と、セラミックシート基板の上に開口部を有するセラミックシートを積層して焼結することにより形成され、前記セラミックシート基板上に前記半導体素子を搭載するパッケージとを有する半導体装置であって、前記セラミックシート基板は前記開口部側に湾曲する湾曲部を有し、さらに前記湾曲部は前記半導体素子の搭載位置の下部において前記湾曲の方向とは逆方向に凹む凹部を有することを特徴とする。
また、本発明の半導体装置は、半導体素子と、セラミックシート基板の上に開口部を有するセラミックシートを積層して焼結することにより形成され、前記セラミックシート基板上に前記半導体素子を搭載するパッケージとを有する半導体装置であって、前記セラミックシート基板は前記開口部側に湾曲する湾曲部を有し、さらに前記湾曲部は前記半導体素子の搭載位置の下部において平坦部を有することを特徴とする。
また、ここで、半導体素子は光学部品であることを特徴とする。
本発明の半導体装置用パッケージは、上記構成を有し、凹部周囲は複数の頂点あるいは稜線を形成して半導体素子を複数個位置で均等に支持するようになるため、反りに起因(三次元方向の傾き)する実装精度向上を図ることができる。しかも、比較的簡単で実用に優れた本発明の半導体装置用パッケージと半導体装置の製造が可能である。
以下、本発明の実施の形態を、図面を参照しながら説明する。
(実施の形態1)
図1は本発明の実施の形態1による半導体装置用パッケージを示し、(a)は平面図、(b)はアウターリード形成側の側面図、(c)はアウターリード無し側の側面図、(d)はA−A’断面図、(e)は半導体装置の要部断面図である。
図1は本発明の実施の形態1による半導体装置用パッケージを示し、(a)は平面図、(b)はアウターリード形成側の側面図、(c)はアウターリード無し側の側面図、(d)はA−A’断面図、(e)は半導体装置の要部断面図である。
図1において、1はインナーリード、11はアウターリード、2はパッケージ体、2aは最上層、2bは中間層、2cは最下層、3はパッケージ体2の上面、4は半導体素子、5は固着剤、21は凹部を示す。
本実施の形態の半導体装置用パッケージは製造の際、半導体装置用パッケージの基板面と共に実装部が開口部側に突状に湾曲を形成する主面を、選択的に所定深さで凹部形状に形成した構成からなる。ここで、突状高さ部分を小さくして平坦化に近づける方法でなく、突状頂点部分を凹形状としている。
図1に示すように、複数のインナーリード1とアウターリード11を配した容器状のパッケージ体2は外形約12mm角、該パッケージ体2の内室約7.5mm角中央に半導体素子とワイヤ−(両者とも図示せず)が所定位置に接合されるようになっている。パッケージ体2は、所定形状のセラミックシート基材3枚を積層後焼結したもので構成され、パッケージ基本構造は従来例と同様である。該シート材は上層2a,中間層2b,下層2cからなる。
本実施の形態の特徴は、図1(d)で示すようにパッケージ体2の突状に湾曲する基板面中央部を選択的に逆向きの凹部21形状にしたものである。該凹部21は所定深さ範囲になるように円錐や角錐状または半円球状で形成されている。また、凹部よりも半導体素子4が小さく、凹部の中に半導体素子4が収まるように構成され、さらには凹み深さは基板裏面を平坦なステージ6に設置したときの設置面(図2の設置基準位置:B−B’線)以内に成るようにしている。理由は、該裏面の突起はパッケージ体を安定に支持できなくなり、実装精度不具合を生じるため設置面以内としたことにある。
パッケージは主成分アルミナ系(Al2O3)の約0.3mm厚みをしたセラミックシートを用い所定形状に型抜き分割して、主成分タングステン(W)のメタライズ膜を数十μm厚みで所定のリードパターン状に印刷後、積層焼成処理を行う。なお、基板主面の凹み形成のため基本的には積層の際に、完成品の設計凹みに沿った型で加圧修正される。このとき、予めパッケージ体2の収縮率を考慮した設計で大きめの寸法型が用いられることが多い。
また、加圧は、プレス機でセラミックシート材料が損傷しないように、ステップ加圧やバイブレータの加振などの方法を用いて型取りがなされる。
図3(a)は所定形状のセラミックシートを規定位置に積層した状態を、図3(b)は型で加圧修正された状態を、図3(c)は焼成後の状態を示すものである。
さらに積層焼結されたパッケージ体2は、その後、メタライズ膜表面に数μm厚みのメッキ(下地:ニッケル、被覆:金)処理加工が施される。このようにして製作された半導体装置用パッケージは、基板面または実装面の中央部が選択的に所定の深さで角錐状や円錐状または半円球状の凹み形状構造になる(図1(d)参照)。
図1(e)はパッケージを用いた固体撮像装置の構造と製造さらには効果を説明するものである。固体撮像素子4(または半導体素子)は、例えば外形約3.0mm角、厚み約0.4mmで、固着剤5を介してダイスボンドされている。固着剤5は、汎用のエポキシ系銀ペーストを用い、ボンド装置や条件は一般半導体生産条件に準じた。その後、固体撮像素子4とインナーリード1は所定位置で、金線(図示しない)を介してワイヤーボンドがなされ、次いでパッケージ体2の上面3はガラス板と封止剤による封着がなされる(図示しない)。金線は25φmmを封止剤はエポキシ系接着材を用い、生産設備は汎用の半導体組立設備を使用した。
このとき、固体撮像素子4は、パッケージ体2主面の凹部21に内接するため複数の支持部が形成され安定な保持ができる。これにより、二次元方向のみでなく三次元方向に傾きの少ない固体撮像素子4の高精度実装が図れる。結果として、固体撮像装置の光学特性を満足する実用上優れた実装を可能にする効果がある。
例えば実証検証では、固体撮像素子の実装傾き寸法に密接に関係する指標である固体撮像素子面内の取付け高さの最大最小ピ−ク差の実測値が従来最大60μmあったものが、本発明により最大25μmとその効果が確認できた。
また、本実施の形態において、凹部21は角錐形状あるいは円錐形状または半円球状からなり、凹部21の曲率を変化させることにより凹部21に段差部を持たせ、半導体素子4と凹部21の接触角を小さくして接触面積を増やし、載置安定性を高めるものであっても構わない。
(実施の形態2)
図4は本発明の実施の形態2による半導体装置用パッケージを示し、(a)は平面図、(b)はアウターリード形成側の側面図、(c)はアウターリード無し側の側面図、(d)はA−A’断面図、(e)は半導体装置の要部断面図である。
図4は本発明の実施の形態2による半導体装置用パッケージを示し、(a)は平面図、(b)はアウターリード形成側の側面図、(c)はアウターリード無し側の側面図、(d)はA−A’断面図、(e)は半導体装置の要部断面図である。
実施の形態2に係る半導体装置用パッケージの特徴は、実施の形態1の実施例に対して凹部21の凹み開口面積が小であり半導体素子4、例えば、外形約5.5mm角の長さ寸法より直径を短くした構成にしてある点にある。
すなわち、実施の形態1では、半導体素子4の裏面端面位置で凹部21の凹みエリアに内接した状態で支持されるようにしたのに対して、実施の形態2では、支持部位置が凹部21のトップ面(稜線または頂点)になり、半導体素子4の裏面を複数の接点で保持した構成からなる。上記構成による効果の特徴は支持部が半導体素子4の裏面となるため、該素子4の裏面コ−ナ欠け損傷を受け難い構造になり、しかも実施の形態1と同等の効果が得られることである。
図5(a)に本発明に係る半導体装置用パッケージの理想形状を示す。半導体素子が安定に実装され易いことを示すが、本発明の構成も前述したように同じような安定な保持方法が実現できる。図5(b)、(c)には従来例のモ−ドと傾きの説明図を示した。前者は従来例で湾曲反りの代表を示し半導体素子が大きく傾く、後者は従来例で湾曲反りの高さが修正されたものを示す。しかし後者では、反り高さは低くできるが、反り頂点が一つで移動(図中では右方向)するため、半導体素子は反り面に依存して実装され同様の傾き不良を生じる。
凹部21の形成は、上記説明した実施の形態の構成以外でも、凹部21の形成は、例えば図5(f)に示す湾曲反り面を凹み頂点が均一面で平坦状態にしても構わない。
また、図5(g)のように凹部21を複数個形成したものでも、所定の深さ範囲を満たせば同等の効果を得ることは明白である。
なお、本実施の形態では、半導体素子は固体撮像素子として説明してきたが、実装傾きが重要となる他の光学素子、例えば、レーザダイオード、フォトディテクターなどにおいても有効であることは明らかである。
本発明の半導体装置用パッケージは、半導体素子の実装で精度向上、特に傾きに対する精度向上を果たすのに有用である。
1 インナーリード
11 アウターリード
2 パッケージ体
2a 最上層
2b 中間層
2c 最下層
21 凹部
3 上面
4 半導体素子(又は固体撮像素子)
5 固着剤
11 アウターリード
2 パッケージ体
2a 最上層
2b 中間層
2c 最下層
21 凹部
3 上面
4 半導体素子(又は固体撮像素子)
5 固着剤
Claims (14)
- セラミックシート基板の上に、開口部を有するセラミックシートを積層して焼結することにより形成され、前記開口部内部の前記セラミックシート基板上に半導体素子を搭載する半導体装置用パッケージにおいて、
前記セラミックシート基板は前記開口部側に湾曲する湾曲部を有し、さらに前記湾曲部は前記半導体素子の搭載位置の下部において前記湾曲の方向とは逆方向に凹む凹部を有することを特徴とする半導体装置用パッケージ。 - セラミックシート基板の上に、開口部を有するセラミックシートを積層して焼結することにより形成され、前記開口部内部の前記セラミックシート基板上に半導体素子を搭載する半導体装置用パッケージにおいて、
前記セラミックシート基板は前記開口部側に湾曲する湾曲部を有し、さらに前記湾曲部は前記半導体素子の搭載位置の下部において平坦面を有することを特徴とする半導体装置用パッケージ。 - 前記凹部は前記半導体素子よりも大きいことを特徴とする請求項1記載の半導体装置用パッケージ。
- 前記凹部は前記半導体素子よりも小さいことを特徴とする請求項1記載の半導体装置用パッケージ。
- 前記凹部の凹みの高さは、前記湾曲部の湾曲の高さよりも小さいことを特徴とする請求項1記載の半導体装置用パッケージ。
- 前記凹部は、角錐形状あるいは円錐形状、または半円球状からなることを特徴とする請求項1記載の半導体装置用パッケージ。
- 前記凹部は、角錐形状あるいは円錐形状からなり、前記凹部に段差部を有することを特徴とする請求項6記載の半導体装置用パッケージ。
- 前記湾曲部は、前記半導体素子の搭載位置の下部において前記湾曲の方向とは逆方向に凹む複数の凹部を有することを特徴とする請求項1記載の半導体装置用パッケージ。
- 前記半導体素子は、前記複数の凹部により形成される、開口部側の複数の頂点で支持されることを特徴とする請求項8記載の半導体装置用パッケージ。
- 半導体素子と、セラミックシート基板の上に開口部を有するセラミックシートを積層して焼結することにより形成され、前記セラミックシート基板上に前記半導体素子を搭載するパッケージとを有する半導体装置であって、
前記セラミックシート基板は前記開口部側に湾曲する湾曲部を有し、さらに前記湾曲部は前記半導体素子の搭載位置の下部において前記湾曲の方向とは逆方向に凹む凹部を有することを特徴とする半導体装置。 - 半導体素子と、セラミックシート基板の上に開口部を有するセラミックシートを積層して焼結することにより形成され、前記セラミックシート基板上に前記半導体素子を搭載するパッケージとを有する半導体装置であって、
前記セラミックシート基板は前記開口部側に湾曲する湾曲部を有し、さらに前記湾曲部は前記半導体素子の搭載位置の下部において平坦部を有することを特徴とする半導体装置。 - 前記半導体素子は、光学素子であることを特徴とする請求項10または11記載の半導体装置。
- セラミックシート基板の上に、開口部を有するセラミックシートを積層して焼結することにより形成され、前記開口部内部の前記セラミックシート基板上に半導体素子を搭載する半導体装置用パッケージにおいて、
焼成前あるいは焼成中に前記セラミックシート基板を前記開口部とは反対側に湾曲させる工程を有することを特徴とする半導体装置用パッケージの製造方法。 - 前記湾曲させる工程は、セラミックシート基板に対して複数回の加圧を繰り返すことにより行われることを特徴とする請求項13記載の半導体装置用パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004178291A JP2006005071A (ja) | 2004-06-16 | 2004-06-16 | 半導体装置用パッケージおよび半導体装置ならびに半導体装置用パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004178291A JP2006005071A (ja) | 2004-06-16 | 2004-06-16 | 半導体装置用パッケージおよび半導体装置ならびに半導体装置用パッケージの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006005071A true JP2006005071A (ja) | 2006-01-05 |
Family
ID=35773200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004178291A Pending JP2006005071A (ja) | 2004-06-16 | 2004-06-16 | 半導体装置用パッケージおよび半導体装置ならびに半導体装置用パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006005071A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015069981A (ja) * | 2013-09-26 | 2015-04-13 | 京セラ株式会社 | 配線基板および電子装置 |
JP2016225580A (ja) * | 2015-06-04 | 2016-12-28 | 日本特殊陶業株式会社 | セラミックパッケージおよびその製造方法 |
JP2017005199A (ja) * | 2015-06-15 | 2017-01-05 | キヤノン株式会社 | 電子部品および電子モジュールの製造方法 |
JP2018107181A (ja) * | 2016-12-22 | 2018-07-05 | 京セラ株式会社 | 電子装置および電子モジュール |
JP2018121005A (ja) * | 2017-01-27 | 2018-08-02 | 京セラ株式会社 | 電子素子実装用基板、電子装置および電子モジュール |
WO2022137503A1 (ja) * | 2020-12-25 | 2022-06-30 | Ngkエレクトロデバイス株式会社 | パッケージ |
US20220246834A1 (en) * | 2021-02-02 | 2022-08-04 | City University Of Hong Kong | Method of manufacturing a curved ceramic structure |
-
2004
- 2004-06-16 JP JP2004178291A patent/JP2006005071A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015069981A (ja) * | 2013-09-26 | 2015-04-13 | 京セラ株式会社 | 配線基板および電子装置 |
JP2016225580A (ja) * | 2015-06-04 | 2016-12-28 | 日本特殊陶業株式会社 | セラミックパッケージおよびその製造方法 |
JP2017005199A (ja) * | 2015-06-15 | 2017-01-05 | キヤノン株式会社 | 電子部品および電子モジュールの製造方法 |
JP2018107181A (ja) * | 2016-12-22 | 2018-07-05 | 京セラ株式会社 | 電子装置および電子モジュール |
JP2018121005A (ja) * | 2017-01-27 | 2018-08-02 | 京セラ株式会社 | 電子素子実装用基板、電子装置および電子モジュール |
JP7011395B2 (ja) | 2017-01-27 | 2022-01-26 | 京セラ株式会社 | 電子素子実装用基板、電子装置および電子モジュール |
WO2022137503A1 (ja) * | 2020-12-25 | 2022-06-30 | Ngkエレクトロデバイス株式会社 | パッケージ |
US20220246834A1 (en) * | 2021-02-02 | 2022-08-04 | City University Of Hong Kong | Method of manufacturing a curved ceramic structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100591375B1 (ko) | 고체 촬상 장치 및 그 제조방법 | |
US7367120B2 (en) | Method for producing a solid-state imaging device | |
JP2007201478A (ja) | 半導体チップの積層 | |
TW200817278A (en) | Mems device and method of fabricating the same | |
JP3838572B2 (ja) | 固体撮像装置およびその製造方法 | |
JP2004031754A (ja) | 積層マルチチップパッケージ、これを構成するチップの製造方法及びワイヤボンディング方法 | |
US20040212717A1 (en) | Solid-state imaging device and method for producing the same | |
US9418907B2 (en) | Method for manufacturing semiconductor device | |
JP2010050406A (ja) | 半導体装置、半導体装置製造方法、および電子機器 | |
JP2006005071A (ja) | 半導体装置用パッケージおよび半導体装置ならびに半導体装置用パッケージの製造方法 | |
JP2005142554A (ja) | リードフレーム及びこれを適用した半導体パッケージの製造方法 | |
JP5599397B2 (ja) | オプトエレクトロニクス半導体素子およびその製造方法 | |
JP3838573B2 (ja) | 固体撮像装置 | |
US6633077B2 (en) | Semiconductor device and method for manufacturing the same | |
JP4219943B2 (ja) | 固体撮像装置 | |
JP5378643B2 (ja) | 半導体装置及びその製造方法 | |
US20210021097A1 (en) | Semiconductor device, semiconductor device package, and manufacturing methods thereof | |
JP2006332686A (ja) | 固体撮像装置 | |
CN114300437A (zh) | 一种无框架的半导体封装结构及其制备工艺 | |
JP2012227254A (ja) | Led素子用リードフレーム基板及びその製造方法 | |
JP5187299B2 (ja) | 半導体装置の製造方法 | |
JP5371817B2 (ja) | ガラス封止型パッケージの製造方法 | |
JP2005340309A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP2005142334A (ja) | プリモールド型の半導体パッケージ及びこれを用いた半導体装置 | |
JPH05109918A (ja) | セラミツクパツケージ |