JPH05109918A - セラミツクパツケージ - Google Patents

セラミツクパツケージ

Info

Publication number
JPH05109918A
JPH05109918A JP26807691A JP26807691A JPH05109918A JP H05109918 A JPH05109918 A JP H05109918A JP 26807691 A JP26807691 A JP 26807691A JP 26807691 A JP26807691 A JP 26807691A JP H05109918 A JPH05109918 A JP H05109918A
Authority
JP
Japan
Prior art keywords
cavity
chip
base
ceramic package
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP26807691A
Other languages
English (en)
Inventor
Teiji Sato
禎治 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP26807691A priority Critical patent/JPH05109918A/ja
Publication of JPH05109918A publication Critical patent/JPH05109918A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】 セラミックパッケージに関し、キャビティの
底部の所定の位置に認識マークを設けてチップを正確な
位置にマウントすることを目的とする。 【構成】 中央部にチップ3がマウントされるキャビテ
ィ1aと、該キャビティ1a以外の領域の表面に塗着された
接着層4を有し、かつセラミック材料からなるベース1
と、アウタリード2bが中央部に向かって閉じるように並
んでおり、かつ該アウタリード2bが前記キャビティ1aの
周縁部近傍に配列するように、前記接着層4によって融
着されており、かつ金属材料からなるリードフレーム2
とで構成されており、前記ベース1は、キャビティ1aの
底部に位置合わせ用の認識マーク5を有するものである
ように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はセラミックパッケージに
係わり、キャビティの底部の所定の位置に認識マークを
設け、不明瞭なキャビティの輪郭を認識してチップを正
確な位置にマウントできるセラミックパッケージに関す
る。
【0002】近年、半導体装置の高集積、高機能、ある
いは大容量化の進展は目覚ましいものがあり、チップの
形状が大型化する傾向にあるが、一方では電子機器の軽
薄短小に呼応してパッケージの小型、薄型化も進められ
ている。
【0003】そのため、チップと、チップをマウントす
るキャビティの寸法がほゞ等しい場合も多くなってい
る。そこで、チップをキャビティにマウントする際、精
度よく位置決めする必要があり、マウントの位置決め認
識を採り入れる必要が出てきている。
【0004】
【従来の技術】図4はセラミックパッケージの一例の一
部切欠き分解斜視図、図5はチップのマウントの一例を
示す断面図である。図において、1はベース、1aはキャ
ビティ、2はリードフレーム、2aはインナリード、2bは
アウタリード、3はチップ、4は接着層、6はチップ搭
載手段、6aはダイコレット、7は隙間、10はパッケージ
である。
【0005】図4において、こゝで例示したパッケージ
10は、DIP(dual in package) 形のセラミックパッケ
ージである。ベース1は、Al2 3 などのセラミック
製の板からなり、中央部にチップ3がマウントされるキ
ャビティ1aが設けられている。また、ベース1のキャビ
ティ1a以外の領域の表面には接着層4が設けられてい
る。この接着層4は、例えば低融点ガラスなどからなる
接着材を塗着したものである。
【0006】リードフレーム2は、インナリード2aが四
方から中央部に向かって突出しており、アウタリード2b
の方は互いに連結されていて2列に平行に並ぶように冂
字形に整形されている。
【0007】パッケージ10を構成するには、リードフレ
ーム2をベース1に跨がせてキャビティ1aの周縁部の近
傍をインナリード2aの端部が取り巻いて並ぶようにし、
接着層4を溶融させて融着する。このインナリード2a
は、キャビティ1aにマウントされたチップ3との間がワ
イヤボンディングなどによって接続される。そのあと、
アウタリード2bの連結部分を切断し、図示してないキャ
ップなどを被せて封止すれば、DIP形のセラミックパ
ッケージができあがる。
【0008】ところで、キャビティ1aにチップ3をマウ
ントするには、チップ搭載治具6が用いらる。このチッ
プ搭載治具6はチップ3を機械式に保持する手段なども
用いられているが、こゝではチップ3をダイコレット6a
で真空吸着して、目測でキャビティ2aの底部に降ろし、
例えばAgペースト系の接着材などによってダイボンデ
ィングして固着する。
【0009】ところが、パッケージ10が小型化の方向に
向かっている一方で、チップ3の寸法が大型化してくる
と、キャビティ1aと、そのキャビティ1aにマウントされ
るチップ3の隙間7が、図5に示したようにだんだん狭
くなってくる。そのため、従来は、ダイコレット6aの挟
角θをできるだけ鋭角にしたり、ダイコレット6aの周縁
部の肉厚をできるだけ薄くしたりして、隙間7の狭さに
対応している。
【0010】
【発明が解決しようとする課題】しかし、こうした対応
の手段にも限界があり、キャビティ1aとチップ3との隙
間7が1mmを割って数百μmと狭くなってくると、目
測では対応仕切れなくなってくる。そこで、例えばキャ
ビティ1aの輪郭を正確に認識して、チップ3をマウント
する位置を精度よく位置決めすることが必要になってく
る。
【0011】図6はキャビティ周縁部の拡大斜視図であ
る。図中の番号と名称は図5と同じである。図におい
て、キャビティ1aの周縁部の近傍にはリードフレーム2
のインナリード2aが並んでいるので、接着層4がインナ
リード2aの間にうねった状態で被着されている。また、
接着層4がキャビティ1aの周縁部に垂れ下がったりする
ことも間々起こる。そのため、光学的に観察してキャビ
ティ1aの輪郭を認識することが厄介であり、例えば2値
化処理しても明確に認識できない問題があった。
【0012】そこで本発明は、キャビティの底部の所定
の位置に認識用の認識マークを設け、チップを精度よく
マウントできてなるセラミックパッケージを提供するこ
とを目的としている。
【0013】
【課題を解決するための手段】上で述べた課題は、ベー
スと、リードフレームを有し、前記ベースは、中央部に
チップがマウントされるキャビティと、該キャビティ以
外の領域の表面に塗着された接着層を有するものであ
り、かつセラミック材料からなり、前記リードフレーム
は、インナリードが中央部に向かって閉じるように並ん
でいるものであり、かつ該インナリードが前記キャビテ
ィの周縁部近傍に配列するように、前記接着層によって
融着されているものであり、かつ金属材料からなり、前
記ベースは、キャビティの底部に位置合わせ用の認識マ
ークを有するものであるように構成されたセラミックパ
ッケージによって解決される。
【0014】
【作用】セラミックパッケージにおいて、チップとキャ
ビティの隙間が狭くなっても、本発明においては、チッ
プをキャビティにマウントする際の位置決めが正確にで
きるようにしている。
【0015】すなわち、チップのマウントは、リードフ
レームをベースに融着したあとに行うので、予めキャビ
ティの底部の所定の位置に認識マークを設けておき、そ
の認識マークを観察してキャビティの輪郭を認識するよ
うにしている。
【0016】こうすると、リードフレームをベースに融
着しても、キャビティの底部は接着層の溶融の影響を受
けないので、認識マークを明瞭に観察することができ
る。そして、この認識マークからキャビティの輪郭を認
識してチップのマウントの位置決めを正確に行うことが
できる。
【0017】
【実施例】図1は本発明の一実施例の斜視図、図2は図
1の要部の拡大斜視図、図3は本発明の他の実施例の要
部の拡大斜視図である。図中、1はベース、1aはキャビ
ティ、2はリードフレーム、2aはインナリード、2bはア
ウタリード、3はチップ、4は接着層、5は認識マー
ク、6はチップ搭載治具、10はパッケージである。
【0018】図1において、パッケージ10は、DIP形
のセラミックパッケージの組立中のものである。ベース
1は、Al2 3 やAlNなどのセラミックからなり、
金型で整形されたあと焼結して作られる。ベース1の中
央部には、方形のキャビティ1aが凹んだ形状に設けられ
ている。
【0019】リードフレーム2は、インナリード2aが四
方から中央部に向かって閉じるように突出しており、ア
ウタリード2bは連結されて2列に平行に並ぶように冂字
形に整形されてDIP形をなしている。
【0020】実施例:1 ベース1のキャビティ1aの底部には、図2に示したよう
に、キャビティ1aのそれぞれの辺に所定の距離を隔てて
平行な認識マーク5を設ける。この認識マーク5は、例
えばベース1を整形する金型に凸部を設けておけば、ベ
ース1をグリーンシートの状態で整形する際、型押しす
るだけでキャビティ1aの整形の同時に形成することがで
きる。
【0021】こうして認識マーク5をキャビティ1aの底
部に設けたベース1を用いられば、ベース1の表面に塗
着されている接着層4を溶融してリードフレーム2を融
着したあとも、接着層4の溶融状態などに影響されずに
認識マーク5を明瞭に観察できる。そして、その認識マ
ーク5の位置情報からキャビティ1aの輪郭を正確に認識
することができる。
【0022】従って、この位置情報を基にしてチップ搭
載治具6を位置制御すれば、キャビティ1aの輪郭が不明
瞭であってもチップ3を正確に位置決めしてマウントす
ることができる。
【0023】実施例:2 ベース1のキャビティ1aの底部には、少なくとも対向す
る隅に、例えば十字マークからなる認識マーク5が設け
られている。この認識マーク5もベース1を作る際に、
予め型押ししておけば、同時に形成することができる。
【0024】こゝでは、DIP型のセラミックパッケー
ジについて例示したが、キャビティを設けてそのキャビ
ティにチップをマウントする形態の全てのセラミックパ
ッケージに適用できる。また、認識マークの形状は、後
工程でチップを接着材でダイボンディングする際に不具
合にならなければ、種々の変形が可能である。
【0025】
【発明の効果】ベースにリードフレームを融着する形態
のセラミックパッケージは、キャビティとチップの寸法
に余裕が無くなってくると、正確な位置決めをしてマウ
ントすることが必要になるが、本発明によれば、接着層
の溶融によってキャビティの輪郭が不明瞭であっても、
正確にキャビティの位置を認識することができる。
【0026】従って、より小型のパッケージが望まれる
一方でチップが大型化する傾向にある半導体装置におい
て、セラミックパッケージの組立の生産性向上に対し
て、本発明は寄与するところが大である。
【図面の簡単な説明】
【図1】 本発明の一実施例の斜視図である。
【図2】 図1の要部の拡大斜視図である。
【図3】 本発明の他の実施例の要部の拡大斜視図であ
る。
【図4】 セラミックパッケージの一例の一部切欠き分
解斜視図である。
【図5】 チップのマウントの一例を示す断面図であ
る。
【図6】 キャビティ周縁部の拡大斜視図である。
【符号の説明】
1 ベース 1a キャビティ 2 リードフレーム 2a インナリード 2b
アウタリード 3 チップ 4 接着層 5 認識マーク 6 チップ搭載治具 10 パッケージ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 ベース(1) と、リードフレーム(2) とを
    有し、 前記ベース(1) は、中央部にチップ(3) がマウントされ
    るキャビティ(1a)と、該キャビティ(1a)以外の領域の表
    面に塗着された接着層(4) を有するものであり、かつセ
    ラミック材料からなり、 前記リードフレーム(2) は、インナリード(2a)が中央部
    に向かって閉じるように並んでいるものであり、かつ該
    インナリード(2a)が前記キャビティ(1a)の周縁部近傍に
    配列するように、前記接着層(4) によって融着されてい
    るものであり、かつ金属材料からなり、 前記ベース(1) は、キャビティ(1a)の底部に位置合わせ
    用の認識マーク(5) を有するものであることを特徴とす
    るセラミックパッケージ。
  2. 【請求項2】 前記認識マーク(5) が、前記キャビティ
    (1a)の底部に予め型押しされ、かつ周縁部に平行な線状
    の窪みである請求項1記載のセラミックパッケージ。
  3. 【請求項3】 前記認識マーク(5) が、前記キャビティ
    (1a)の底部の対向する少なくとも二つの隅に予め型押し
    された十字マーク状の窪みである請求項1記載のセラミ
    ックパッケージ。
JP26807691A 1991-10-17 1991-10-17 セラミツクパツケージ Withdrawn JPH05109918A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26807691A JPH05109918A (ja) 1991-10-17 1991-10-17 セラミツクパツケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26807691A JPH05109918A (ja) 1991-10-17 1991-10-17 セラミツクパツケージ

Publications (1)

Publication Number Publication Date
JPH05109918A true JPH05109918A (ja) 1993-04-30

Family

ID=17453553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26807691A Withdrawn JPH05109918A (ja) 1991-10-17 1991-10-17 セラミツクパツケージ

Country Status (1)

Country Link
JP (1) JPH05109918A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368156A (ja) * 2001-06-11 2002-12-20 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
DE102018116821A1 (de) * 2018-07-11 2020-01-16 Osram Opto Semiconductors Gmbh Elektronisches Halbleiterbauelement und Verfahren zur Herstellung eines elektronischen Halbleiterbauelements

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368156A (ja) * 2001-06-11 2002-12-20 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6858947B2 (en) 2001-06-11 2005-02-22 Oki Electric Industry Co., Ltd. Semiconductor device
US7247522B2 (en) 2001-06-11 2007-07-24 Oki Electric Industry Co., Ltd Semiconductor device
DE102018116821A1 (de) * 2018-07-11 2020-01-16 Osram Opto Semiconductors Gmbh Elektronisches Halbleiterbauelement und Verfahren zur Herstellung eines elektronischen Halbleiterbauelements
US11367691B2 (en) 2018-07-11 2022-06-21 Osram Oled Gmbh Electronic semiconductor component and method for producing an electronic semiconductor component

Similar Documents

Publication Publication Date Title
US5454905A (en) Method for manufacturing fine pitch lead frame
US4137546A (en) Stamped lead frame for semiconductor packages
KR20050004022A (ko) 고체 촬상 장치 및 그 제조방법
EP0503072B1 (en) Semiconductor device and its manufacturing process
JP2005142554A (ja) リードフレーム及びこれを適用した半導体パッケージの製造方法
KR100644180B1 (ko) 고체 촬상 장치
JP2007048994A (ja) 半導体装置及びその製造方法
US20030003628A1 (en) Lead frame and method for fabricating resin-encapsulated semiconductor device
JPH05109918A (ja) セラミツクパツケージ
JP2001053180A (ja) 半導体装置の製造方法
JP2008219348A (ja) 圧電デバイスの製造方法および圧電デバイス
JP3639509B2 (ja) 半導体装置の製造方法
JPH05190748A (ja) 電子部品の実装パッケージ製造方法
JP2001298032A (ja) 半導体パッケージとその製造方法
JPH069509Y2 (ja) 半導体素子収納用パッケージ
JPH10150127A (ja) 半導体装置およびその製造方法
JPH0723961Y2 (ja) 半導体素子収納用パッケージ
JP2002118193A (ja) 半導体装置の製造方法
JP2002050590A (ja) 半導体装置の製造方法
JP2585362B2 (ja) 封止型半導体装置とその製造方法
JPH02224362A (ja) 半導体装置の製造方法
CN114628988A (zh) 半导体封装用管座及其制造方法、以及半导体封装
JP2001044313A (ja) 半導体装置の製造方法
JPH03250754A (ja) 半導体装置およびその製造方法およびその製造装置
JP2000164609A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990107