CN114628988A - 半导体封装用管座及其制造方法、以及半导体封装 - Google Patents

半导体封装用管座及其制造方法、以及半导体封装 Download PDF

Info

Publication number
CN114628988A
CN114628988A CN202111451592.5A CN202111451592A CN114628988A CN 114628988 A CN114628988 A CN 114628988A CN 202111451592 A CN202111451592 A CN 202111451592A CN 114628988 A CN114628988 A CN 114628988A
Authority
CN
China
Prior art keywords
hole
semiconductor package
mounting surface
header
columnar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111451592.5A
Other languages
English (en)
Inventor
片山涉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Publication of CN114628988A publication Critical patent/CN114628988A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02315—Support members, e.g. bases or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/0231—Stems

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种能够充分确保元件搭载面的平坦的区域的半导体封装用管座。其具有：孔眼部，其形成有自第一面贯通至第二面的贯通孔；以及金属块，其包括台座部、以及自上述台座部突出的柱状部，上述台座部插入上述贯通孔，上述柱状部具有自上述第一面突出的部分，上述柱状部包括用于搭载半导体元件的元件搭载面，在俯视中，上述台座部的外周部在上述柱状部的周围露出。

Description

半导体封装用管座及其制造方法、以及半导体封装
技术领域
本发明涉及半导体封装用管座及其制造方法、以及半导体封装。
背景技术
公知有以下构造：在用于搭载发光元件的半导体封装用管座中，例如，在圆板状的孔眼部(eyelet)中设置自孔眼部的上表面突出的金属块，并且将金属块的一面作为用于搭载半导体元件的元件搭载面。在孔眼部中设置用于插入引线端子的多个贯通孔，引线端子在贯通孔内被玻璃等的密封部密封。
专利文献1：(日本)特开2004-235212号公报
用于搭载半导体元件的元件搭载面需要是平坦的。因此，在以往的半导体封装用管座中，例如，在孔眼部中设置金属块后，进行用金属模隔着元件搭载面及其相反面自两侧按压的平推(日文原文：平押し)，通过平推使元件搭载面平坦化。但是，在该方法中，元件搭载面的与孔眼部的上表面连接的部分产生塌边而容易变为R状。其结果，难以充分确保元件搭载面的平坦的区域。
发明内容
本发明是鉴于上述的点而成的，其课题在于，提供一种能够充分确保元件搭载面的平坦的区域的半导体封装用管座。
本半导体封装用管座具有：孔眼部，其形成有自第一面贯通至第二面的贯通孔；金属块，其包括台座部、以及自上述台座部突出的柱状部，上述台座部插入上述贯通孔，上述柱状部具有自上述第一面突出的部分，上述柱状部包括用于搭载半导体元件的元件搭载面，在俯视中，上述台座部的外周部在上述柱状部的周围露出。
根据公开的技术，能够提供一种能够充分确保元件搭载面的平坦的区域的半导体封装用管座。
附图说明
图1是举例示出第一实施方式的半导体封装用管座的图。
图2是图1的(b)的B部的部分放大剖视图。
图3是举例示出第一实施方式的半导体封装用管座的制造工序的主要部分的图(其一)。
图4是举例示出第一实施方式的半导体封装用管座的制造工序的主要部分的图(其二)。
图5是对元件搭载面的平坦度进行测定的例子。
图6是举例示出第二实施方式的半导体封装的图。
附图标记说明
1 半导体封装用管座
2 半导体封装
10 孔眼部
10a、20a、30a 上表面
10b、20b、30b 下表面
10c 内壁面
10x 贯通孔
11、12、13 缺口部
20 金属基底
30 金属块
30c 侧面
30r 元件搭载面
41 第一引线
42 第二引线
50 密封部
110 发光元件
120 盖部
120x 开口部
130 粘接剂
140 透明部件
具体实施方式
以下，参照附图对用于实施发明的方式进行说明。需要说明的是，在各附图中，对相同构成部分付与相同附图标记，有时省略重复的说明。
<第一实施方式>
图1是举例示出第一实施方式的半导体封装用管座的图，图1的(a)是俯视图，图1的(b)是沿图1的(a)的A-A线的剖视图。
参照图1，第一实施方式的半导体封装用管座1具有孔眼部10、金属基底20、金属块30、第一引线41、第二引线42、以及密封部50。
孔眼部10是圆板状的部件。在孔眼部10中形成有自上表面10a贯通至下表面10b的贯通孔10x。
需要说明的是，在本发明中，圆板状是指，俯视形状为大致圆形且具有规定的厚度。不限定厚度相对于直径的大小。另外，包括部分形成有凹部、凸部、贯通孔等的情况。另外，在本发明中，俯视是指，自孔眼部10的上表面10a的法线方向观察对象物，俯视形状是指，自孔眼部10的上表面10a的法线方向观察对象物的形状。
在俯视中，在孔眼部10的外缘部形成有自外周侧向中心侧凹陷的形状的缺口部11、12以及13。缺口部11、12、以及13是例如俯视形状为大致三角状、大致四边状的凹陷。缺口部11和缺口部12例如可以相对配置。
缺口部11以及12例如可以用于半导体封装用管座1搭载半导体元件的元件搭载面的位置确定等。缺口部13例如可以用于半导体封装用管座1的旋转方向的位置确定等。但是，缺口部11、12、以及13可以根据需要设置。
孔眼部10的直径不特别限定，可以根据目的适当决定，例如为
Figure BDA0003386268640000031
Figure BDA0003386268640000032
等。孔眼部10的厚度不特别限定，可以根据目的适当决定，例如为约0.5～3mm。
孔眼部10可以由例如铁、不锈钢等的金属材料形成。孔眼部10可以由多个金属层(铜层、铁层等)层叠的金属材料(例如，所谓复合材料)形成。可以在孔眼部10的表面施加镀层。
金属基底20是形成为俯视形状比孔眼部10稍小型的、俯视形状为大致圆形的部件。也就是说，在俯视下，金属基底20的外形比孔眼部10的外形小，在金属基底20中不存在与孔眼部10的外形相比伸出的部分。在金属基底20中，除了第一引线41以及第二引线42通过的部分之外，不形成贯通孔。金属基底20以封闭贯通孔10x的一端侧的方式，与孔眼部10的下表面10b接合。
金属基底20的厚度比孔眼部10的厚度薄，例如为约0.1～0.4mm。金属基底20的导热率大于等于孔眼部10的导热率。例如，在孔眼部10的材料为铁的情况下，作为金属基底20的材料，可以使用导热率比孔眼部10好的铜。在该情况下，可以提高半导体封装用管座1的散热性能。
在孔眼部10的材料为铁的情况下，作为金属基底20的材料，可以使用铁。如此，在孔眼部10和金属基底20由相同材料形成的情况下，孔眼部10和金属基底20的热膨胀系数相同。因此，能够抑制孔眼部10和金属基底20的基于热的变形，在制作将半导体元件搭载于半导体封装用管座1的半导体封装(参照图6)时，能够提高半导体封装的气密性。
金属块30具有台座部31、以及自台座部31的上表面31a突出的柱状部32。台座部31和柱状部32一体形成。柱状部32包括用于搭载半导体元件(例如，激光等的发光元件)的元件搭载面30r。元件搭载面30r以相对于孔眼部10的上表面10a大致垂直的方式设置。需要说明的是，台座部31的上表面31a不限于平坦面。
台座部31插入孔眼部10的贯通孔10x且在贯通孔10x内与金属基底20接合。柱状部32具有自孔眼部10的上表面10a突出的部分。柱状部32的大部分自孔眼部10的上表面10a突出。柱状部32的全部的部分可以自孔眼部10的上表面10a突出，但是优选柱状部32的台座部31侧位于贯通孔10x内。金属块30的下表面30b与孔眼部10的下表面10b大致齐平。
在俯视中，台座部31的上表面31a的外周部在柱状部32的周围露出。在于柱状部32的周围露出的台座部31的上表面31a的外周部中，元件搭载面30r侧的宽度比柱状部32的其他的面侧的宽度窄。换言之，在俯视中，柱状部32的中心相对于台座部31的中心沿A-A线方向向第一引线41以及第二引线42侧偏置。在于柱状部32的周围露出的台座部31的上表面31a的外周部中，元件搭载面30r侧的宽度例如为约0.05mm，柱状部32的其他的面侧的宽度为例如约0.5mm。通过设定为这样的形状，能够充分确保在孔眼部10中配置第一引线41以及第二引线42的区域。
在俯视中，台座部31为大致矩形，但是台座部31的元件搭载面30r侧(第一引线41以及第二引线42侧)的第一边的两端的角部带圆角，与第一边相对的第二边的两端的角部带有半径比第一边的两端的角部大的圆角。通过将台座部31设定为上述形状，易于沿孔眼部10的形状配置台座部31。
在俯视中，柱状部32为大致矩形，但是柱状部32的元件搭载面30r侧的第一边的两端的角部带有圆角，与第一边相对的第二边的两端的角部带有与第一边的两端的角部相同程度的圆角。柱状部32是半导体封装用管座1作为搭载有半导体元件的半导体封装使用时用于对半导体元件进行搭载固定的部分，也具有作为用于对自半导体元件发出的热量进行散热的散热板的功能。通过将柱状部32设定为上述形状，能够充分确保柱状部32的体积，从而能够提高散热性。
金属块30的上表面30a与孔眼部10的上表面10a的距离(柱状部32的自孔眼部10的上表面10a的突出量)为例如约2～3mm。在金属块30中可以使用导热率比孔眼部10高的材料。若孔眼部10的材料为铁，则例如金属块30的材料为铜。
图2是图1的(b)的B部的部分放大剖视图。如图2所示，优选元件搭载面30r的一部分位于贯通孔10x内。金属块30因制造上的理由，其元件搭载面30r的台座部31侧成为塌边区域。塌边区域成为R状，变得不平坦。通过元件搭载面30r的一部分位于贯通孔10x内，能够使元件搭载面30r的塌边区域进入贯通孔10x内。优选元件搭载面30r的塌边区域全部位于贯通孔10x内。由此，能够将自孔眼部10的上表面10a突出的部分的元件搭载面30r的平坦的区域的面积设定为较大。其结果，能够搭载更大的元件。
返回图1的说明，第一引线41以及第二引线42以其长度方向朝向厚度方向的方式插入在厚度方向贯通孔眼部10以及金属基底20的贯通孔。在孔眼部10的贯通孔内，第一引线41以及第二引线42的周围被密封部50密封。第一引线41以及第二引线42的一部分自孔眼部的上表面10a以及金属基底20的下表面20b突出。在第一引线41以及第二引线42中，自金属基底20的下表面20b的突出量为例如约6～7mm。
第一引线41以及第二引线42例如由50％铁-镍合金、可伐合金等的金属形成，密封部50例如由玻璃材等的绝缘材料形成。第一引线41以及第二引线42例如与搭载于半导体封装用管座1的半导体元件电连接。需要说明的是，可以根据搭载的半导体元件的规格，增加引线的数量。
图3以及图4是举例示出第一实施方式的半导体封装用管座的制造工序的主要部分的图。
首先，如图3所示，制作包括台座部31、以及自台座部31突出的柱状部32的金属块30。为了制作金属块30，例如，对棒状的材料进行拉拔加工而使其成形为规定形状，然后进行切断而使其单片化。单片化的各个材料是成为台座部31以及柱状部32的部分。之后，使用金属模对单片化的各个材料进行成形。具体而言，对于单片化的各个材料，用金属模对成为柱状部32的部分自周围进行按压，使成为元件搭载面30r的部分平坦化。由此，被按压的部分与未被按压的部分相比变小。也就是说，被按压的部分成为柱状部32，未被按压的部分成为台座部31，完成图3的形状。在俯视中，台座部31的外周部在柱状部32的周围露出。需要说明的是，这里所说的平坦是指，平面度为约0.005mmMAX的面。需要说明的是，在图3中，用梨皮花纹示出了元件搭载面30r的平坦的部分。
接下来，如图4的(a)所示，通过冲压加工等，制作形成有自上表面10a贯通至下表面10b的贯通孔10x、引线插入用的贯通孔的孔眼部10。并且，将第一引线41以及第二引线42插入引线插入用的贯通孔，在贯通孔内用密封部50对第一引线41以及第二引线42的周围进行密封。
接下来，如图4的(b)所示，将未图示的金属接合材料配置于金属基底20的上表面20a之上，进一步在金属接合材料之上配置图4的(a)所示的构造体。并且，将金属块30的台座部31插入孔眼部10的贯通孔10x，以柱状部32的至少一部分自孔眼部10的上表面10a突出的方式进行配置。金属块30的下表面30b与金属接合材料相接。
接下来，如图4的(c)所示，将金属接合材料加热至比熔点高的温度而使其熔融，之后使其凝固。此时，可以将孔眼部10以及金属块30向金属基底20侧按压。由于金属接合材料因熔融而大致均匀地变薄，因此金属块30的下表面30b变得与孔眼部10的下表面10b大致齐平。另外，熔融的金属接合材料的一部分因毛细管现象而进入台座部31的侧面(即，金属块30的侧面30c的一部分)与孔眼部10的贯通孔10x的内壁面10c之间的缝隙，并且在充填缝隙的状态下凝固。由此，孔眼部10、金属基底20以及金属块30被接合。
如此，金属块30的下表面30b通过金属接合材料而与金属基底20的上表面20a接合，金属块30的侧面30c通过金属接合材料而与孔眼部10的贯通孔10x的内壁面10c接合。另外，孔眼部10的下表面10b通过金属接合材料与金属基底20的上表面20a接合。如上所述，半导体封装用管座1完成。
需要说明的是，在半导体封装用管座1中搭载半导体元件的半导体封装的制造工序存在包括加热至约300℃的工序的情况。因此，作为将孔眼部10、金属基底20、以及金属块30接合的金属接合材料，优选选定熔点为350℃以上的材料。作为金属接合材料，例如，可以使用熔点为约800℃的银焊料。
但是，在以往的半导体封装用管座中，不进行在图3所示工序中说明的成形。与其相对，在图4的(c)的工序之后，进行用金属模隔着元件搭载面及其相反面自两侧进行按压的平推，通过平推使元件搭载面平坦化。但是，在该方法中，元件搭载面的与孔眼部的上表面连接的部分产生塌边而容易成为R状，难以充分确保元件搭载面的平坦的区域。另外，在该方法中，担心平推时的应力传递至对引线端子进行密封的密封部而在密封部中产生裂纹。
与此相对，在半导体封装用管座1中，由于在金属块单体的状态进行成形而使元件搭载面平坦化，因此不需要平推工序。即，事先制作包括台座部31以及自台座部31突出的柱状部32的金属块30，从而设定为台座部31被插入孔眼部10的贯通孔10x且柱状部32具有自孔眼部10的上表面10a突出的部分的构造。由此，能够实现能够充分确保元件搭载面30r的平坦的区域的半导体封装用管座1。另外，能够消除在密封部50中产生裂纹的问题。另外，如图2所示，在将元件搭载面30r形成为比孔眼部10的上表面10a靠下方的情况下，能够进一步将元件搭载面30r的平坦的区域确保为较大。
图5是对元件搭载面的平坦度进行测定的例子，图5的左半部分是成为比较例的以往的半导体封装用管座的未进行平推的元件搭载面的数据。另外，图5的右半部分是本实施方式的半导体封装用管座1的元件搭载面的数据。一个向上的箭头分别在图5的左上半部分和右上半部分表示平坦度被测定的位置。并且，在图5的左下半部分和右下半部分，横坐标表示对图5中的对应的上半部分的箭头的位置，其中横坐标上的“0”对应于箭头的根部，横坐标上的“2.0mm”大致对应于箭头的顶端。另外，在图5的左下半部分和右下半部分，纵坐标表示箭头根部的平坦部分的高度为“0”时的高度。在该例子中，在图5左下半部分的比较例的图表中，与图5右下半部分的本实施方式的图表中的箭头的顶端相比，箭头的顶端低约80μm。若将图5的左半部分和图5的右半部分进行比较则可知，在半导体封装用管座1中，与以往的半导体封装用管座相比较，能够使元件搭载面的塌边区域较少。即，在半导体封装用管座1中，即使不进行平推而能够在元件搭载面30r上将平坦的区域确保为较大。另外，在半导体封装用管座1中，由于能够将塌边区域配置为比孔眼部10的上表面10a靠下方，因此能够进一步在元件搭载面30r上将平坦的区域确保为较大。
另外，在半导体封装用管座1中，在孔眼部10的下表面10b以封闭贯通孔10x的一端侧的方式接合有导热率大于等于孔眼部10的导热率的金属基底20。并且，金属块30的一端侧(下表面30b侧)插入贯通孔10x而在贯通孔10x内与金属基底20接合，另一端侧(上表面30a侧)自孔眼部10的上表面10a突出。另外，金属块30的下表面30b与孔眼部10的下表面10b大致平齐。
通过这样的构造，能够使金属块30的下表面30b接近将半导体元件搭载于金属块30的元件搭载面30r时成为散热部的金属基底20。另外，通过将金属块30插入贯通孔10x内，能够增加金属块30的体积。其结果，能够提高半导体封装用管座1的散热性能。
<第二实施方式>
在第二实施方式中，示出了在第一实施方式的半导体封装用管座中搭载半导体元件的一个例子即发光元件的半导体封装的例子。需要说明的是，在第二实施方式中，有时省略对于与已经说明的实施方式相同的构成部的说明。
图6是举例示出第二实施方式的半导体封装的图，图6的(a)是俯视图，图6的(b)是沿图6的(a)的B-B线的剖视图。
参照图6，半导体封装2具有半导体封装用管座1(参照图1等)、发光元件110、盖部120、粘接剂130、以及透明部件140。
发光元件110例如是波长为405nm、650nm、或780nm的半导体激光器芯片。发光元件110以其一个端面朝向上侧(透明部件140侧)，另一端面朝向下侧(孔眼部10的上表面10a侧)的方式，固定于金属块30的元件搭载面30r。在半导体封装2中，例如，以在俯视中发光元件110的发光点位置与孔眼部10的上表面10a的中心大致一致的方式，搭载发光元件110。发光元件110的电极(未图示)例如通过接合线等与第一引线41以及第二引线42连接。
盖部120例如由铁、铜等的金属形成，并且在俯视中大致中央部设有开口部120x(窗)。透明部件140例如由玻璃等形成，其以封闭开口部120x的方式，通过由低熔点玻璃等构成的粘接剂130粘接于盖部120的孔眼部10侧的面(内侧的面)。通过粘接剂130粘接有透明部件140的盖部120例如通过焊接等接合于孔眼部10的上表面10a的外缘部附近，从而对发光元件110进行气密密封。
自发光元件110的一个端面侧射出的光(例如，激光)穿过开口部120x内的透明部件140而射出至半导体封装2的外部。需要说明的是，可以由光电二极管接收自发光元件110的另一端面侧射出的光，从而对发光元件110的出射光量进行观测。以由光电二极管接收的光量恒定的方式，通过配置于半导体封装2的外部的电路进行控制，从而不论环境温度等如何，能够使半导体封装2的出射光量恒定。
如此，能够将发光元件110搭载于半导体封装用管座1的元件搭载面30r而实现半导体封装2。与以往的半导体封装用管座相比，半导体封装用管座1的元件搭载面的平坦的区域较大，因此在半导体封装2中，发光元件110的搭载较为容易。另外，与以往的半导体封装用管座相比，半导体封装用管座1的散热性能优异，因此在半导体封装2中，能够将发光元件110发出的热量高效地向外部放出。
需要说明的是，在第二实施方式中，虽然示出了在半导体封装用管座1中搭载发光元件110的例子，但是不限于此，可以在半导体封装用管座1中搭载发光元件之外的发热性的半导体元件。另外，在半导体封装用管座1中搭载有半导体元件的半导体封装可以用于各种传感器、充气机等。
以上，虽然对优选实施方式进行了详细说明，但是不限于上述实施方式，在不超出权利要求书中记载的范围内，可以对上述实施方式施加各种变形以及置换。

Claims (10)

1.一种半导体封装用管座，具有：
孔眼部，其形成有自第一面贯通至第二面的贯通孔；以及
金属块，其包括台座部以及自上述台座部突出的柱状部，
上述台座部插入上述贯通孔，上述柱状部具有自上述第一面突出的部分，
上述柱状部包括用于搭载半导体元件的元件搭载面，
在俯视中，上述台座部的外周部在上述柱状部的周围露出。
2.根据权利要求1所述的半导体封装用管座，其中，
上述元件搭载面的一部分位于上述贯通孔内。
3.根据权利要求2所述的半导体封装用管座，其中，
上述元件搭载面的上述台座部侧为塌边区域，
上述塌边区域全部位于上述贯通孔内。
4.根据权利要求1至3中任一项所述的半导体封装用管座，其中，
在上述柱状部的周围露出的上述台座部的外周部中，上述元件搭载面侧的宽度比上述柱状部的其他的面侧的宽度窄。
5.根据权利要求1至4中任一项所述的半导体封装用管座，其中，
在俯视中，上述台座部为大致矩形，上述台座部的上述元件搭载面侧的第一边的两端的角部带有圆角，其与上述第一边相对的第二边的两端的角部带有半径比上述第一边的两端的角部大的圆角。
6.根据权利要求1至5中任一项所述的半导体封装用管座，其中，
还具有金属基底，其以封闭上述贯通孔的一端侧的方式，与上述第二面接合，
上述台座部插入上述贯通孔且在上述贯通孔内与上述金属基底接合。
7.根据权利要求6所述的半导体封装用管座，其中，
上述金属基底的导热率大于等于上述孔眼部的导热率。
8.根据权利要求1所述的半导体封装用管座，其中，
上述孔眼部包括贯通孔，该贯通孔贯通该孔眼部，在该贯通孔中插入有与上述半导体元件电连接的引线。
9.一种半导体封装，具有：
权利要求1至8中任一项所述的半导体封装用管座；以及
搭载于上述元件搭载面的半导体元件。
10.一种半导体封装用管座的制造方法，具有：
孔眼部制作工序，其制作形成有自第一面贯通至第二面的贯通孔的孔眼部；
金属块制作工序，其制作具有台座部以及自上述台座部突出的柱状部的金属块；以及
接合工序，其将上述台座部插入上述贯通孔，并且以上述柱状部的至少一部分自上述第一面突出的方式，将上述金属块与上述孔眼部接合，
上述金属块制作工序包括：
单片化工序，其在对棒状的材料进行拉拔加工而使其成形为规定形状后，进行切断而使其单片化；以及
平坦化工序，其对于单片化的各个上述材料，通过金属模对成为上述柱状部的部分自周围进行按压，从而使成为用于搭载半导体元件的元件搭载面的部分平坦化，
在上述平坦化工序中，在俯视中，上述台座部的外周部在上述柱状部的周围露出。
CN202111451592.5A 2020-12-09 2021-12-01 半导体封装用管座及其制造方法、以及半导体封装 Pending CN114628988A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020204085A JP7481245B2 (ja) 2020-12-09 2020-12-09 半導体パッケージ用ステム及びその製造方法、半導体パッケージ
JP2020-204085 2020-12-09

Publications (1)

Publication Number Publication Date
CN114628988A true CN114628988A (zh) 2022-06-14

Family

ID=78806274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111451592.5A Pending CN114628988A (zh) 2020-12-09 2021-12-01 半导体封装用管座及其制造方法、以及半导体封装

Country Status (4)

Country Link
US (1) US20220181525A1 (zh)
EP (1) EP4012754A1 (zh)
JP (1) JP7481245B2 (zh)
CN (1) CN114628988A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3798483B2 (ja) * 1996-10-22 2006-07-19 株式会社東芝 半導体レーザ装置
JP2004235212A (ja) * 2003-01-28 2004-08-19 Matsushita Electric Ind Co Ltd 気密端子とそれを用いた半導体装置
JP2006310548A (ja) * 2005-04-28 2006-11-09 I-Pulse Co Ltd 電子部品吸着ノズル、部品移載装置、ｉｃハンドラーおよび表面実装機
JP5017066B2 (ja) 2007-11-26 2012-09-05 新光電気工業株式会社 光半導体素子用ステムの製造方法
KR101383882B1 (ko) * 2008-10-23 2014-04-11 삼성테크윈 주식회사 헤드 어셈블리 및 이를 갖는 칩 마운터
JP6163199B2 (ja) * 2013-03-26 2017-07-12 富士機械製造株式会社 電子回路部品実装システム
JP6935251B2 (ja) 2017-07-10 2021-09-15 日本特殊陶業株式会社 発光素子搭載用パッケージ

Also Published As

Publication number Publication date
JP2022091315A (ja) 2022-06-21
JP7481245B2 (ja) 2024-05-10
US20220181525A1 (en) 2022-06-09
EP4012754A1 (en) 2022-06-15

Similar Documents

Publication Publication Date Title
JP4857791B2 (ja) 半導体装置の製造方法
JP4113442B2 (ja) 半導体レーザ、その製法および光ピックアップ装置
US6815808B2 (en) Hollow airtight semiconductor device package
JP7306831B2 (ja) 半導体パッケージ用ステム、半導体パッケージ
JP3869575B2 (ja) 半導体レーザ
CN114628988A (zh) 半导体封装用管座及其制造方法、以及半导体封装
JP4739975B2 (ja) 光半導体素子用パッケージ
JP2008042512A (ja) 電子部品用パッケージ
JP4458260B2 (ja) 中空パッケージの製造方法及び半導体パッケージの製造方法
US6838765B2 (en) Semiconductor device and manufacturing method thereof
JP2008035383A (ja) 圧電デバイスおよび圧電デバイスの製造方法
JP4920214B2 (ja) 電子部品用パッケージとその製造方法
CN114696209A (zh) 半导体封装用管座
JP2001077262A (ja) 半導体装置
JP4367009B2 (ja) ヒートシンク付き気密端子およびその製造方法
CN116137253A (zh) 半导体封装用管座
JP4475788B2 (ja) 半導体装置の製造方法
JP6239970B2 (ja) Ｔｏ−ｃａｎ型パッケージ用ヘッダーおよび半導体装置
JP3513295B2 (ja) 気密端子用ステム
JP2004266188A (ja) 半導体装置用パッケージとその製造方法およびそれを用いた半導体装置
JP2002228891A (ja) 光通信用パッケージ及びその製造方法
JP4780700B2 (ja) 素子保護用電子部品およびその製造方法
JP6408661B2 (ja) Ｔｏ−ｃａｎ型パッケージ用ヘッダーおよび半導体装置
TW202316759A (zh) 鐳射半導體器件及其製備方法
JP4572383B2 (ja) 圧電デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination