JP2004266188A - 半導体装置用パッケージとその製造方法およびそれを用いた半導体装置 - Google Patents
半導体装置用パッケージとその製造方法およびそれを用いた半導体装置 Download PDFInfo
- Publication number
- JP2004266188A JP2004266188A JP2003056861A JP2003056861A JP2004266188A JP 2004266188 A JP2004266188 A JP 2004266188A JP 2003056861 A JP2003056861 A JP 2003056861A JP 2003056861 A JP2003056861 A JP 2003056861A JP 2004266188 A JP2004266188 A JP 2004266188A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- metal frame
- semiconductor device
- frame
- molded body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】金属枠体が対称形状である複数の金属成型体を接合することにより形成され、金属基体と金属枠体とが金属ろう材により接合され、金属枠体に貫通孔が形成され、リード端子が前記貫通孔で絶縁物により接着することにより形成する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は半導体素子を収納するための半導体装置用パッケージとその製造方法の改良とそれを用いた半導体装置に関するものである。
【0002】
【従来の技術】
従来の半導体装置用パッケージとしては、半導体素子の高周波の領域で電気特性を悪化させないために、略長方形状をした高放熱材料の金属平板上に載置されている。そして半導体素子の周囲を囲むために金属平板に金属枠体、又はセラミック枠体をロウ付けして製造されているものがあった(例えば、特許文献1参照)。
【0003】
図6(a)は、前記特許文献1に記載された従来の半導体装置用パッケージの構造を示した斜視図であり、図6(b)は、図6(a)のA−A’線に沿った断面図である。
【0004】
図6(a)、(b)に示すように、従来の半導体装置用パッケージは、全体が一枚の板材となって、熱伝導率が高く高放熱材料であるCu−W(銅タングステン)、CMC(Cu−Mo−Cuの3層構造の接合板)等からなる金属平板111と、鉄−ニッケル−コバルト合金(以下、コバールと称す)からなる金属枠体112とがロウ付け、例えば、銀銅ロウ付けによって連接部分113で接合されている。因みに、Cu−Wの熱伝導率は230W/m・k程度であり、CMCの熱伝導率は260W/m・k程度である。更に、金属枠体112には、その壁面の一部をくり抜いて形成された窓にセラミック(図示せず)が嵌め込まれ、セラミックに形成されている導体配線を使って、金属枠体112の内部と外部の導通を形成している。ロウ付けされている金属平板111及び金属枠体112の金属表面にはNiめっき、Auめっきが施されている。この半導体装置用パッケージ110には、半導体電子部品が金属平板111と金属枠体112とで形成された凹部からなるキャビティ部114の底部115に実装された後、金属、例えば、コバール等からなる蓋(図示せず)で気密封止されている。
【0005】
次に、図6(a)、(b)を用いて従来の半導体装置用パッケージの製造方法を説明する。熱伝導率が高く高放熱材料であるCu−W(ポーラス状のタングステンに銅を含浸させたもの)、CMC(Cu−Mo−Cuの厚み比率が1:1:1の3層構造の接合板)等の金属から所定の大きさに切り出し、打ち抜き等の加工により全体が一枚の板材からなる金属平板111を形成する。一方、コバール等の金属を金属のブロック体から所定の大きさに切削したり、中空の角パイプから輪切りに切り出し等の加工により金属枠体112を形成する。更に、金属枠体112には、その壁面の一部をくり抜いて形成された窓にセラミック(図示せず)が嵌め込まれ、セラミックに形成されている導体配線を使って、金属枠体112の内部と外部の導通を形成している。金属枠体112及び金属平板111の連接部分113を構成する金属枠体112の第1の接合部が凸部となり、金属平板111の第2の接合部が段差又は凹部となるように加工する。通常、この加工方法は、切削、エッチング等によって行われる。第1、第2の接合部の間に銀銅ロウ材(図示せず)を配置して、第1、第2の接合部を嵌合して、ロウ付け炉で加熱して接合する。これによりロウ付け治具を必要とせず、第1の接合部と第2の接合部が嵌合状態になり、連接部分113でロウ付け接合するものである。
【0006】
【特許文献1】
特開2002−151612号公報
【0007】
【発明が解決しようとする課題】
しかしながら、前記従来の構成では、コバール等の金属のブロック体から所定の形状に切削加工したり、中空の角パイプを所定の形状に切り出し加工することで金属枠体112を形成している。そのため、切削加工によれば加工寸法精度には優れるが加工量産性が劣る。また、切り出し加工によれば加工量産性と加工寸法精度が劣ることが懸念される。さらに、金属枠体112には、その壁面の一部を切削加工によりくり抜いて形成された窓を作成するため、大変手間とコストが掛かっていた。またその窓にセラミック(図示せず)が嵌め込まれ、セラミックに形成されている導体配線を使って、金属枠体112の内部と外部の導通する際、セラミック(図示せず)を金属枠体112の側面の両側より挿入する必要が有り金属枠体112の組立効率が悪くなるという課題を有していた。
【0008】
本発明は、前記従来の課題を解決するもので、金属枠体112を対称形状に分割形成することで、組立効率に優れ、コスト上昇を抑えた半導体装置用パッケージとその製造方法およびそれを用いた半導体装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の半導体装置用パッケージは、金属基体と金属枠体とが接合され、金属枠体に絶縁状態で接着されたリード端子とからなる半導体装置用パッケージであって、金属枠体が順送り金型加工により貫通孔または接合時に貫通孔をなすように形成された切り欠き部を有する対称形状に分割した複数の金属成型体を金属ろう材により接合することにより形成され、金属基体と金属枠体とが金属ろう材により接合され、金属枠体の貫通孔にリード端子が絶縁物により接着されたものである。
【0010】
本構成によって、金属枠体の加工精度と加工量産性に優れる、安価な半導体装置用パッケージを提供することができる。
【0011】
【発明の実施の形態】
以下本発明の実施の形態について、図面を参照しながら説明する。
【0012】
(実施の形態1)
図1は、本発明の実施の形態1の半導体装置用パッケージである。図1(a)は斜視図であり、図1(b)は図1(a)のX−X’線に沿った断面図である。図1(a)、(b)において、1は金属基体、2は対称形状に分割された複数の金属成型体20よりなる金属枠体、3はろう材、4は銀ろう、5は貫通孔、6は蓋体である。詳細を下記に説明する。1は放熱性に優れた金属として例えば、銅−タングステン合金を成形加工した金属基体である。金属枠体2は対称形状に少なくとも2個以上に分割されたコバールからなる金属成型体20より構成され、銀および銅を主成分とした銀ろう4により接着されている。金属基体1と金属枠体2とは銀および銅を主成分とした銀ろう4を介して接着されている。金属枠体2に形成された貫通孔5はコバールからなるリード7が挿通され、ガラス8により封着されている。金属枠体2の金属基体1が接着された反対側すなわち上側にコバールからなる蓋体6が接着される、このとき、金属枠体2は対称形状に少なくとも2個以上に分割された金属成型体20を用いている。
【0013】
これによれば、金属枠体2を対称形状である例えばコ型形状に少なくとも2個以上に分割した構成とすることにより、貫通孔5や切り欠き部を順送りによる金型成型により加工することができ、金属枠体2を加工精度と加工量産性に優れる、安価な半導体装置用パッケージである。
【0014】
さらに金属成型体20の接合部21を金型成型により段付形状や斜め形状とし、接合部の面積が金属枠体の断面積以上であるように形成されていることにより位置規制でき強固に接合する事が出来る。
【0015】
(実施の形態2)
図2は、本発明の実施の形態2の半導体装置用パッケージの製造方法を示した工程フロー図であり、図3は図2の工程フローに沿った斜視図である。図1と同じ構成要素については同じ符号を用い、説明を省略する。詳細を下記に説明する。金属圧延材(図示せず)を成形加工として例えば、金型(図示せず)によるプレス加工により貫通孔5または接合時に貫通孔をなすように形成された切り欠き部を有した対称形状である例えばコ型形状の金属成型体20を形成する(図3a)。金属成型体20に形成された貫通孔5にリード7を挿通し、ガラス8によりN2雰囲気で950℃から1000℃で同時焼成することで金属成型体20とリード7とをガラス封着する。ガラス封着前に予め金属成型体20とリード7にはN2雰囲気中にて900℃から950℃で加熱することで、酸化膜が形成されており、ガラス封着を強固にするものである(図3b)。リード7とガラス8とを封着した対称形状の複数の金属成型体20を組み合わせた金属枠体2および金属基体1とを銀ろう4を介して800℃から830℃で接着する(図3c)。金属枠体2の金属基体1が接着された反対側すなわち上側にコバールからなる蓋体6が接着され、半導体装置用パッケージを構成する(図3d)。
【0016】
かかる構成によれば、金属枠体2を対称形状に少なくとも2個以上に分割した構成とすることにより、貫通孔5または接合時に貫通孔をなすように形成された切り欠き部を有した金属成型体20を順送りによる金型成型により加工することができ、リード7およびガラス8を金属成型体20の上部より貫通孔5に挿入する事が出来るため、金属枠体2を加工精度と加工量産性に優れる、安価な半導体装置用パッケージを生産することができる。
【0017】
さらに金属成型体20の接合部21を金型成型により段付形状や斜め形状とし、接合部の面積が金属枠体の断面積以上であるように形成されていることにより位置規制でき強固に接合する事が出来る。
【0018】
(実施の形態3)
図4は、本発明の実施の形態3の半導体装置である。図4(a)は斜視図であり、図4(b)は図4(a)のZ−Z’線に沿った断面図である。図1と同じ構成要素については同じ符号を用い、説明を省略する。図4(a)、(b)において、9は半導体素子、10はワイヤー、11は金属ねじ、12は放熱板である。詳細を下記に説明する。1は放熱性に優れた金属として例えば、銅−タングステン合金を成形加工した金属基体である。2は対称形状に少なくとも2個以上に分割された鉄−ニッケル−コバルト合金(以下、コバールと称す)からなる金属成型体20を組み合わせた構成からなる金属枠体で、銀および銅を主成分とした銀ろう4により接着されている。金属基体1と金属枠体2とは銀および銅を主成分とした銀ろう4を介して接着されている。金属枠体2に形成された貫通孔5はコバールからなるリード7が挿通され、ガラス8により封着されている。金属基体1の上面にガリウム−ヒ素からなる半導体素子9が搭載されている。半導体素子9とリード7とは金からなるワイヤー10により導通接続されている。金属枠体2の金属基体1が接着された反対側すなわち上側にコバールからなる蓋体6がAuSn等のろう材3により接着され半導体素子9搭載部が中空状態になる様に半導体装置を構成している。また、金属基体1は金属ねじ11により、放熱板12に固定されている。
【0019】
かかる構成によれば金属枠体2を対称形状である例えばコ型形状に少なくとも2個以上に分割した金属成型体20にて構成することにより、貫通孔5や切り欠き部を順送りによる金型成型により加工することができ、金属成型体20を金型成型により連続加工することができ、金属枠体2を精度よく安価に生産することができ、半導体装置の組立精度が向上するものである。さらに金属成型体20の接合部21を金型成型により段付形状や斜め形状とし、接合部の面積が金属枠体の断面積以上であるように形成されていることにより位置規制でき強固に接合する事が出来る。
【0020】
(実施の形態4)
図5の(a)〜(g)は本発明の金属成型体20の実施の形態4である。金属枠体2を構成する少なくても2個以上に分割された形状とすることで貫通孔5や切り欠き部30を有する金属成型体を順送りによる金型成型により連続加工できるため金属枠体2を精度よく安価に生産することができる。さらに金属成型体20の接合部を金型成型により段付形状や斜め形状とし、接合部の面積が金属枠体の断面積以上であるように形成すれば位置規制でき強固に接合する事が出来ることは明らかである。
【0021】
【発明の効果】
以上のように、本発明の半導体装置用パッケージによれば、金属枠体2の部品単体コストを低減することが出来るとともに、金属枠体2の加工精度および組立効率が向上し、ろう付け強度が増し信頼性が向上した半導体パッケージおよび半導体装置を安価に提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1による
(a)は半導体装置用パッケージの斜視図
(b)は図1(a)のX−X’線に沿った断面図
【図2】本発明の実施の形態2による半導体装置用パッケージの製造方法の工程フロー図
【図3】本発明の実施の形態2による半導体装置用パッケージの製造方法の工程フローに沿った斜視図
【図4】本発明の実施の形態3による
(a)は半導体装置の斜視図
(b)は図4(a)のZ−Z’線に沿った断面図
【図5】(a)〜(g)は本発明の金属枠体を構成する金属成型体の実施の形態4を示す図
【図6】従来の半導体装置用パッケージの
(a)は斜視図
(b)は図6(a)のA−A’線に沿った断面図
【符号の説明】
1 金属基体
2 金属枠体
3 ろう材
4 銀ろう
5 貫通孔
6 蓋体
7 リード
8 ガラス
9 半導体素子
10 ワイヤー
11 金属ねじ
12 放熱板
20 金属成型体
21 接合部
30 切り欠き部
110 半導体装置用パッケージ
111 金属平板
112 金属枠体
113 連接部分
114 キャビティ部
115 底部
Claims (7)
- 金属基体と金属枠体とが接合され、前記金属枠体に絶縁状態で接着されたリード端子とからなる半導体装置用パッケージであって、前記金属枠体が対称形状である複数の金属成型体を接合することにより形成されたことを特徴とする半導体装置用パッケージ。
- 前記金属基体と前記金属枠体とが金属ろう材により接合され、前記金属枠体に貫通孔が形成され、リード端子が前記貫通孔で絶縁物により接着されたことを特徴とする請求項1記載の半導体装置用パッケージ。
- 前記金属成型体が金属ろう材により接合され金属枠体を形成し、前記リード端子を接着する絶縁物がガラスであることを特徴とする請求項2記載の半導体装置用パッケージ。
- 金型成型により対称形状に金属成型体を形成する工程と、前記金属成型体に絶縁状態のリード端子を形成する工程と、前記金属成型体を接合し金属枠体に形成する工程と、金属基体に前記金属枠体を接合する工程とを有することを特徴とした半導体装置用パッケージの製造方法。
- 前記金属成型体が順送プレス金型により貫通孔または切り欠き部を有する対称形状に形成され、前記リード端子をガラスにより接着することを特徴とする請求項4記載の半導体装置用パッケージの製造方法。
- 金属基体と対称形状である複数の金属成型体により形成された金属枠体とが金属ろう材により接合され、前記金属枠体に貫通孔が形成され、リード端子が前記貫通孔で絶縁物により接着され、前記金属基体の底部に半導体素子が載置され、前記半導体素子とリード端子とが導通接続されたことを特徴とする半導体装置。
- 前記金属成型体が金属ろう材により接合され金属枠体を形成し、前記リード端子を接着する絶縁物がガラスであることを特徴とする請求項6記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003056861A JP2004266188A (ja) | 2003-03-04 | 2003-03-04 | 半導体装置用パッケージとその製造方法およびそれを用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003056861A JP2004266188A (ja) | 2003-03-04 | 2003-03-04 | 半導体装置用パッケージとその製造方法およびそれを用いた半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004266188A true JP2004266188A (ja) | 2004-09-24 |
Family
ID=33120428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003056861A Pending JP2004266188A (ja) | 2003-03-04 | 2003-03-04 | 半導体装置用パッケージとその製造方法およびそれを用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004266188A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011044695A (ja) * | 2009-07-22 | 2011-03-03 | Kyocera Corp | 電子部品収納用パッケージ、および電子装置 |
JP2012094627A (ja) * | 2010-10-26 | 2012-05-17 | Kyocera Corp | 素子収納用パッケージ、およびこれを備えた電子装置 |
JPWO2014069432A1 (ja) * | 2012-10-30 | 2016-09-08 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
EP2952944A4 (en) * | 2013-01-29 | 2016-09-28 | Kyocera Corp | PACKAGING FOR RECEIVING AN OPTICAL SEMICONDUCTOR COMPONENT AND OPTICAL SEMICONDUCTOR COMPONENT |
WO2020090882A1 (ja) * | 2018-10-30 | 2020-05-07 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
-
2003
- 2003-03-04 JP JP2003056861A patent/JP2004266188A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011044695A (ja) * | 2009-07-22 | 2011-03-03 | Kyocera Corp | 電子部品収納用パッケージ、および電子装置 |
JP2012094627A (ja) * | 2010-10-26 | 2012-05-17 | Kyocera Corp | 素子収納用パッケージ、およびこれを備えた電子装置 |
JPWO2014069432A1 (ja) * | 2012-10-30 | 2016-09-08 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
JP2017085142A (ja) * | 2012-10-30 | 2017-05-18 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
EP2952944A4 (en) * | 2013-01-29 | 2016-09-28 | Kyocera Corp | PACKAGING FOR RECEIVING AN OPTICAL SEMICONDUCTOR COMPONENT AND OPTICAL SEMICONDUCTOR COMPONENT |
WO2020090882A1 (ja) * | 2018-10-30 | 2020-05-07 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
JPWO2020090882A1 (ja) * | 2018-10-30 | 2021-09-02 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
JP7160940B2 (ja) | 2018-10-30 | 2022-10-25 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200273814A1 (en) | Semiconductor package | |
JP3336982B2 (ja) | 半導体装置およびその製造方法 | |
JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
JP2009158611A (ja) | 回路基板及びこれを用いたパッケージ並びに電子装置 | |
JP7427927B2 (ja) | 半導体装置 | |
JP2004266188A (ja) | 半導体装置用パッケージとその製造方法およびそれを用いた半導体装置 | |
JP2010080562A (ja) | 電子部品収納用パッケージ | |
JP3724028B2 (ja) | 金属製の容器体およびパッケージ | |
JP4608409B2 (ja) | 高放熱型電子部品収納用パッケージ | |
JP2005150133A (ja) | 半導体素子収納用容器 | |
JP4920214B2 (ja) | 電子部品用パッケージとその製造方法 | |
JPH05166979A (ja) | 半導体装置及びその製造方法 | |
JP2002093931A (ja) | 高周波用セラミックパッケージ | |
JPH08242041A (ja) | ヒートシンク | |
JP4367009B2 (ja) | ヒートシンク付き気密端子およびその製造方法 | |
JP2002228891A (ja) | 光通信用パッケージ及びその製造方法 | |
JP2003197803A (ja) | 半導体パッケージ | |
WO2022195865A1 (ja) | 四面冷却パワーモジュール | |
JPH07211822A (ja) | 半導体素子収納用パッケージ | |
JP2008263184A (ja) | 構造体及び電子装置 | |
JP6525855B2 (ja) | 半導体素子パッケージおよび半導体装置 | |
JP2002151612A (ja) | 光通信用パッケージ及びその製造方法 | |
JP2665203B2 (ja) | 半導体装置及びその製造方法 | |
JP2796178B2 (ja) | 電子部品用ガラス端子 | |
JP2004235264A (ja) | 半導体素子収納用パッケージおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041201 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
A02 | Decision of refusal |
Effective date: 20060926 Free format text: JAPANESE INTERMEDIATE CODE: A02 |