JP2009158611A - 回路基板及びこれを用いたパッケージ並びに電子装置 - Google Patents
回路基板及びこれを用いたパッケージ並びに電子装置 Download PDFInfo
- Publication number
- JP2009158611A JP2009158611A JP2007333136A JP2007333136A JP2009158611A JP 2009158611 A JP2009158611 A JP 2009158611A JP 2007333136 A JP2007333136 A JP 2007333136A JP 2007333136 A JP2007333136 A JP 2007333136A JP 2009158611 A JP2009158611 A JP 2009158611A
- Authority
- JP
- Japan
- Prior art keywords
- wiring conductor
- circuit board
- package
- wiring
- center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】
誘電体からなる基体1と、前記基体1の一主面に下面が接合された配線導体2と、を具備し、前記配線導体2の重心は、該配線導体2の厚み方向の中央よりも上面側に位置していることを特徴とする回路基板。
【選択図】 図1
Description
本発明に係る回路基板50は、基体1と配線導体2とを備えてなるものである。
基体1は、Al2O3(酸化アルミニウム),AlN(窒化アルミニウム),SiC(窒化ケイ素)等のセラミックスやガラス,樹脂等の誘電体から成る基板状のものである。基体1がセラミックスからなる場合は、従来周知のセラミックス製造方法を用いることができる。また、基体1が樹脂からなる場合は、トランスファモールド法やインジェクションモールド法を用いることができる。
配線導体2は、例えばAl(アルミニウム)板,Cu(銅)板,Fe(鉄)−ニッケル(Ni)−コバルト(Co)板等の導電性材料からなる。配線導体2は、所定の形状にパターニング等で形成することができる。また、配線導体2は、伝送する電気信号が抵抗によって損失するのを防止する観点から低い抵抗値を有するCu(銅)を主成分とすることが好ましい。従って、配線導体2をCu(銅)を主成分として形成することにより、低インダクタンス化が可能となる。また、Cu(銅)は比較的高い熱伝導率を有しており放熱性の観点からも好ましい。
次に、上述した回路基板50を用いたパッケージについて説明する。
2:配線導体
3:枠体
4:放熱部材
5:電子素子
10:蓋部材
50:回路基板
90:電子装置
Claims (10)
- 誘電体からなる基体と、
前記基体の一主面に下面が接合された配線導体と、
を具備した回路基板であって、
前記配線導体の重心は、該配線導体の厚み方向の中央よりも上面側に位置していることを特徴とする回路基板。 - 前記配線導体は、上面と下面とを有する平板形状であるとともに、該配線導体の下面の方が上面よりも小さく形成されたものであることを特徴とする請求項1に記載の回路基板。
- 前記配線導体は、該配線導体の上面から下面にかけて段階的に小さく形成されたものであることを特徴とする請求項2に記載の回路基板。
- 前記基体の一主面に金属層が形成されるとともに、該金属層と前記配線導体とは、ロウ材を介して接合してなることを特徴とする請求項1乃至請求項3のいずれかに記載の回路基板。
- 前記基体の他主面に接合された放熱部材を有することを特徴とする請求項1乃至請求項4のいずれかに記載の回路基板。
- 前記基体は、窒化アルミニウム焼結体又は窒化ケイ素焼結体からなることを特徴とする請求項1乃至請求項5のいずれかに記載の回路基板。
- 前記放熱部材は、銅からなることを特徴とする請求項5に記載の回路基板。
- 前記配線導体は、銅を主成分とすることを特徴とする請求項1乃至請求項7のいずれかに記載の回路基板。
- 請求項1乃至請求項8のいずれかに記載の回路基板と、前記基体の一主面に設けられた枠体と、前記枠体上に蓋部材とを備えたパッケージ。
- 請求項9に記載のパッケージと、前記パッケージ内部に前記配線導体と電気的に接続された電子素子とを備えた電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007333136A JP4926033B2 (ja) | 2007-12-25 | 2007-12-25 | 回路基板及びこれを用いたパッケージ並びに電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007333136A JP4926033B2 (ja) | 2007-12-25 | 2007-12-25 | 回路基板及びこれを用いたパッケージ並びに電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009158611A true JP2009158611A (ja) | 2009-07-16 |
JP4926033B2 JP4926033B2 (ja) | 2012-05-09 |
Family
ID=40962333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007333136A Expired - Fee Related JP4926033B2 (ja) | 2007-12-25 | 2007-12-25 | 回路基板及びこれを用いたパッケージ並びに電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4926033B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013046966A1 (ja) | 2011-09-30 | 2013-04-04 | 株式会社日立製作所 | 配線材料および、それを用いた半導体モジュール |
JP2015046414A (ja) * | 2013-07-31 | 2015-03-12 | 京セラ株式会社 | 回路基板および電子装置 |
JP2016092049A (ja) * | 2014-10-30 | 2016-05-23 | 京セラ株式会社 | セラミックス金属接合体およびこれを用いた回路基板 |
JP2017011216A (ja) * | 2015-06-25 | 2017-01-12 | 京セラ株式会社 | 回路基板および電子装置 |
JP6295382B1 (ja) * | 2017-02-23 | 2018-03-14 | 日本碍子株式会社 | 絶縁放熱基板 |
WO2023095507A1 (ja) * | 2021-11-25 | 2023-06-01 | 株式会社プロテリアル | 回路基板および該回路基板を用いた半導体パワーモジュール |
WO2023190244A1 (ja) * | 2022-03-31 | 2023-10-05 | デンカ株式会社 | 回路基板及びその製造方法、並びにパワーモジュール |
WO2024150370A1 (ja) * | 2023-01-12 | 2024-07-18 | 三菱電機株式会社 | 絶縁基板および半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003023239A (ja) * | 2001-07-05 | 2003-01-24 | Sumitomo Electric Ind Ltd | 回路基板とその製造方法及び高出力モジュール |
-
2007
- 2007-12-25 JP JP2007333136A patent/JP4926033B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003023239A (ja) * | 2001-07-05 | 2003-01-24 | Sumitomo Electric Ind Ltd | 回路基板とその製造方法及び高出力モジュール |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013046966A1 (ja) | 2011-09-30 | 2013-04-04 | 株式会社日立製作所 | 配線材料および、それを用いた半導体モジュール |
JP2013077666A (ja) * | 2011-09-30 | 2013-04-25 | Hitachi Ltd | 配線材料および、それを用いた半導体モジュール |
US8975747B2 (en) | 2011-09-30 | 2015-03-10 | Hitachi, Ltd. | Wiring material and semiconductor module using the same |
JP2015046414A (ja) * | 2013-07-31 | 2015-03-12 | 京セラ株式会社 | 回路基板および電子装置 |
JP2016092049A (ja) * | 2014-10-30 | 2016-05-23 | 京セラ株式会社 | セラミックス金属接合体およびこれを用いた回路基板 |
JP2017011216A (ja) * | 2015-06-25 | 2017-01-12 | 京セラ株式会社 | 回路基板および電子装置 |
JP6295382B1 (ja) * | 2017-02-23 | 2018-03-14 | 日本碍子株式会社 | 絶縁放熱基板 |
WO2018154692A1 (ja) * | 2017-02-23 | 2018-08-30 | 日本碍子株式会社 | 絶縁放熱基板 |
CN110313062A (zh) * | 2017-02-23 | 2019-10-08 | 日本碍子株式会社 | 绝缘散热基板 |
US10861769B2 (en) | 2017-02-23 | 2020-12-08 | Ngk Insulators, Ltd. | Insulated heat dissipation substrate |
CN110313062B (zh) * | 2017-02-23 | 2022-12-02 | 日本碍子株式会社 | 绝缘散热基板 |
WO2023095507A1 (ja) * | 2021-11-25 | 2023-06-01 | 株式会社プロテリアル | 回路基板および該回路基板を用いた半導体パワーモジュール |
WO2023190244A1 (ja) * | 2022-03-31 | 2023-10-05 | デンカ株式会社 | 回路基板及びその製造方法、並びにパワーモジュール |
JP7535198B2 (ja) | 2022-03-31 | 2024-08-15 | デンカ株式会社 | 回路基板及びその製造方法、並びにパワーモジュール |
WO2024150370A1 (ja) * | 2023-01-12 | 2024-07-18 | 三菱電機株式会社 | 絶縁基板および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4926033B2 (ja) | 2012-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4926033B2 (ja) | 回路基板及びこれを用いたパッケージ並びに電子装置 | |
JP4438489B2 (ja) | 半導体装置 | |
US20120244697A1 (en) | Method for fabricating a semiconductor device | |
JP5091459B2 (ja) | 高放熱型電子部品収納用パッケージの製造方法 | |
JP5106528B2 (ja) | 電子部品収納用パッケージ、及び電子装置 | |
JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
JP5960522B2 (ja) | セラミック回路基板およびそれを用いた電子装置 | |
JP3850335B2 (ja) | セラミック回路基板 | |
JP4949159B2 (ja) | 回路基板及びこれを用いたパッケージ並びに電子装置 | |
JP2007115793A (ja) | 高放熱型電子部品収納用パッケージ | |
WO2019208577A1 (ja) | 放熱基板および電子装置 | |
JP4377769B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2009158673A (ja) | パッケージ及び電子装置 | |
JP2009277794A (ja) | 半導体素子収納用パッケージ | |
JP2005252121A (ja) | 半導体素子収納用パッケージ及びその製造方法 | |
WO2022195865A1 (ja) | 四面冷却パワーモジュール | |
JP4377748B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP4295641B2 (ja) | 電子部品収納用パッケージの製造方法 | |
JP6698492B2 (ja) | 半導体パッケージおよび半導体装置 | |
JP2006114601A (ja) | 蓋体と電子部品用パッケージ | |
JP2011151338A (ja) | 回路基板およびそれを用いた電子装置 | |
JP5777456B2 (ja) | セラミック回路基板および電子装置 | |
JP2004119655A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2000277872A (ja) | 配線基板 | |
JP2006013356A (ja) | 電子部品収納用パッケージおよび電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120207 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |