WO2023095507A1 - 回路基板および該回路基板を用いた半導体パワーモジュール - Google Patents

回路基板および該回路基板を用いた半導体パワーモジュール Download PDF

Info

Publication number
WO2023095507A1
WO2023095507A1 PCT/JP2022/039525 JP2022039525W WO2023095507A1 WO 2023095507 A1 WO2023095507 A1 WO 2023095507A1 JP 2022039525 W JP2022039525 W JP 2022039525W WO 2023095507 A1 WO2023095507 A1 WO 2023095507A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
mass
substrate
circuit
material containing
Prior art date
Application number
PCT/JP2022/039525
Other languages
English (en)
French (fr)
Inventor
拓也 青柳
雄亮 保田
賢次 沖代
玄也 能川
俊 高野
真 緒方
健 尾花
Original Assignee
株式会社プロテリアル
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社プロテリアル filed Critical 株式会社プロテリアル
Publication of WO2023095507A1 publication Critical patent/WO2023095507A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate

Definitions

  • the present invention relates to a circuit board suitable for a semiconductor power module, and more particularly to a circuit board in which circuit wiring is brazed to one main surface of an electrically insulating board, and a semiconductor power module using the circuit board. is.
  • a semiconductor power module In a semiconductor power module, a plurality of power semiconductor elements for controlling high power are normally mounted on a circuit board, and each power semiconductor element is controlled simultaneously/in synchronism.
  • Typical power semiconductor devices include IGBTs (Insulated Gate Bipolar Transistors) and power MOSFETs (Power Metal Oxide Semiconductor Field Effect Transistors).
  • the circuit board is a ceramic substrate having excellent electrical insulation, heat resistance, and thermal conductivity, and circuit wiring is provided on one main surface thereof, and a metal member for heat dissipation is provided on the other main surface thereof.
  • Ceramic substrates include, for example, aluminum nitride (AlN) substrates, silicon nitride ( Si3N4 ) substrates, aluminum oxide ( Al2O3 ) substrates, silicon carbide ( SiC ), alumina zirconia (ZTA) substrates, beryllium oxide ( BeO) substrate, etc. Bonding between the circuit wiring and the ceramic substrate and bonding between the heat-dissipating metal member and the ceramic substrate are usually performed using a brazing material.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2007-053349 has been reported as one of the techniques for coping with such problems.
  • Patent Document 1 discloses an insulating substrate in which a conductor pattern is arranged on the surface side of a ceramic substrate. The conductor pattern is configured to rise substantially perpendicular to the direction along the surface of the ceramic substrate, the conductor pattern is joined to the surface of the ceramic substrate with a brazing material, and the rising surface of the conductor is at least the rising surface. is covered with the brazing material on the lower side in the rising direction from the surface side of the ceramic substrate.
  • Patent Document 1 it is possible to realize a semiconductor power module with a large current and a high voltage. It is said to be achievable.
  • a chamfered area for example, a round and smoothly cut R surface or a C surface cut at an oblique angle of about 45°
  • the joint structure tends to cause stress concentration at the edge of the joint surface with the insulating substrate, and another problem is that the insulating substrate and its interface are prone to cracking and peeling due to thermal stress caused by power cycles and temperature cycles. occurs.
  • One aspect of the present invention is a circuit board in which circuit wiring is brazed to one main surface of a ceramic substrate,
  • the circuit wiring is made of a metal material having a thickness of 0.4 mm or more, and has chamfered regions at the corners of the end faces when the circuit wiring is viewed in the cross-sectional direction,
  • the space between the chamfered area of the circuit wiring and the ceramic substrate is filled with a brazing material, and the brazing material extends outside the end face of the circuit wiring.
  • the present invention can add the following improvements and changes to the circuit board (I) described above.
  • (i) The height of the chamfered region is greater than the thickness of the brazing material that joins the circuit wiring and the ceramic substrate, and the length of the skirting of the fillet is 2 times the thickness of the brazing material. more than double.
  • the ceramic substrate is an aluminum nitride (AlN) substrate, a silicon nitride ( Si3N4 ) substrate, an aluminum oxide ( Al2O3 ) substrate, a silicon carbide ( SiC ) substrate, an alumina zirconia (ZTA) substrate; Or a beryllium oxide (BeO) substrate.
  • AlN aluminum nitride
  • Si3N4 silicon nitride
  • Al2O3 aluminum oxide
  • SiC silicon carbide
  • ZTA alumina zirconia
  • BeO beryllium oxide
  • the circuit wiring is made of a metal material having a conductivity of 50% IACS (International Standard Annealed Copper) or higher.
  • the brazing material is a material containing 50% by mass or more of silver (Ag) or a material containing 70% by mass or more of Cu.
  • the material containing 50% by mass or more of Ag contains 50% by mass to 80% by mass of Ag, 15% by mass to 30% by mass of Cu, and 0% by mass to 5% by mass of titanium (Ti ), and the material containing 70% by mass or more of Cu is 70% by mass or more and less than 95% by mass of Cu, 5% by mass or more and 25% by mass or less of magnesium (Mg), and more than 0% by mass. It is a material containing 5% by mass or less of Ti.
  • a metal member for heat dissipation is brazed to the other main surface of the ceramic substrate.
  • the metal member for heat dissipation is made of the same material as the circuit wiring, and has a metal chamfered region for heat dissipation at the corners of the end face when the metal member for heat dissipation is viewed in the cross-sectional direction.
  • the brazing material fills between the heat radiating metal chamfered region and the ceramic substrate, and a fillet in which the brazing material skirts outward from the end surface of the heat radiating metal member.
  • An interfacial reaction layer is formed between the ceramic substrate and the brazing material.
  • FIG. 1 Another aspect of the present invention is a semiconductor power module in which a power semiconductor element is mounted on a circuit board, A semiconductor power module is provided, wherein the circuit board is the circuit board described above.
  • the present invention it is possible to provide a low-cost and highly reliable circuit board and a semiconductor power module using the circuit board, even when a chamfered region is formed at the cross-sectional corner of the circuit wiring.
  • FIG. 1 is an enlarged schematic cross-sectional view showing an example of a joint portion between a circuit wiring and a ceramic substrate, which is a circuit board according to one embodiment of the present invention.
  • FIG. 2 is an enlarged schematic cross-sectional view showing another example of a joint portion between a circuit wiring and a ceramic substrate, which is a circuit board according to one embodiment of the present invention.
  • FIG. 1 is a cross-sectional schematic diagram showing an example of a semiconductor power module according to one embodiment of the present invention.
  • a semiconductor power module 100 shown in FIG. 1 has a power semiconductor element 20 mounted on one surface of a circuit board 10 and a radiator 30 thermally connected to the other surface of the circuit board 10 .
  • Circuit board 10 has circuit wiring 13 joined to one main surface of ceramics substrate 11 via brazing material 12, and metal member 14 for heat dissipation is attached to the other main surface of ceramics substrate 11 via brazing material 12. are spliced.
  • the power semiconductor element 20 has a first input/output terminal connected to one wiring of the circuit wiring 13 via a conductive bonding material 21 (for example, solder), and a second input/output terminal and a signal electrode connected to a conductive line 22 (for example, bonding). wire) to another wiring of the circuit wiring 13 .
  • the heat radiator 30 is joined to the metal member 14 for heat dissipation via a heat transfer joint material 31 (for example, solder).
  • the ceramic substrate 11 is preferably selected by comprehensively considering thermal conductivity , thermal expansion coefficient, thermal shock resistance, etc., for example, AlN substrate, Si3N4 substrate, Al2O3 substrate, SiC substrate, A ZTA substrate or a BeO substrate can be preferably used.
  • the circuit wiring 13 is not particularly limited as long as it is made of a metal material, but from the viewpoint of improving heat dissipation and suppressing Joule heat generation, it is preferable to use a highly conductive metal material, and a conductivity of 50% IACS or more is preferable.
  • a metal material having a For example, pure Cu (e.g., tough pitch copper, deoxidized copper, oxygen-free copper), Cu alloys (e.g., Cu-Fe alloy, Cu-Cr alloy, Cu-Zr alloy, alumina dispersed copper), Ag, and Al are suitable. Available.
  • the thickness of the circuit wiring 13 is preferably 0.4 mm or more, more preferably 0.5 mm or more, and still more preferably over 0.8 mm.
  • it is preferably 2 mm or less, more preferably 1.8 mm or less, and even more preferably 1.6 mm or less.
  • the semiconductor power module 100 has a higher power capacity than the conventional one because the circuit board 10 corresponds to higher power and smaller wiring spacing than the conventional one. It also has the advantage of being able to respond to miniaturization.
  • FIG. 2 is a circuit board according to one embodiment of the present invention, and is an enlarged schematic cross-sectional view showing an example of a joint portion between a circuit wiring and a ceramic substrate.
  • the circuit board 10a has a circuit wiring 13a joined to one main surface of a ceramic substrate 11 via a brazing material 12. As shown in FIG.
  • FIG. 2 and FIG. 3 to be described later illustrate the case of circuit wiring formed by shearing or punching
  • the method of forming circuit wiring used in the present invention is not limited to shearing/punching. do not have.
  • the end face when viewed from the cross-sectional direction usually has a first region (also called a sagging region) and a second region (height c, also called a sheared surface region). ), a third region (height b, also called fracture surface region) is formed and burrs occur at the ends of the third region.
  • the circuit wiring used in the present invention has a chamfered region (height a) formed at the bottom corner of the end surface (the corner facing the ceramic substrate).
  • the height a of the chamfered region (corresponding to the radius of curvature of the R chamfer) is preferably larger than the joint thickness d of the brazing material 12, more preferably twice or more.
  • the height a of the chamfered region is preferably 0.02 mm or more, more preferably 0.05 mm or more, and even more preferably 0.1 mm or more. Also, it is preferably 0.5 mm or less, more preferably 0.3 mm or less, and even more preferably 0.25 mm or less.
  • the side surface of the wiring (the end surface when viewed from the cross-sectional direction) has a small surface roughness.
  • the arithmetic mean roughness Ra (according to JIS B0651) is preferably 3.2 ⁇ m or less, more preferably 1.6 ⁇ m or less. For this reason, the wiring side surface (end surface) may be polished if necessary.
  • the brazing material 12 preferably fills the space between the chamfered area of the circuit wiring 13a and the ceramic substrate 11 and forms a fillet 12a extending outward from the end face.
  • the joint thickness d of the brazing material 12 is not particularly limited, but it is preferably controlled within a range of 0.01 mm or more and 0.1 mm or less, for example.
  • the height h of the fillet 12a is preferably completely covered with the chamfered region, and from the viewpoint of controlling the skirting length g of the fillet 12a, it is controlled up to the third region. is preferred. That is, the height h of the fillet 12a is equal to or greater than the sum of the height a of the chamfered region and the joint thickness d of the brazing material, and the sum of the height b of the third region and the joint thickness d of the brazing material. Sum or less is preferred.
  • the skirting length g of the fillet 12a is preferably larger than the joint thickness d of the brazing material 12, more preferably twice or more.
  • the skirting length g of the fillet 12a is preferably equal to or less than the height a of the chamfered region.
  • an interfacial reaction layer 11a between the ceramic substrate 11 and the brazing material 12 in order to improve the bondability between the ceramic substrate 11 and the brazing material 12.
  • a TiN layer for example, can be suitably used as the interface reaction layer 11a.
  • the brazing material 12 can be a silver brazing material (e.g. Ag-Cu-Ti material, Ag-Cu-Sn-Ti material, Ag-Cu-Sn-In-Ti material) and a copper brazing material (e.g. Cu-Mg- Ti material) can be suitably used. More specifically, the silver brazing material includes 55% by mass or more and 75% by mass or less of Ag, 20% by mass or more and 35% by mass or less of Cu, 1% by mass or more and 7% by mass or less of Ti, and 8% by mass or less of A material containing Sn (tin) and 12% by mass or less of In (indium) is preferred. As the copper brazing material, a material containing 70% by mass or more and less than 95% by mass of Cu, 5% by mass or more and 25% by mass or less of Mg, and more than 0% by mass and 5% by mass or less of Ti is preferable.
  • a silver brazing material e.g. Ag-Cu-Ti material, Ag-Cu-
  • Al, Si, P (phosphorus), Ca (calcium), Mn (manganese), Zn (zinc), Ga (gallium), and Ge (germanium) are used as melting point adjusting components in the above silver brazing materials and copper brazing materials.
  • As (arsenic), Sr (strontium), Sb (antimony), Ba (barium), and Bi (bismuth) may be contained in a total amount of 5% by mass or less.
  • Sc sindium
  • Y yttrium
  • lanthanides Zr (zirconium), Hf (hafnium), V (vanadium), Nb (niobium), Ta (tantalum) , Cr (chromium), Mo (molybdenum), and W (tungsten)
  • Zr zirconium
  • Hf hafnium
  • V vanadium
  • Nb niobium
  • Ta tantalum
  • Cr chromium
  • Mo mobdenum
  • W tungsten
  • the form of the brazing material 12 is not particularly limited, and conventional forms (for example, paste, foil) can be used as appropriate. Also, the preparation of the brazing material 12 is not particularly limited, and conventional methods can be used as appropriate.
  • the metal member 14 for heat dissipation is arranged on the main surface opposite to the main surface of the ceramic substrate 11 on which the circuit wiring 13 is arranged. In the present invention, it is not essential to dispose the metal member 14 for heat dissipation. preferable.
  • the heat radiation metal member 14 has the same structure as the circuit wiring 13 and is joined to the ceramic substrate 11 via the brazing material 12 . Moreover, from the viewpoint of suppressing warping of the circuit board 10, it is preferable that the metal member 14 for heat radiation is made of the same material as the circuit wiring 13 and has the same thickness.
  • FIG. 3 is a circuit board according to one embodiment of the present invention, and is an enlarged schematic cross-sectional view showing another example of a joint portion between a circuit wiring and a ceramic substrate.
  • the circuit board 10b differs from the circuit board 10a in that the shape of the chamfered area is C-chamfered, and is otherwise the same.
  • the circuit board 10b has the same effects as the circuit board 10a.
  • Example 1 (Preparation of Examples 1 to 6 and Comparative Examples 1 to 4)
  • a Si 3 N 4 substrate (width 11 mm ⁇ length 42 mm ⁇ thickness 0.32 mm) and an AlN substrate (width 11 mm ⁇ length 42 mm ⁇ thickness 0.635 mm) were prepared.
  • Brazing materials include silver braze-1 (60Ag-25Cu-10In-5Ti, mass %), silver braze-2 (66Ag-29.5Cu-3Sn-1.5Ti, mass %), and copper braze-1 (89Cu- 10Mg-1Ti, mass %) was prepared.
  • the form of the brazing material was paste (binder: polyisobutyl methacrylate 5% by mass, solvent: terpineol 10% by mass, brazing material powder: remainder) and foil (thickness 0.05 mm).
  • brazing material paste or foil
  • circuit wiring and metal members for heat dissipation were installed.
  • the temperature was raised to 760 to 820° C. and held for 60 minutes to carry out a brazing process.
  • 11 experimental samples were prepared for each of Examples 1 to 6 and Comparative Examples 1 to 4. The specifications of each experimental sample are shown in Table 1 below.
  • Example 2 (Cross-sectional observation and evaluation of bonding reliability) One piece was extracted from each of the prepared experimental samples of Examples 1 to 6 and Comparative Examples 1 to 4, and a scanning electron microscope (SEM) was used to examine the junction between the circuit wiring and the ceramic substrate, the metal member for heat dissipation, and the ceramic. A cross-sectional observation of the bonding portion with the substrate was performed. The height of the chamfered region, the joint thickness, and the skirting length of the fillet were measured at each of the four joints in each sample, and the average was calculated. The results are also shown in Table 1.
  • SEM scanning electron microscope
  • a temperature cycle test was performed using 10 test samples each of Examples 1 to 6 and Comparative Examples 1 to 4 to evaluate the bonding reliability.
  • the test conditions were 3000 cycles of "holding at -40°C for 30 minutes” ⁇ "holding at room temperature for 10 minutes” ⁇ "holding at 250°C for 30 minutes” ⁇ "holding at room temperature for 10 minutes” as one cycle.
  • SAT ultrasonic tester
  • Examples 1 to 6 the brazing material is filled between the chamfered area and the ceramic substrate, and the brazing material forms a fillet that skirts outward from the shear surface area. It is confirmed that the joint reliability is acceptable for the experimental sample in which the On the other hand, Comparative Examples 1 to 4 (experimental samples in which the space between the chamfered region and the ceramic substrate was not completely filled with the brazing material and the fillet trailing length was a negative number) had poor bonding reliability. Confirmed to be unsuccessful.
  • SYMBOLS 100... Semiconductor power module 10, 10a, 10b... Circuit board 11... Ceramic substrate 11a... Interfacial reaction layer 12... Brazing material 12a... Fillet 13, 13a, 13b... Circuit wiring 14... Metal for heat dissipation Member, 20... Power semiconductor element, 21... Conductive joint material, 22... Conductive wire, 30... Radiator, 31... Heat transfer joint material.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

回路配線がセラミックス基板にろう付け接合された回路基板において、回路配線の断面角部に面取り領域が形成された場合であっても、低コストかつ高信頼な回路基板、および該回路基板を用いた半導体パワーモジュールを提供する。本発明に係る回路基板は、回路配線がセラミックス基板の一方の主表面にろう付け接合された回路基板であって、前記回路配線は、0.4 mm以上の厚さを有する金属材料からなり、該回路配線を断面方向から見たときに端面の角部に面取り領域を有し、前記回路基板を断面方向から見たときに、前記回路配線の前記面取り領域と前記セラミックス基板との間をろう付け材料が充満すると共に、該ろう付け材料が前記回路配線の前記端面よりも外側に裾を引くフィレットを形成している、ことを特徴とする。

Description

回路基板および該回路基板を用いた半導体パワーモジュール
　本発明は、半導体パワーモジュールに好適な回路基板に関するものであり、特に電気絶縁基板の一方の主面に回路配線がろう付け接合された回路基板、および該回路基板を用いた半導体パワーモジュールに関するものである。
　産業機械や車両（例えば、自動車、鉄道車両）において、近年、精密な運転制御や省エネルギーの観点から動力源の電動化および電子制御化が急速に進展しており、それに伴って、該動力源の電力制御を担う半導体パワーモジュールの重要性が非常に高まっている。半導体パワーモジュールでは、通常、大電力の制御を行う複数個のパワー半導体素子が回路基板の上に搭載され、各パワー半導体素子が同時／同調的に制御される。
　代表的なパワー半導体素子としては、例えば、IGBT（Insulated Gate Bipolar Transistor）、パワーMOSFET（Power Metal Oxide Semiconductor Field Effect Transistor）などがある。
　また、回路基板は、電気絶縁性、耐熱性および熱伝導性に優れるセラミックス基板の一方の主面に回路配線が配設され、他方の主面に放熱用金属部材が配設されたものが、しばしば使用される。セラミックス基板としては、例えば、窒化アルミニウム（AlN）基板、窒化ケイ素（Si3N4）基板、酸化アルミニウム（Al2O3）基板、炭化ケイ素（SiC）、アルミナジルコニア（ZTA）基板、酸化ベリリウム（BeO）基板などがある。回路配線とセラミックス基板との接合、および放熱用金属部材とセラミックス基板との接合は、ろう付け材料による接合が通常行われる。
　回転電機（例えばモータ）に対して高出力化や小型化の強い要求があり、当該回転電機を制御する半導体パワーモジュールにも高電力化や小型化が要求されている。半導体パワーモジュールを高電力化や小型化しようとすると、発熱密度が上昇するため、放熱特性の向上に回路配線の厚膜化が必要とされている。ただし、回路配線を厚膜化すると、回路形成のためのエッチング処理工数の増大やサイドエッジ形状による回路パターン間隔の増大を招き、製造コストが増加してしまうと共に小型化が難しくなるという問題があった。
　そのため、あらかじめ厚膜の金属板を回路配線形状に加工を施した後に、絶縁基板に張り付けるプロセスの適用が考えられる。ただし、あらかじめ加工によって回路配線パターンを形成する場合には、加工時にバリが発生したり、剪断面の表面粗さが荒くなったりする場合がある。剪断面の表面粗さが荒くなると、これを起点としてスパークが発生し、隣り合う回路配線間で通電するなど、パワーモジュールの適正な使用を阻害する可能性がある。
　そのような問題に対処する技術の一つとして特許文献１（特開2007-053349）が報告されている。特許文献１では、セラミックス基板の表面側に導体パターンが配設された絶縁基板であって、前記導体パターンを構成する導体の外表面のうち、前記セラミックス基板の表面側から立上がる立上がり面は、前記セラミックス基板の表面に沿った方向に対して略垂直に立上がる構成とされ、前記導体パターンは、前記セラミックス基板の表面にろう材により接合され、前記導体の前記立上がり面は少なくとも、この立上がり面が前記セラミックス基板の表面側から立上がる立上がり方向の下側が前記ろう材により被覆されている絶縁基板、が開示されている。
　特許文献１によると、半導体パワーモジュールの大電流、高電圧化を実現することができるとともに、このような構成においても、絶縁基板の大形化を抑制することができ、さらに、低コスト生産を実現することができる、とされている。
特開２００７－０５３３４９号公報
　しかしながら、技術の進展により、特許文献１で想定されているよりも回路配線はより厚膜化が進行している。バリの高さは板厚に関連して高くなるため、加工後にそのままバリを無視して接合することは難しく、加工後にはバリの除去処理が必要になる。
　この除去処理を実施すると、回路配線の断面角部に面取り領域（例えば、丸く滑らかに削られたＲ面や、斜角約45°に削られたＣ面）が形成される。そのため、絶縁基板との接合面の端部に応力集中が発生しやすい接合構造となり、パワーサイクルや温度サイクルによって生じる熱応力によって絶縁基板やその界面での割れや剥離が発生しやすいという別の課題が生じる。
　したがって、本発明の目的は、回路配線の断面角部に面取り領域が形成された場合であっても、低コストかつ高信頼な回路基板および該回路基板を用いた半導体パワーモジュールを提供することにある。
　（I）本発明の一態様は、回路配線がセラミックス基板の一方の主表面にろう付け接合された回路基板であって、
前記回路配線は、0.4 mm以上の厚さを有する金属材料からなり、該回路配線を断面方向から見たときに端面の角部に面取り領域を有し、
前記回路基板を断面方向から見たときに、前記回路配線の前記面取り領域と前記セラミックス基板との間をろう付け材料が充満すると共に、該ろう付け材料が前記回路配線の前記端面よりも外側に裾を引くフィレットを形成している、
ことを特徴とする回路基板、を提供するものである。
　本発明は、上述した回路基板（I）において、以下のような改良や変更を加えることができる。
（i）前記面取り領域の高さは、前記回路配線と前記セラミックス基板とを接合する前記ろう付け材料の厚さよりも大きく、前記フィレットの裾引き長さは、前記ろう付け材料の厚さの2倍以上である。
（ii）前記フィレットの裾引き長さが前記面取り領域の高さよりも小さい。
（iii）前記セラミックス基板は、窒化アルミニウム（AlN）基板、窒化ケイ素（Si3N4）基板、酸化アルミニウム（Al2O3）基板、または炭化ケイ素（SiC）基板、アルミナジルコニア（ZTA）基板、または酸化ベリリウム（BeO）基板である。
（iv）前記回路配線は、50％IACS（国際標準軟銅）以上の導電率を有する金属材料からなる。
（v）前記ろう付け材料は、銀（Ag）を50質量％以上含む材料またはCuを70質量％以上含む材料である。
（vi）前記Agを50質量％以上含む材料は、50質量％以上80質量％以下のAgと、15質量％以上30質量％以下のCuと、0質量％超5質量％以下のチタン（Ti）とを含む材料であり、前記Cuを70質量％以上含む材料は、70質量％以上95質量％未満のCuと、5質量％以上25質量％以下のマグネシウム（Mg）と、0質量％超5質量％以下のTiとを含む材料である。
（vii）前記回路基板は、前記セラミックス基板の他方の主面に放熱用金属部材がろう付け接合されている。
（viii）前記放熱用金属部材は、前記回路配線と同じ材料からなり、該放熱用金属部材を断面方向から見たときに端面の角部に放熱金属面取り領域を有し、前記回路基板を断面方向から見たときに、前記放熱金属面取り領域と前記セラミックス基板との間を前記ろう付け材料が充満すると共に、該ろう付け材料が前記放熱用金属部材の前記端面よりも外側に裾を引くフィレットを形成している。
（vii）前記セラミックス基板と前記ろう付け材料との間に界面反応層が形成されている。
　（II）本発明の他の一態様は、パワー半導体素子が回路基板の上に搭載された半導体パワーモジュールであって、
前記回路基板が、上記の回路基板であることを特徴とする半導体パワーモジュール、を提供するものである。
　本発明によれば、回路配線の断面角部に面取り領域が形成された場合であっても、低コストかつ高信頼な回路基板および該回路基板を用いた半導体パワーモジュールを提供することができる。
本発明の一実施形態に係る半導体パワーモジュールの一例を示す断面模式図である。 本発明の一実施形態に係る回路基板であり、回路配線とセラミックス基板との接合部分の一例を示す拡大断面模式図である。 本発明の一実施形態に係る回路基板であり、回路配線とセラミックス基板との接合部分の他の一例を示す拡大断面模式図である。
　断面角部に面取り領域が形成された回路配線をセラミックス基板にろう付け接合した場合、面取り領域とセラミックス基板との間にろう付け材料が充填されていない隙間が生じると、温度サイクル等によって生じる熱応力に対して当該隙間が応力集中箇所として作用し、ろう付け材料の割れ／回路配線の剥離の要因になり易いという問題が生じる。本発明者等は、あらかじめパターニングした厚膜の回路配線（例えば、剪断加工によって用意した回路配線）を用いながら高い接合信頼性を確保できる回路基板について鋭意研究した結果、本発明を完成させた。
　以下、本発明に係る実施形態について、図面を参照しながら具体的に説明する。ただし、本発明は、ここで取り上げた実施形態に限定されることはなく、発明の技術的思想を逸脱しない範囲で、公知技術と適宜組み合わせたり公知技術に基づいて改良したりすることが可能である。また、同義の部材に同じ符号を付して、重複する説明を省略することがある。
　［第１実施形態］
　（半導体パワーモジュール）
　図１は、本発明の一実施形態に係る半導体パワーモジュールの一例を示す断面模式図である。図１に示す半導体パワーモジュール100は、回路基板10の一方の面上にパワー半導体素子20が搭載され、回路基板10の他方の面に放熱体30が熱的に接続されている。
　回路基板10は、セラミックス基板11の一方の主表面にろう付け材料12を介して回路配線13が接合され、セラミックス基板11の他方の主表面にろう付け材料12を介して放熱用金属部材14が接合されている。パワー半導体素子20は、第１入出力端子が導電接合材21（例えば、はんだ）を介して回路配線13の一配線と接合され、第２入出力端子および信号電極が導電線22（例えば、ボンディングワイヤ）を介して回路配線13の他の配線と接合されている。放熱体30は、伝熱接合材31（例えば、はんだ）を介して放熱用金属部材14と接合されている。
　セラミックス基板11は、熱伝導率、熱膨張係数、耐熱衝撃性などを総合的に勘案して選定することが好ましく、例えば、AlN基板、Si3N4基板、Al2O3基板、SiC基板、ZTA基板、またはBeO基板を好適に利用できる。
　回路配線13は、金属材料であれば特段の限定はないが、放熱性向上およびジュール発熱抑制の観点からは、良導電性の金属材料を利用することが好ましく、50％IACS以上の導電率を有する金属材料がより好ましい。例えば、純Cu（例えば、タフピッチ銅、脱酸銅、無酸素銅）やCu合金（例えば、Cu-Fe合金、Cu-Cr合金、Cu-Zr合金、アルミナ分散銅）、Ag、Alを好適に利用できる。回路配線13の厚さは、放熱性の観点から0.4 mm以上が好ましく、0.5 mm以上がより好ましく、0.8 mm超が更に好ましい。一方、応力の観点から、2 mm以下が好ましく、1.8 mm以下がより好ましく、1.6 mm以下が更に好ましい。
　回路基板10の詳細は後述するが、本発明に係る半導体パワーモジュール100は、回路基板10が従来よりも大電力化や配線間隔の縮小化に対応していることから、従来よりも大電力化や小型化に対応できる利点がある。
　［第２実施形態］
　（回路基板）
　図２は、本発明の一実施形態に係る回路基板であり、回路配線とセラミックス基板との接合部分の一例を示す拡大断面模式図である。図２に示したように、回路基板10aは、セラミックス基板11の一方の主表面にろう付け材料12を介して回路配線13aが接合されている。
　なお、図２および後述する図３では、剪断加工や打抜き加工によって形成された回路配線の場合を例示するが、本発明で用いる回路配線の形成方法は剪断加工／打抜き加工に限定されるものではない。回路配線を剪断加工／打抜き加工によって形成した場合、断面方向から見たときの端面には、通常、第１領域（ダレ領域とも称される）、第２領域（高さc、剪断面領域とも称される）、第３領域（高さb、破断面領域とも称される）が形成され、第３領域の終端部にバリが生じる。本発明で用いる回路配線は、端面の下端角部（セラミックス基板と面する角部）に面取り領域（高さa）が形成されたものである。
　面取り領域の高さa（Ｒ面取りの曲率半径に相当）は、ろう付け材料12の接合厚さdよりも大きいことが好ましく、2倍以上がより好ましい。面取り領域の高さaをろう付け材料12の接合厚さdよりも大きくすることにより、熱応力の影響を低減できる。具体的には、面取り領域の高さaは、0.02 mm以上が好ましく、0.05 mm以上がより好ましく、0.1 mm以上が更に好ましい。また、0.5 mm以下が好ましく、0.3 mm以下がより好ましく、0.25 mm以下が更に好ましい。
　回路配線13aの隣り合う配線間での望まない通電を防止する観点から、配線側面（断面方向から見たときの端面）は、表面粗さが小さい方が望ましい。例えば、算術平均粗さRa（JIS B0651に準拠）で3.2μm以下が好ましく、1.6μm以下がより好ましい。このことから、必要に応じて配線側面（端面）の研磨加工を行ってもよい。
　ろう付け材料12は、回路配線13aの面取り領域とセラミックス基板11との間を充満すると共に、端面よりも外側に裾を引くフィレット12aを形成していることが好ましい。ろう付け材料12の接合厚さdに特段の限定はないが、例えば、0.01 mm以上0.1 mm以下の範囲で制御することが好ましい。
　フィレット12aの高さhは、熱応力の影響を低減する観点から、面取り領域が完全に覆われることが好ましく、フィレット12aの裾引き長さgの制御の観点から、第３領域までに制御することが好ましい。すなわち、フィレット12aの高さhは、面取り領域の高さaとろう付け材料の接合厚さdとの和以上であり、第３領域の高さbとろう付け材料の接合厚さdとの和以下が好ましい。
　フィレット12aの裾引き長さgは、熱応力の影響を低減する観点から、ろう付け材料12の接合厚さdよりも大きいことが好ましく、2倍以上がより好ましい。一方、回路配線13aの隣り合う配線間での望まない通電を防止する観点から、フィレット12aの裾引き長さgは、面取り領域の高さa以下であることが好ましい。
　また、セラミックス基板11とろう付け材料12との接合性を向上させるため、セラミックス基板11とろう付け材料12との間に界面反応層11aが形成されることは好ましい。界面反応層11aとしては、例えばTiN層を好適に利用できる。
　ろう付け材料12は、銀ろう材料（例えば、Ag-Cu-Ti材料、Ag-Cu-Sn-Ti材料、Ag-Cu-Sn-In-Ti材料）および銅ろう材料（例えば、Cu-Mg-Ti材料）を好適に利用できる。より具体的には、銀ろう材料としては、55質量％以上75質量％以下のAg、20質量％以上35質量％以下のCu、1質量％以上7質量％以下のTi、8質量％以下のSn（スズ）、12質量％以下のIn（インジウム）を含む材料が好ましい。銅ろう材料としては、70質量％以上95質量％未満のCu、5質量％以上25質量％以下のMg、0質量％超5質量％以下のTiを含む材料が好ましい。
　また、上記の銀ろう材料および銅ろう材料において、融点調整成分としてAl、Si、P（リン）、Ca（カルシウム）、Mn（マンガン）、Zn（亜鉛）、Ga（ガリウム）、Ge（ゲルマニウム）、As（砒素）、Sr（ストロンチウム）、Sb（アンチモン）、Ba（バリウム）、Bi（ビスマス）のうちの一種以上を合計5質量％以下で含有させてもよい。さらに、界面反応層11aの形成を促進する成分として、Sc（スカンジウム）、Y（イットリウム）、ランタノイド、Zr（ジルコニウム）、Hf（ハフニウム）、V（バナジウム）、Nb（ニオブ）、Ta（タンタル）、Cr（クロム）、Mo（モリブデン）、W（タングステン）のうちの一種以上を合計5質量％以下で含有させてもよい。
　ろう付け材料12の形態に特段の限定はなく、従前の形態（例えば、ペースト、箔）を適宜利用できる。また、ろう付け材料12の調製にも特段の限定はなく、従前の方法を適宜利用できる。
　前述したように、図１に示した回路基板10は、回路配線13が配設されたセラミックス基板11の主表面と反対側の主表面に放熱用金属部材14が配設されている。本発明において、放熱用金属部材14の配設は必須ではないが、大電力化や小型化を目指す半導体パワーモジュール100の熱対策の観点からは、放熱用金属部材14が配設されることが好ましい。
　重複を避けるため詳細な説明は省略するが、放熱用金属部材14は、回路配線13と同様な構造でろう付け材料12を介してセラミックス基板11に接合される。また、回路基板10の反りを抑制する観点から、放熱用金属部材14は、回路配線13と同じ材料で同じ厚さを有する部材からなることが好ましい。
　［第３実施形態］
　（回路基板）
　図３は、本発明の一実施形態に係る回路基板であり、回路配線とセラミックス基板との接合部分の他の一例を示す拡大断面模式図である。図３に示したように、回路基板10bは、面取り領域の形状がＣ面取りになっている点で回路基板10aと異なり、他を同じとするものである。
　当然のことながら、回路基板10bは、回路基板10aと同じ作用効果を奏する。
　以下、実験例により本発明をさらに具体的に説明する。ただし、本発明はこれらの実験例に限定されるものではない。
　［実験１］
　（実施例１～６および比較例１～４の作製）
　セラミックス基板としては、Si3N4基板（幅11 mm×長さ42 mm×厚さ0.32 mm）およびAlN基板（幅11 mm×長さ42 mm×厚さ0.635 mm）を用意した。回路配線および放熱用金属部材としては、剪断加工した無酸素銅板（幅10 mm×長さ40 mm×厚さ1～1.5 mm）を用意し、加工終端部のバリ部分に対して面取り加工（面取り領域の高さa＝0.1～0.2 mm）を行った。
　ろう付け材料としては、銀ろう-1（60Ag-25Cu-10In-5Ti、質量％）、銀ろう-2（66Ag-29.5Cu-3Sn-1.5Ti、質量％）、および銅ろう-1（89Cu-10Mg-1Ti、質量％）を用意した。ろう付け材料の形態は、ペースト（結着材：ポリイソブチルメタクリレート5質量％、溶媒：テルピネオール10質量％、ろう材料粉末：残）および箔（厚さ0.05 mm）を用意した。
　回路配線および放熱用金属部材の幅および長さよりもそれぞれ0.05 mmずつ大きいサイズでろう付け材料（ペーストまたは箔）をセラミックス基板の両主表面の上に塗布または配置し、当該ろう付け材料の上に回路配線および放熱用金属部材を設置した。つぎに、回路配線および放熱用金属部材をセラミックス基板に対して0.01～0.1 MPaで押圧しながら760～820℃に昇温し60分間保持して、ろう付けプロセスを行った。これにより、実施例１～６および比較例１～４の実験試料をそれぞれ11個ずつ作製した。各実験試料の仕様を後述する表１に示す。
　［実験２］
　（断面観察および接合信頼性の評価）
　作製した実施例１～６および比較例１～４の実験試料から1個ずつ抽出し、走査型電子顕微鏡（SEM）を用いて、回路配線とセラミックス基板との接合部分および放熱用金属部材とセラミックス基板との接合部分の断面観察を行った。各試料において4箇所の接合部分でそれぞれ面取り領域の高さ、接合厚さ、およびフィレットの裾引き長さを測定して平均を算出した。結果を表１に併記する。
　実施例１～６および比較例１～４の実験試料の10個ずつを用いて温度サイクル試験を行って、接合信頼性を評価した。試験条件は、「-40℃で30分間保持」→「室温で10分間保持」→「250℃で30分間保持」→「室温で10分間保持」を1サイクルとして、3000サイクル実施した。その後、超音波探傷装置（SAT）を用いて実験試料の接合部におけるクラックの有無を調査した。クラックの発生が実験試料10個中1個以内のものを「合格」と評価し、10個中2個以上クラックが発生したものを「不合格」と評価した。結果を表１に併記する。
Figure JPOXMLDOC01-appb-T000001
　表１に示したように、実施例１～６（面取り領域とセラミックス基板との間にろう付け材料が充満されると共に、該ろう付け材料が剪断面領域よりも外側に裾を引くフィレットを形成している実験試料）は、接合信頼性が合格であることが確認される。一方、比較例１～４（面取り領域とセラミックス基板との間にろう付け材料が完全に充満されておらず、フィレットの裾引き長さが負数になっている実験試料）は、接合信頼性が不合格であることが確認される。
　上述した実施形態や実験例は、本発明の理解を助けるために説明したものであり、本発明は、記載した具体的な構成のみに限定されるものではない。例えば、実施形態の構成の一部を当業者の技術常識の構成に置き換えることが可能であり、また、実施形態の構成に当業者の技術常識の構成を加えることも可能である。すなわち、本発明は、本明細書の実施形態や実験例の構成の一部について、発明の技術的思想を逸脱しない範囲で、削除・他の構成に置換・他の構成の追加をすることが可能である。
　100…半導体パワーモジュール、10，10a，10b…回路基板、11…セラミックス基板、11a…界面反応層、12…ろう付け材料、12a…フィレット、13，13a，13b…回路配線、14…放熱用金属部材、20…パワー半導体素子、21…導電接合材、22…導電線、30…放熱体、31…伝熱接合材。

Claims (20)

  1. 　回路配線がセラミックス基板の一方の主表面にろう付け接合された回路基板であって、前記回路配線は、0.4 mm以上の厚さを有する金属材料からなり、該回路配線を断面方向から見たときに端面の角部に面取り領域を有し、
    前記回路基板を断面方向から見たときに、前記回路配線の前記面取り領域と前記セラミックス基板との間をろう付け材料が充満すると共に、該ろう付け材料が前記回路配線の前記端面よりも外側に裾を引くフィレットを形成している、
    ことを特徴とする回路基板。
  2. 　請求項１に記載の回路基板において、
    前記面取り領域の高さは、前記回路配線と前記セラミックス基板とを接合する前記ろう付け材料の厚さよりも大きく、
    前記フィレットの裾引き長さは、前記ろう付け材料の厚さの2倍以上である、
    ことを特徴とする回路基板。
  3. 　請求項１又は請求項２に記載の回路基板において、
    前記フィレットの裾引き長さが前記面取り領域の高さよりも小さいことを特徴とする回路基板。
  4. 　請求項１又は請求項２に記載の回路基板において、
    前記セラミックス基板は、窒化アルミニウム基板、窒化ケイ素基板、酸化アルミニウム基板、炭化ケイ素基板、アルミナジルコニア基板、または酸化ベリリウム基板であることを特徴とする回路基板。
  5. 　請求項１又は請求項２に記載の回路基板において、
    前記回路配線は、50％IACS以上の導電率を有する金属材料からなることを特徴とする回路基板。
  6. 　請求項１又は請求項２に記載の回路基板において、
    前記ろう付け材料は、銀を50質量％以上含む材料または銅を70質量％以上含む材料であることを特徴とする回路基板。
  7. 　請求項６に記載の回路基板において、
    前記銀を50質量％以上含む材料は、50質量％以上80質量％以下の銀と、15質量％以上30質量％以下の銅と、0質量％超5質量％以下のチタンとを含む材料であり、
    前記銅を70質量％以上含む材料は、70質量％以上95質量％未満の銅と、5質量％以上25質量％以下のマグネシウムと、0質量％超5質量％以下のチタンとを含む材料である、
    ことを特徴とする回路基板。
  8. 　請求項１又は請求項２に記載の回路基板において、
    前記回路基板は、前記セラミックス基板の他方の主面に放熱用金属部材がろう付け接合されていることを特徴とする回路基板。
  9. 　請求項８に記載の回路基板において、
    前記放熱用金属部材は、前記回路配線と同じ材料からなり、該放熱用金属部材を断面方向から見たときに端面の角部に放熱金属面取り領域を有し、
    前記回路基板を断面方向から見たときに、前記放熱金属面取り領域と前記セラミックス基板との間を前記ろう付け材料が充満すると共に、該ろう付け材料が前記放熱用金属部材の前記端面よりも外側に裾を引くフィレットを形成している、
    ことを特徴とする回路基板。
  10. 　請求項１又は請求項２に記載の回路基板において、
    前記セラミックス基板と前記ろう付け材料との間に界面反応層が形成されていることを特徴とする回路基板。
  11. 　パワー半導体素子が回路基板の上に搭載された半導体パワーモジュールであって、
    前記回路基板が、請求項１又は請求項２に記載の回路基板であることを特徴とする半導体パワーモジュール。
  12. 　請求項３に記載の回路基板において、
    前記セラミックス基板は、窒化アルミニウム基板、窒化ケイ素基板、酸化アルミニウム基板、炭化ケイ素基板、アルミナジルコニア基板、または酸化ベリリウム基板であることを特徴とする回路基板。
  13. 　請求項３に記載の回路基板において、
    前記回路配線は、50％IACS以上の導電率を有する金属材料からなることを特徴とする回路基板。
  14. 　請求項４に記載の回路基板において、
    前記回路配線は、50％IACS以上の導電率を有する金属材料からなることを特徴とする回路基板。
  15. 　請求項１２に記載の回路基板において、
    前記回路配線は、50％IACS以上の導電率を有する金属材料からなることを特徴とする回路基板。
  16. 　請求項３に記載の回路基板において、
    前記ろう付け材料は、銀を50質量％以上含む材料または銅を70質量％以上含む材料であることを特徴とする回路基板。
  17. 　請求項４に記載の回路基板において、
    前記ろう付け材料は、銀を50質量％以上含む材料または銅を70質量％以上含む材料であることを特徴とする回路基板。
  18. 　請求項５に記載の回路基板において、
    前記ろう付け材料は、銀を50質量％以上含む材料または銅を70質量％以上含む材料であることを特徴とする回路基板。
  19. 　請求項１２に記載の回路基板において、
    前記ろう付け材料は、銀を50質量％以上含む材料または銅を70質量％以上含む材料であることを特徴とする回路基板。
  20. 　請求項１３に記載の回路基板において、
    前記ろう付け材料は、銀を50質量％以上含む材料または銅を70質量％以上含む材料であることを特徴とする回路基板。
PCT/JP2022/039525 2021-11-25 2022-10-24 回路基板および該回路基板を用いた半導体パワーモジュール WO2023095507A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-191300 2021-11-25
JP2021191300 2021-11-25

Publications (1)

Publication Number Publication Date
WO2023095507A1 true WO2023095507A1 (ja) 2023-06-01

Family

ID=86539292

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/039525 WO2023095507A1 (ja) 2021-11-25 2022-10-24 回路基板および該回路基板を用いた半導体パワーモジュール

Country Status (1)

Country Link
WO (1) WO2023095507A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311527A (ja) * 2006-05-18 2007-11-29 Mitsubishi Materials Corp パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール
JP2009158611A (ja) * 2007-12-25 2009-07-16 Kyocera Corp 回路基板及びこれを用いたパッケージ並びに電子装置
JP2010097963A (ja) * 2008-10-14 2010-04-30 Hitachi Metals Ltd 回路基板及びその製造方法、電子部品モジュール
JP2010245141A (ja) * 2009-04-02 2010-10-28 Ngk Spark Plug Co Ltd 接合構造体及び半導体素子収納用パッケージ
WO2020027183A1 (ja) * 2018-07-31 2020-02-06 京セラ株式会社 電気回路基板及びパワーモジュール
JP2021143120A (ja) * 2020-03-10 2021-09-24 日立金属株式会社 セラミックス回路基板およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311527A (ja) * 2006-05-18 2007-11-29 Mitsubishi Materials Corp パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール
JP2009158611A (ja) * 2007-12-25 2009-07-16 Kyocera Corp 回路基板及びこれを用いたパッケージ並びに電子装置
JP2010097963A (ja) * 2008-10-14 2010-04-30 Hitachi Metals Ltd 回路基板及びその製造方法、電子部品モジュール
JP2010245141A (ja) * 2009-04-02 2010-10-28 Ngk Spark Plug Co Ltd 接合構造体及び半導体素子収納用パッケージ
WO2020027183A1 (ja) * 2018-07-31 2020-02-06 京セラ株式会社 電気回路基板及びパワーモジュール
JP2021143120A (ja) * 2020-03-10 2021-09-24 日立金属株式会社 セラミックス回路基板およびその製造方法

Similar Documents

Publication Publication Date Title
TWI713746B (zh) 功率模組用基板
KR102154373B1 (ko) 파워 모듈
JP2013211546A (ja) セラミックス−銅接合体およびその製造方法
KR20210046670A (ko) 구리/세라믹스 접합체, 절연 회로 기판, 및 구리/세라믹스 접합체의 제조 방법, 및 절연 회로 기판의 제조 방법
CN109075159B (zh) 半导体装置及其制造方法
JPWO2020045386A1 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、及び、絶縁回路基板の製造方法
JP4124040B2 (ja) 半導体装置
WO2023095507A1 (ja) 回路基板および該回路基板を用いた半導体パワーモジュール
JP2009088330A (ja) 半導体モジュール
JP2007096252A (ja) 液冷式回路基板および液冷式電子装置
JP4557398B2 (ja) 電子素子
KR102409815B1 (ko) 구리/세라믹스 접합체, 절연 회로 기판, 및 구리/세라믹스 접합체의 제조 방법, 및 절연 회로 기판의 제조 방법
JP2000101203A (ja) セラミックス回路基板とそれを用いたパワーモジュール
JPH08274423A (ja) セラミックス回路基板
JP2000086368A (ja) 窒化物セラミックス基板
JP5392901B2 (ja) 窒化珪素配線基板
JP3419642B2 (ja) パワーモジュール
JP3056852B2 (ja) 銅回路を有するセラミックス基板
JP4656126B2 (ja) 半導体装置
JP4121827B2 (ja) モジュール構造体の製造方法
JP2001089257A (ja) Ａｌ回路板用ろう材とそれを用いたセラミックス回路基板
JP2002170922A (ja) インバータ制御モジュール
WO2022230220A1 (ja) 半導体装置
JP2004327732A (ja) セラミック回路基板及び電気回路モジュール
US20230164913A1 (en) Process for Producing a Metal-Ceramic Substrate, and a Metal-Ceramic Substrate Produced Using Such Method

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22898291

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023563563

Country of ref document: JP