JP2001298032A - 半導体パッケージとその製造方法 - Google Patents

半導体パッケージとその製造方法

Info

Publication number
JP2001298032A
JP2001298032A JP2000112902A JP2000112902A JP2001298032A JP 2001298032 A JP2001298032 A JP 2001298032A JP 2000112902 A JP2000112902 A JP 2000112902A JP 2000112902 A JP2000112902 A JP 2000112902A JP 2001298032 A JP2001298032 A JP 2001298032A
Authority
JP
Japan
Prior art keywords
mounting portion
element mounting
package
package body
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000112902A
Other languages
English (en)
Other versions
JP4296685B2 (ja
Inventor
Shinichi Nakada
信一 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000112902A priority Critical patent/JP4296685B2/ja
Publication of JP2001298032A publication Critical patent/JP2001298032A/ja
Application granted granted Critical
Publication of JP4296685B2 publication Critical patent/JP4296685B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 中空タイプの半導体パッケージを製造するに
際し、ダイボンド工程での素子の傾きを確実に防止す
る。 【解決手段】 パッケージ面から突出して形成された素
子搭載部１３を有するとともに、この素子搭載部１３上
に凹状の逃げ部１６が形成されたパッケージ本体１１
と、このパッケージ本体１１の素子搭載部１３に搭載さ
れた固体撮像素子２０とを備える半導体パッケージにお
いて、パッケージ本体１１の構成として、素子搭載部１
３に固体撮像素子２０を搭載した状態で、逃げ部１６内
の空間と素子搭載部１３周辺の空間とを連通する切り欠
き部１８を有するものとする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、中空タイプのパッ
ケージ構造を採用してなる半導体パッケージとその製造
方法に関する。
【０００２】
【従来の技術】一般に、ＣＣＤ型、Ｃ−ＭＯＳ型等の固
体撮像素子を気密封止するにあたっては、中空タイプの
パッケージ構造が採用されている。パッケージ材料とし
ては、これまでセラミックスが多用されてきたが、近年
では材料コストが安くしかも量産性に優れるプラスチッ
クが主流になってきている。
【０００３】パッケージ材料となるプラスチックには熱
硬化性樹脂が用いられ、この熱硬化性樹脂を加熱可塑さ
せて成形金型のキャビティ内に流し込み、成形硬化させ
ることにより、プラスチックによる成形品（プリモール
ドパッケージ）が得られる。さらに、こうして得られた
パッケージ本体に固体撮像素子を搭載した後、ワイヤボ
ンディング、気密封止、リード成形等の各工程を経て、
固体撮像素子による半導体パッケージ（中空パッケー
ジ）が得られる。
【０００４】図５は従来の半導体パッケージの構成とし
て、特に、そのパッケージ本体の構造を示すもので、
（Ａ）はその平面図、（Ｂ）はそのＸ−Ｘ断面図であ
る。図示のようにパッケージ本体１は断面略凹状に形成
されている。パッケージ本体１の凹部底面２には素子搭
載部（ダイアタッチ部）３が形成されている。この素子
搭載部３は、そこに搭載される固体撮像素子の外形に合
わせて平面視矩形状に形成されている。また素子搭載部
３は、パッケージ本体１の凹部底面２から突出する状態
で形成され、かつその外形寸法が固体撮像素子の外形寸
法（チップサイズ）よりも小さく設定されている。この
ように素子搭載部３を形成する理由は、仮に素子搭載部
３を凹部底面２と面一に形成した場合、凹部底面２（素
子搭載部３を含む）の反りによって固体撮像素子のエッ
ジ（チップエッジ）が素子搭載部３の表面に接触し、チ
ップ欠けを招く恐れがあるためである。
【０００５】また、パッケージ本体１の凹部内には、素
子搭載部３の両サイドに位置してワイヤボンディングの
ための段部４が設けられている。さらに、素子搭載部３
上には凹状の逃げ部６が形成されている。この逃げ部６
は、次のような理由により設けられている。即ち、先述
のようにパッケージ本体１をモールド成形する場合、成
形金型から成形品を取り出すためのエジェクトピンを素
子搭載部３の中央に突き当てて押し出すようにしてい
る。そのため素子搭載部３には、エジェクトピンによる
跡（以下、エジェクトピン跡という）７が残る。このエ
ジェクトピン跡７には、例えば成形金型とエジェクトピ
ンとの隙間に入り込んだ樹脂などによってバリが発生す
る。このバリが素子搭載部３の上面５から突出した状態
になると、そこに搭載される固体撮像素子がバリに接触
して姿勢変化を起こし、素子搭載時の取付精度（ダイボ
ンド精度）を低下させる要因となる。そのため、上述の
ように素子搭載部３の上面４に凹状の逃げ部６を設ける
ことにより、エジェクトピン跡７にバリがあっても、こ
のバリが固体撮像素子に接触しないようにしている。
【０００６】ところで、一般に、パッケージ本体１の素
子搭載部３に固体撮像素子を搭載するいわゆるダイボン
ド工程では、ダイボンド剤と呼ばれる接合材料が用いら
れる。このダイボンド工程においては、ディスペンス方
式等によりパッケージ本体１の素子搭載部３上にダイボ
ンド剤を塗布している。そして、その上から固体撮像素
子を押し付けて仮固定し、さらに熱キュアを行ってダイ
ボンド剤を硬化させることにより、パッケージ本体１の
素子搭載部３に固体撮像素子を接合固定している。
【０００７】
【発明が解決しようとする課題】しかしながら従来にお
いては、パッケージ本体１に固体撮像素子を搭載するに
あたって、次のような問題があった。即ち、図６（Ａ）
に示すように素子搭載部３上にダイボンド剤８を塗布し
て固体撮像素子９を押し付けたときに、素子搭載部３の
逃げ部６内にエアー１０が閉じ込められることがある。
そうした場合、ダイボンド剤８を硬化させるために熱キ
ュアを行うと、図６（Ｂ）に示すように逃げ部６内に閉
じ込められたエアー１０が膨張して固体撮像素子９を押
し上げてしまう。その結果、固体撮像素子９の姿勢に傾
きが生じて取付精度が悪化し、場合によっては規定の精
度を保証できなくなって不良となる。
【０００８】本発明は、上記課題を解決するためになさ
れたもので、その目的とするところは、ダイボンド工程
での素子の傾きを確実に防止することができる半導体パ
ッケージとその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、パッケージ面から突出し
て形成された素子搭載部を有するとともに、この素子搭
載部上に凹状の逃げ部が形成されたパッケージ本体と、
このパッケージ本体の素子搭載部に搭載された半導体素
子とを備える半導体パッケージにおいて、特に、パッケ
ージ本体の構成として、素子搭載部に半導体素子を搭載
した状態で、逃げ部内の空間と素子搭載部周辺の空間と
を連通させる連通部を有した構成となっている。
【００１０】上記構成の半導体パッケージにおいては、
その製造過程において、パッケージ本体の素子搭載部に
ダイボンド剤を用いて半導体素子を搭載したときに、逃
げ部内の空間と素子搭載部周辺の空間とが連通部により
連通した状態となることで、逃げ部内にエアーが閉じ込
められるといった現象を回避することが可能となる。
【００１１】
【発明の実施の形態】以下、固体撮像素子を用いた半導
体パッケージとその製造方法に適用した場合の本発明の
実施の形態につき、図面を参照しつつ詳細に説明する。
【００１２】先ず、本発明の半導体パッケージを説明す
るにあたって、そのパッケージ製造に用いられるパッケ
ージ本体の構造につき、図１を用いて説明する。なお、
図１において、（Ａ）はパッケージ本体の平面図、
（Ｂ）はそのＸ’−Ｘ’断面図を示している。
【００１３】図示のように、パッケージ本体１１は、例
えばエポキシ系等の熱硬化性樹脂を用いてモールド成形
されたもので、全体として断面略凹状に形成されてい
る。パッケージ本体１１の凹部底面１２には素子搭載部
（ダイアタッチ部）１３が形成されている。この素子搭
載部１３は、そこに搭載される固体撮像素子の外形に合
わせて平面視矩形状に形成されている。また素子搭載部
１３は、パッケージ本体１１の凹部底面１２から突出す
る状態で形成され、かつその外形寸法が固体撮像素子の
外形寸法（チップサイズ）よりも小さく設定されてい
る。この理由は、先の従来技術で述べたとおりである。
この素子搭載部１３は、凹部底面１２を基準として、例
えば０．０３〜０．１ｍｍの突出寸法をもって形成され
ている。
【００１４】また、パッケージ本体１１の凹部内には、
素子搭載部１３の両サイドに位置してワイヤボンディン
グのための段部１４が設けられている。さらに、素子搭
載部１３上には、その上面１５中央部を凹状に凹ませた
かたちで逃げ部１６が形成されている。この逃げ部６を
設ける理由は、先の従来技術で述べたとおりである。逃
げ部１６の中央部には、モールド成形時のエジェクトピ
ン跡１７が形成されている。
【００１５】さらに、パッケージ本体１１の凹部内に
は、２つの切り欠き部１８が設けられている。これらの
切り欠き部１８は、本発明における連通部を構成するも
のである。各々の切り欠き部１８は、素子搭載部１３の
周縁部においてその上面１５を一部切り欠くかたちで形
成されている。また、各々の切り欠き部１８は、素子搭
載部３の短辺側中央部に位置して形成されている。さら
に、各々の切り欠き部１８は、例えば幅０．２〜１．０
ｍｍ、深さ０．０３〜０．１ｍｍ（素子搭載部１３の突
出寸法と同一）の寸法をもって形成されている。こうし
た切り欠き部１８は、生産性等を考慮すると、モールド
成形時にパッケージ本体１１と一体に形成されることが
望ましいが、モールド成形後に機械加工によって形成し
ても構わない。
【００１６】このような構造をなすパッケージ本体１１
を用いて半導体パッケージを製造する場合は、図２に示
すように、パッケージ本体１１の素子搭載部１３上にダ
イボンド剤１９を塗布する。ダイボンド剤１９として
は、銀ペースト等を用いることができる。また、塗布方
式としては、ディスペンス方式、スタンピング方式等を
用いることができる。
【００１７】このとき、ダイボンド剤１９が切り欠き部
１８に流れ込まないよう、例えば図１（Ａ）に示すよう
に素子搭載部１３の上面１５四隅（コーナー部）Ｐ１〜
Ｐ４にそれぞれ適量ずつダイボンド剤１９を塗布するも
のとする。ただし、ダイボンド剤１９の塗布位置は上記
Ｐ１〜Ｐ４に限定されるものではない。
【００１８】こうしてダイボンド剤１９を塗布したら、
これに続いて、図２に示すように固体撮像素子２０をパ
ッケージ本体１１の凹部内に進出させて素子搭載部３の
上に載せ、そのまま所定の圧力で押し付ける。これによ
り、固体撮像素子２０が素子搭載部３上でパッケージ本
体１１に仮固定された状態となる。
【００１９】このように固体撮像素子２０を仮固定する
ことにより、図３（Ａ），（Ｂ）に示すように、素子搭
載部１３上でダイボンド剤１９が固体撮像素子２０に押
し潰されて拡がった状態となる。この状態においては、
先述のように素子搭載部１３に形成された逃げ部１６の
上方が固体撮像素子２０によって塞がれるものの、逃げ
部１６内の空間と素子搭載部１３周辺の空間とが図中矢
印で示すように切り欠き部１８を介して連通した状態と
なる。
【００２０】このように逃げ部１６内の空間と素子搭載
部１３周辺の空間とを連通させることにより、固体撮像
素子２０の搭載によって逃げ部１６内にエアーが閉じ込
められるといった現象を回避することができる。したが
って、その後、ダイボンド剤１９を硬化させるべく熱キ
ュア（固体撮像素子２０の本固定）を行っても、逃げ部
１６内でエアーが膨張して固体撮像素子２０が押し上げ
られることがない。これにより、固体撮像素子２０の姿
勢に傾き等を生じさせることなく、パッケージ本体１の
素子搭載部３に高精度に固体撮像素子２０を搭載するこ
とが可能となる。
【００２１】ちなみに、ダイボンド工程を終了した後
は、固体撮像素子２０とインナーリードを金線等によっ
て電気的に接続するワイヤボンディング工程、パッケー
ジ本体１１の上端面に透明ガラス等のリッドを接合して
固体撮像素子１１を気密状態に封止する気密封止工程、
アウターリードを所定の形状に曲げ加工するリード成形
工程等を経て半導体パッケージが完成する。
【００２２】なお、上記実施形態においては、素子搭載
部１３に２つの切り欠き部１８を設けるものとしたが、
本発明はこれに限らず、例えば図４に示すように素子搭
載部１３に４つの切り欠き部１８を設けるようにするな
ど、その形成個数は任意に変更可能（一つでも可）であ
り、またその切り欠き形状や寸法についても任意に変更
可能である。ただし、切り欠き部１８の形成位置につい
ては、上述のようにダイボンド剤１９が固体撮像素子２
０に押し潰されて拡がったときに、逃げ部１６内の空間
と素子搭載部３周辺の空間とを連通し得る条件で設定す
る必要がある。
【００２３】また本発明は、固体撮像素子を用いた半導
体パッケージやその製造方法への適用に限らず、例え
ば、記憶素子や演算素子など、他の半導体素子を用いた
半導体パッケージやその製造方法にも広く適用し得るも
のである。その場合、気密封止に用いられるリッドとし
ては、ガラスなどの透明基板でなくても構わない。
【００２４】
【発明の効果】以上説明したように本発明によれば、パ
ッケージ本体の素子搭載部に半導体素子を搭載するにあ
たって、逃げ部内でのエアーの閉じ込み現象を回避する
ことができるため、半導体素子の姿勢に傾き等を生じさ
せることなく、素子搭載部に高精度に半導体素子を搭載
することが可能となる。これにより、ダイボンド工程で
の歩留まりを向上させることが可能となる。また、ダイ
ボンド工程での処理条件（ダイボンド剤の塗布量、塗布
位置等）を厳密に管理しなくても、エアーの閉じ込み現
象を回避できるため、プロセス条件の範囲拡大並びに量
産プロセスの安定化を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る半導体パッケージにおいて、パッ
ケージ本体の構造を説明する図である。
【図２】パッケージ本体に対するダイボンド剤の塗布状
態を説明する図である。
【図３】パッケージ本体に対する素子搭載状態を説明す
る図である。
【図４】本発明に係る半導体パッケージにおいて、パッ
ケージ本体の他の構造例を示す平面図である。
【図５】従来の半導体パッケージにおけるパッケージ本
体の構造を説明する図である。
【図６】従来の課題を説明する図である。
【符号の説明】
１１…パッケージ本体、１３…素子搭載部、１６…逃げ
部、１８…切り欠き部、１９…ダイボンド剤、２０…固
体撮像素子

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 パッケージ面から突出して形成された素
    子搭載部を有するとともに、この素子搭載部上に凹状の
    逃げ部が形成されたパッケージ本体と、このパッケージ
    本体の素子搭載部に搭載された半導体素子とを備える半
    導体パッケージにおいて、 前記パッケージ本体は、前記素子搭載部に前記半導体素
    子を搭載した状態で、前記逃げ部内の空間と前記素子搭
    載部周辺の空間とを連通する連通部を有することを特徴
    とする半導体パッケージ。
  2. 【請求項２】 前記パッケージ本体は、前記素子搭載部
    の周縁部に切り欠き部を有し、この切り欠き部によって
    前記連通部を構成してなることを特徴とする請求項１記
    載の半導体パッケージ。
  3. 【請求項３】 前記半導体素子が固体撮像素子であるこ
    とを特徴とする請求項１記載の半導体パッケージ。
  4. 【請求項４】 パッケージ面から突出して形成された素
    子搭載部を有するとともに、この素子搭載部の上面に凹
    状の逃げ部が形成されたパッケージ本体に半導体素子を
    搭載するにあたり、 予め前記素子搭載部の周縁部に切り欠き部を形成してお
    き、その後、前記素子搭載部に前記半導体素子を搭載す
    ることにより、前記逃げ部内の空間と前記素子搭載部周
    辺の空間とを前記切り欠き部を介して連通させることを
    特徴とする半導体パッケージの製造方法。
JP2000112902A 2000-04-14 2000-04-14 半導体パッケージとその製造方法 Expired - Fee Related JP4296685B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000112902A JP4296685B2 (ja) 2000-04-14 2000-04-14 半導体パッケージとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000112902A JP4296685B2 (ja) 2000-04-14 2000-04-14 半導体パッケージとその製造方法

Publications (2)

Publication Number Publication Date
JP2001298032A true JP2001298032A (ja) 2001-10-26
JP4296685B2 JP4296685B2 (ja) 2009-07-15

Family

ID=18624969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000112902A Expired - Fee Related JP4296685B2 (ja) 2000-04-14 2000-04-14 半導体パッケージとその製造方法

Country Status (1)

Country Link
JP (1) JP4296685B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332686A (ja) * 2006-07-03 2006-12-07 Matsushita Electric Ind Co Ltd 固体撮像装置
US7586529B2 (en) 2003-10-23 2009-09-08 Panasonic Corporation Solid-state imaging device
JP2015065206A (ja) * 2013-09-24 2015-04-09 日本電気株式会社 モジュール部品及びモジュール部品の製造方法
JP2016014656A (ja) * 2014-06-12 2016-01-28 株式会社フジクラ 半導体装置及びその製造方法
CN113113837A (zh) * 2021-04-07 2021-07-13 深圳市东飞凌科技有限公司 管座固定装置以及固晶设备

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7586529B2 (en) 2003-10-23 2009-09-08 Panasonic Corporation Solid-state imaging device
US7719585B2 (en) 2003-10-23 2010-05-18 Panasonic Corporation Solid-state imaging device
JP2006332686A (ja) * 2006-07-03 2006-12-07 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2015065206A (ja) * 2013-09-24 2015-04-09 日本電気株式会社 モジュール部品及びモジュール部品の製造方法
JP2016014656A (ja) * 2014-06-12 2016-01-28 株式会社フジクラ 半導体装置及びその製造方法
CN113113837A (zh) * 2021-04-07 2021-07-13 深圳市东飞凌科技有限公司 管座固定装置以及固晶设备

Also Published As

Publication number Publication date
JP4296685B2 (ja) 2009-07-15

Similar Documents

Publication Publication Date Title
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
US6358773B1 (en) Method of making substrate for use in forming image sensor package
US6627976B1 (en) Leadframe for semiconductor package and mold for molding the same
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
EP1473775B1 (en) Method for producing solid-state imaging device
JP2002237563A (ja) モールドされた電子部品
US6645792B2 (en) Lead frame and method for fabricating resin-encapsulated semiconductor device
JP2001298032A (ja) 半導体パッケージとその製造方法
JP3259377B2 (ja) 半導体装置
US20190371713A1 (en) Semiconductor device and method of manufacturing the same
JP2003254988A (ja) 力学量センサおよびその製造方法
JPH10247695A (ja) 半導体装置
JP2634249B2 (ja) 半導体集積回路モジュール
JP4038942B2 (ja) 半導体装置及びその製造方法
KR960003854B1 (ko) 반도체 장치 제조방법
JPH08167685A (ja) 半導体装置の製造方法
JP3201063B2 (ja) 半導体装置
JP3070795B2 (ja) 半導体装置用箱形樹脂成形体の成形方法およびそれによって成形された箱形樹脂成形体
JPH08181270A (ja) 樹脂封止型半導体装置用リードフレームとそれを用いた半導体装置およびその製造方法
JPH0839617A (ja) モールド成形品およびその金型
JPS63170949A (ja) 半導体装置
JP2007227687A (ja) 固体撮像装置およびその製造方法
JP3682756B2 (ja) 半導体装置
JPS60111432A (ja) 半導体装置用樹脂封止金型

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090406

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees