JP4038942B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4038942B2
JP4038942B2 JP21944199A JP21944199A JP4038942B2 JP 4038942 B2 JP4038942 B2 JP 4038942B2 JP 21944199 A JP21944199 A JP 21944199A JP 21944199 A JP21944199 A JP 21944199A JP 4038942 B2 JP4038942 B2 JP 4038942B2
Authority
JP
Japan
Prior art keywords
package
solid
state imaging
eject pin
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21944199A
Other languages
English (en)
Other versions
JP2001044314A (ja
Inventor
光司 土屋
晴美 落合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP21944199A priority Critical patent/JP4038942B2/ja
Publication of JP2001044314A publication Critical patent/JP2001044314A/ja
Application granted granted Critical
Publication of JP4038942B2 publication Critical patent/JP4038942B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子を樹脂製のパッケージ内に気密封止してなる半導体装置とその製造方法に関する。
【0002】
【従来の技術】
一般に、CCD(Charge Coupled Device) センサ等の固体撮像装置では、中空型のパッケージ構造が採用されている。また近年においては、固体撮像装置等の低コスト化を主な目的として、モールド樹脂による中空パッケージが採用されている。
【0003】
図5は従来における固体撮像装置の構成を示すもので、(a)はその平面図、(b)はその断面図である。図示した固体撮像装置31においては、パッケージ32内に固体撮像素子33が収納配置されている。パッケージ32の内面には、リードフレームによるリード端子34のインナーリード35が臨んでいる。インナーリード35は金属細線36を介して固体撮像素子33に電気的に接続されている。また、パッケージ32の上面には気密封止用のキャップ37が接着されている。
【0004】
上記構成の固体撮像装置31の製造工程のなかで、パッケージ32をモールド成形する場合は、図6に示すように、成形金型38のキャビティにモールド樹脂を充填してパッケージ32を成形したのち、成形金型38からパッケージ(成形品)32を抜き出すためにイジェクトピン39が必要とされる。通常、イジェクトピン39は、パッケージ全体にバランス良く抜き荷重を加えるため、パッケージ32上面のコーナー部に対応する位置に設けられる。したがって、イジェクトピン39で成形金型38から抜き出されたパッケージ32の上面コーナー部には、イジェクトピン39の当接による跡形(以下、イジェクトピン跡という)40が残る(図5参照)。
【0005】
そうした場合、イジェクトピン跡40の外縁部には、成形金型38とイジェクトピン39間の間隙に漏れ出た樹脂により、図7に示すように縦バリ41が形成される。この縦バリ41は、パッケージ32上面にキャップ37を接着するときの弊害となる。そのため従来では、パッケージ32上面のコーナー部にバリ逃げ用の段差42を設けて、縦バリ41がパッケージ32上面(キャップ37との接着面)から突出しないように配慮している。
【0006】
但し、パッケージ32上面のコーナー部に段差42を設けると、そのコーナー部でパッケージ32とキャップ37との接着代を十分に確保できなくなるため気密性が低下してしまう。この対策として本出願人は、先の図5(a)に示すようにパッケージ32上面のコーナー部内側を面取り形状43又はR形状43′とすることにより、パッケージ32の外形寸法を大きくすることなく、コーナー部での接着代d1を他の部分の接着代d2と同等に確保する技術を既に提案している(特開平06−125017号公報を参照)。
【0007】
【発明が解決しようとする課題】
ところで、CCDリニアセンサ等の固体撮像装置31では、固体撮像素子33の外形に合わせてパッケージ32が長尺状に形成されることから、モールド成形時の離型性が悪くなる。そのため、パッケージ32上面のコーナー部だけにイジェクトピン39を当接させるだけでは、成形金型38からパッケージ32を抜き出すことが困難になる。また、仮に抜き出すことができたとしても、パッケージ32上面のコーナー部にイジェクトピン39による抜き荷重が強く加わるため、パッケージ32に反り等の変形が生じやすくなる。
【0008】
したがって、長尺状のパッケージ32をモールド成形する場合には、パッケージ32上面のコーナー部(四隅)に加えて、パッケージ32上面の長手方向中間部にもイジェクトピン39を当接させる必要がある。そうした場合、パッケージ32上面のコーナー部と同様に長手方向中間部にバリ逃げ用の段差42を設けると、その部分での接着代d3が非常に小さくなる。その結果、パッケージ32内に十分な気密性をもって固体撮像素子33を封止することができなくなる。こうした不具合は、パッケージが大型化した固体撮像装置(例えば、CCDエリアセンサ等)でも同様に生じる。
【0009】
本発明は、上記課題を解決するためになされたもので、その目的とするところは、パッケージの形状やサイズにかかわらず、十分な気密性をもって半導体素子を封止することができる半導体装置とその製造方法を提供することにある。
【0010】
【課題を解決するための手段】
本発明に係る半導体装置では、素子収納空間を形成するとともに、その素子収納空間内で素子搭載面よりも高位に配置形成された段付面を有し、かつその段付面にモールド成形時のイジェクトピン跡が形成された樹脂製のパッケージと、このパッケージの素子搭載面に搭載された半導体素子と、パッケージの上面に接着された気密封止用の蓋体とを備えた構成を採用している。
【0011】
上記構成の半導体装置においては、パッケージの素子空間領域内の段付面にモールド成形時のイジェクトピン跡を形成したことにより、このイジェクトピン跡の外縁部に生じる縦バリも素子空間領域内に収まることになる。これにより、パッケージが長尺化或いは大型化しても、パッケージ上面に十分な接着代をもって蓋体を接着することが可能となる。
【0012】
また本発明に係る半導体装置の製造方法では、素子収納空間を形成するとともに、その素子収納空間内で素子搭載面よりも高位に配置形成される段付面を有する樹脂製のパッケージを成形金型を用いてモールド成形する際に、成形金型からパッケージを抜き出すための複数のイジェクトピンのうち、少なくとも一つを段付面に当接させるようにしている。
【0013】
この半導体装置の製造方法においては、パッケージの素子収納空間内に形成された段付面にイジェクトピンを当接させることにより、パッケージ上面に蓋体を接着する際の接着代を減少させずに、イジェクトピンの数(当接箇所)を増やすことができる。これにより、パッケージが長尺化或いは大型化しても、成形金型から容易にパッケージを抜き出すことが可能となる。
【0014】
【発明の実施の形態】
以下、例えばCCDリニアセンサを構成する固体撮像装置に適用した場合の本発明の実施の形態につき、図面を参照しつつ詳細に説明する。
【0015】
図1は本発明の実施形態に係る固体撮像装置の構成を示すもので、(a)はその平面図、(b)はその断面図である。図示した固体撮像装置1において、パッケージ2は、例えばエポキシ系樹脂等のモールド樹脂によって一体成形されている。また、パッケージ2は平面視略長方形の長尺構造をなすとともに、断面略凹状の素子収納空間2Aを形成している。
【0016】
パッケージ2の凹部底面には素子搭載面2Bが設けられている。この素子搭載面2Bは、後述する固体撮像素子3の平面積よりも大きな面積をもって形成されている。また、パッケージ2の凹部内には、上記素子搭載面2Bよりも高位に段付面2Cが配置形成されている。段付面2Cは、パッケージ2の長手方向に沿って素子搭載面2Bの両サイドに設けられている。
【0017】
パッケージ2の素子搭載面2Bには固体撮像素子3が搭載され、この状態で素子収納領域2Aに固体撮像装置3が収納固定されている。固体撮像素子3は細長い四角柱状(バー状)のチップ構造をなすもので、その主面(図の素子上面)に図示せぬ受光センサ部と電極部を有している。このうち、電極部は固体撮像素子3の長手方向両端部に配置され、その間に受光センサ部が配置されている。
【0018】
パッケージ2の凹部内には、リードフレームに形成される外部引出用のリード端子4と一体構造をなす複数のインナーリード5が臨んでいる。これらのインナーリード5は、上記素子搭載面2Bに搭載された固体撮像素子3に近接するかたちでパッケージ2の段付面2C上に配置形成されている。また、各々のインナーリード5は、前述した固体撮像素子3の電極配置に合わせて段付面2Cの両端寄りに配置されている。そして、各々のインナーリード5とこれに対応する固体撮像素子3の電極とが金線等の金属細線6を介して電気的に接続されている。
【0019】
さらに、パッケージ2の上面には、素子収納空間2Aを閉塞するかたちでキャップ(蓋体)7が接着されている。キャップ7は、光透過性の高い板状の光学ガラス等からなるもので、平面的にはパッケージ2の外形寸法よりも若干小さい長方形をなしている。そして、このキャップ7によりパッケージ2内に固体撮像素子3が気密状態に封止されている。
【0020】
パッケージ2上面のコーナー部(四隅)には、該パッケージ2上面よりも低位となるようにバリ逃げ用の段差8が設けられ、この段差8面にモールド成形時のイジェクトピン跡9が形成されている。また、パッケージ2上面のコーナー部内側は面取り形状10又はR形状10′に形成されている。これにより、パッケージ2上面に対しては、段差8部分を除いた接着面積(図1(a)のハッチング領域)をもってキャップ7が接着され、かつ段差8によるコーナー部での接着代の縮小分が補われている。さらに、パッケージ2凹部内の段付面2Cにも、モールド成形時のイジェクトピン跡9が形成されている。このイジェクトピン跡9は、インナーリード5の形成位置を避けて、各段付面2Cの長手方向中間部に一つずつ形成されている。
【0021】
次に、上記構成の固体撮像装置1の製造方法として、特に、パッケージ2をモールド成形する際の成形方法につき、図2を用いて説明する。
【0022】
先ず、図2(a)に示すように、上型11Aと下型11Bからなる成形金型11の間にリード端子4を有するリードフレームをセットし、このリードフレームを挟み込むように成形金型11を閉じる。このとき、上型11Aには、上記パッケージ2の上面コーナー部(四隅)と段付面2Cの長手方向中間部に対応する位置にそれぞれイジェクトピン12Aが配置され、下型11Bには、パッケージ2の下面コーナー部とその長手方向の中間部に対応する位置にそれぞれイジェクトピン12Bが配置される。また、成形金型11で区画形成されるキャビティ11C内には、リード端子4のインナーリード5が延出する状態に配置される。
【0023】
次に、図2(b)に示すように、成形金型11のキャビティ11C内に溶融樹脂を注入,充填したのち、その状態を所定の時間保持して樹脂を硬化させることにより、モールド樹脂からなるパッケージ2を成形する。次いで、成形金型11を開いて上型11Aと下型11Bを互いに離間させる。このとき、パッケージ2の上面コーナー部と段付面2B(図1参照)にはそれぞれイジェクトピン12Aの当接による抜き荷重が加えられ、パッケージ2の下面にはイジェクトピン12Bによる抜き荷重が加えられる。これにより、成形金型11からパッケージ(成形品)2が抜き出される。
【0024】
このような成形方法においては、パッケージ2の上面コーナー部に加えて、段付面2Cの長手方向中間部にもイジェクトピン12Aを当接させることにより、、パッケージ2上面にキャップ7を接着する際の接着代を減少させずに、イジェクトピンの数(当接箇所)を増やすことができる。これにより、成形金型11からパッケージ2を抜き出すにあたって、特定の一箇所に過大な抜き荷重を加えることなく、パッケージ2全体にバランス良く抜き荷重を加えることが可能となる。その結果、長尺状のパッケージ2であっても、成形金型11から簡単かつスムーズに抜き出すことが可能となるため、モールド成形時におけるパッケージ2の変形(反り等)を防止することができる。
【0025】
また、上記成形方法を用いて得られる固体撮像装置1においては、パッケージ2内の段付面2Cにイジェクトピン跡9が形成されるものの、このイジェクトピン9の外縁部に生じる縦バリは素子収納領域2A内に収まることになる。また、キャップ7が接着されるパッケージ2の上面では、そのコーナー部だけにイジェクトピン跡9が形成された状態となる。これにより、パッケージ2上面のコーナー部には、その内側を面取り形状10又はR形状10’とすることで十分な接着代d1を確保することができる。また、パッケージ2上面のコーナー部以外の箇所にはイジェクトピン跡9が存在しないため、いずれの箇所でも十分な接着代d2を確保することができる。その結果、パッケージ2上面の全周にわたって十分な接着代を確保することが可能となるため、パッケージ2の素子収納空間2Aに高い気密性をもって固体撮像素子3を封止することができる。
【0026】
さらに、パッケージ2内の段付面2Cに縦バリによるイジェクトピン跡9が形成されても、その縦バリが固体撮像装置1の特性や品質に悪影響を及ぼすことがないため、何らの不具合を招くことなく、モールド成形時の離型性と固体撮像装置1の気密性を高めることが可能となる。
【0027】
なお、上記実施形態においては、パッケージ2のモールド成形に際して、パッケージ2上面のコーナー部に加え、段付面2Cの長手方向中間部にもイジェクトピン12Aを当接させて成形金型11からパッケージ2を抜き出し、これによってパッケージ1の上面コーナー部と段付面2Cにイジェクトピン跡9が形成された固体撮像装置1を得るようにしたが、本発明はこれに限定されることなく、種々の応用が可能である。
【0028】
即ち、パッケージ2の各段付面2Cに対応する成形金型11の所定部位に、インナーリード5との位置的な干渉を避けて合計4つ(またはそれ以上)のイジェクトピン12Aを設け、これらのイジェクトピン12Aをパッケージ2の各段付面2Cに当接させることにより、図3に示すように、一つの段付面2Cに2つ(またはそれ以上)のイジェクトピン跡9を形成するものであってもよい。
【0029】
また、パッケージ2の段付面2Cの長手寸法とその面上に形成されるインナーリード5の配置を適宜設定することにより、パッケージ2の段付面2Cだけにイジェクトピン12Aを当接させて成形金型11からパッケージ2を抜き出すことも可能である。具体的には、パッケージ2の各段付面2Cの両端部に、それぞれインナーリード5の形成領域に隣接してイジェクトピン12を当接するための当接領域を確保し、これらの当接領域とその間の中間部にイジェクトピン12Aを当接させて成形金型11からパッケージ2を抜き出す。この場合においても、パッケージ2全体にバランス良く抜き荷重を加えることができるため、成形金型11から簡単かつスムーズにパッケージ2を抜き出すことが可能となる。
【0030】
また、このようにして得られた固体撮像装置1においては、パッケージ2上面のコーナー部にイジェクトピン跡9が存在しなくなるため、そのコーナー部内側を面取り形状10またはR形状10′としなくても、パッケージ2上面の全周にわたって十分な接着代を確保することが可能となる。
【0031】
さらに他の応用例として、パッケージ2の凹部内に、インナーリード5が形成される面とは別個に段付面を設け、この段付面にイジェクトピン12Aを当接させてイジェクトピン跡を形成したものであってもよい。
【0032】
これに加えて、上記実施形態においては、モールド樹脂からなる一体構造のパッケージ2を備えた固体撮像装置1を例示したが、これ以外にも、例えば図4に示すように、モールド樹脂からなる第1のパッケージ部品21と、セラミックス、アルミニウム等の金属又はガラス等からなる第2のパッケージ部品22を互いに接着して中空型のパッケージを構成したものにも同様に適用可能である。
【0033】
上記図4に示すパッケージ構造を採用した固体撮像装置1においては、第1のパッケージ部品21の凹部底面に長孔が形成され、その長孔を下から閉塞する第2のパッケージ部品22の上面に固体撮像素子3が搭載されることになる。また、かかるパッケージ構造の場合は、リードフレームによるリード端子4をインサートして第1のパッケージ部品21をモールド成形する際に、段付面21A部分の肉厚(樹脂厚)が薄くなるため、そこに当接させるイジェクトピンの数を増やすことで一箇所に加わる抜き荷重を小さくすることが望ましい。
【0034】
また本発明は、前述したCCDリニアセンサ或いはCCDエリアセンサ等の固体撮像装置に限らず、樹脂製の中空パッケージを用いて半導体素子を気密封止してなる半導体装置(例えば、EPROM等)とその製造方法全般に広く適用できるものである。
【0035】
【発明の効果】
以上説明したように、本発明に係る半導体装置によれば、パッケージの素子空間領域内の段付面にモールド成形時のイジェクトピン跡を形成したことにより、パッケージが長尺化或いは大型化しても、パッケージ上面に十分な接着代をもって蓋体を接着することができる。これにより、パッケージの素子空間領域内に高い気密性をもって半導体素子を封止することが可能となる。
【0036】
また、本発明に係る半導体装置の製造方法によれば、パッケージの素子収納空間内に形成された段付面にイジェクトピンを当接させることにより、パッケージが長尺化或いは大型化しても、成形金型から容易にパッケージを抜き出すことができる。これにより、モールド成形時におけるパッケージの変形(反り等)を防止して歩留りを向上させることが可能となる。さらに、かかる製造方法によって得られた半導体装置では、パッケージの段付面にイジェクトピン跡が形成された構造となることから、上記同様にパッケージ上面に十分な接着代をもって蓋体を接着し、高い気密性を確保することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る固体撮像装置の構成を示す図である。
【図2】本発明の実施形態に係るモールド成形時の状態説明図である。
【図3】本発明の応用例の一つを示す平面図である。
【図4】本発明の適用例を示す断面図である。
【図5】従来における固体撮像装置の構成を示す図である。
【図6】従来におけるモールド成形時の要部断面図である。
【図7】図5のA−A断面図である。
【符号の説明】
1…固体撮像装置、2…パッケージ、2A…素子収納空間、2B…素子搭載面、2C…段付面、3…固体撮像素子、4…リード端子、5…インナーリード、6…金属細線、7…キャップ、9…イジェクトピン跡、11…成形金型、11A…上型、11B…下型、12A,12B…イジェクトピン

Claims (2)

  1. 素子収納空間を形成するとともに、前記素子収納空間内で素子搭載面よりも高位に配置形成された段付面を有し、かつ前記段付面にモールド成形時のイジェクトピン跡が形成された樹脂製のパッケージと、
    前記パッケージの素子搭載面に搭載された半導体素子と、
    前記パッケージの上面に接着された気密封止用の蓋体と
    を備えることを特徴とする半導体装置。
  2. 素子収納空間を形成するとともに、前記素子収納空間内で素子搭載面よりも高位に配置形成される段付面を有する樹脂製のパッケージを成形金型を用いてモールド成形する際に、
    前記成形金型から前記パッケージを抜き出すための複数のイジェクトピンのうち、少なくとも一つを前記段付面に当接させる
    ことを特徴とする半導体装置の製造方法。
JP21944199A 1999-08-03 1999-08-03 半導体装置及びその製造方法 Expired - Fee Related JP4038942B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21944199A JP4038942B2 (ja) 1999-08-03 1999-08-03 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21944199A JP4038942B2 (ja) 1999-08-03 1999-08-03 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001044314A JP2001044314A (ja) 2001-02-16
JP4038942B2 true JP4038942B2 (ja) 2008-01-30

Family

ID=16735469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21944199A Expired - Fee Related JP4038942B2 (ja) 1999-08-03 1999-08-03 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4038942B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3991961B2 (ja) * 2002-09-05 2007-10-17 日亜化学工業株式会社 側面発光型発光装置
TWI292961B (en) 2002-09-05 2008-01-21 Nichia Corp Semiconductor device and an optical device using the semiconductor device
JP2005186294A (ja) * 2003-12-24 2005-07-14 Konica Minolta Holdings Inc インクジェットヘッドのマニホールド

Also Published As

Publication number Publication date
JP2001044314A (ja) 2001-02-16

Similar Documents

Publication Publication Date Title
US7410836B2 (en) Method for fabricating a photosensitive semiconductor package
US7691678B2 (en) Solid-state imaging device and method for manufacturing the same
JP3782406B2 (ja) 固体撮像装置およびその製造方法
CN111010498B (zh) 基于一体封装工艺的摄像模组
JP3782405B2 (ja) 固体撮像装置およびその製造方法
JP3630447B2 (ja) 固体撮像素子の製造方法
US20010013639A1 (en) Ball-grid-array semiconductor with protruding terminals
KR20060000763A (ko) 와이어 본딩 패키지를 포함하는 이미지 센서 모듈 구조물및 그 제조방법
US20090290054A1 (en) Solid-state imaging device
US20050037538A1 (en) Method for manufacturing solid-state imaging devices
JP4038942B2 (ja) 半導体装置及びその製造方法
US20100213586A1 (en) Semiconductor package and manufacturing method thereof
JP4219943B2 (ja) 固体撮像装置
JP3259377B2 (ja) 半導体装置
JPH10247695A (ja) 半導体装置
JP4296685B2 (ja) 半導体パッケージとその製造方法
JPH10303690A (ja) 表面弾性波装置及びその製造方法
JP2973506B2 (ja) 樹脂封止形半導体装置の製造方法
JP4070775B2 (ja) 半導体装置
JPH0669366A (ja) 半導体装置実装体及び実装方法
JP2001332573A (ja) 樹脂封止金型、半導体装置の製造方法及び半導体装置
JP3250277B2 (ja) 半導体装置
JP2009194057A (ja) 半導体装置およびその製造方法、並びに、電子機器
JP2007227687A (ja) 固体撮像装置およびその製造方法
JPH0897358A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060216

A977 Report on retrieval

Effective date: 20071012

Free format text: JAPANESE INTERMEDIATE CODE: A971007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20071016

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071029

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20101116

LAPS Cancellation because of no payment of annual fees