JP2001044314A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001044314A
JP2001044314A JP21944199A JP21944199A JP2001044314A JP 2001044314 A JP2001044314 A JP 2001044314A JP 21944199 A JP21944199 A JP 21944199A JP 21944199 A JP21944199 A JP 21944199A JP 2001044314 A JP2001044314 A JP 2001044314A
Authority
JP
Japan
Prior art keywords
package
solid
state imaging
imaging device
molding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21944199A
Other languages
English (en)
Other versions
JP4038942B2 (ja
Inventor
Koji Tsuchiya
光司 土屋
Harumi Ochiai
晴美 落合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP21944199A priority Critical patent/JP4038942B2/ja
Publication of JP2001044314A publication Critical patent/JP2001044314A/ja
Application granted granted Critical
Publication of JP4038942B2 publication Critical patent/JP4038942B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 パッケージの形状やサイズにかかわらず、十
分な気密性をもって固体撮像素子を封止できるようにす
る。 【解決手段】 素子収納空間2Aを形成するとともに、
素子収納空間2A内で素子搭載面2Bよりも高位に配置
形成される段付面2Cを有する樹脂製のパッケージ2を
成形金型を用いてモールド成形する際に、成形金型から
パッケージ2を抜き出すための複数のイジェクトピンの
うち、少なくとも一つを段付面2Cに当接させることに
より、段付面2Cにイジェクトピン跡9が形成された固
体撮像装置1を得る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子を樹脂
製のパッケージ内に気密封止してなる半導体装置とその
製造方法に関する。
【0002】
【従来の技術】一般に、CCD(Charge Coupled Devic
e) センサ等の固体撮像装置では、中空型のパッケージ
構造が採用されている。また近年においては、固体撮像
装置等の低コスト化を主な目的として、モールド樹脂に
よる中空パッケージが採用されている。
【0003】図5は従来における固体撮像装置の構成を
示すもので、(a)はその平面図、(b)はその断面図
である。図示した固体撮像装置31においては、パッケ
ージ32内に固体撮像素子33が収納配置されている。
パッケージ32の内面には、リードフレームによるリー
ド端子34のインナーリード35が臨んでいる。インナ
ーリード35は金属細線36を介して固体撮像素子33
に電気的に接続されている。また、パッケージ32の上
面には気密封止用のキャップ37が接着されている。
【0004】上記構成の固体撮像装置31の製造工程の
なかで、パッケージ32をモールド成形する場合は、図
6に示すように、成形金型38のキャビティにモールド
樹脂を充填してパッケージ32を成形したのち、成形金
型38からパッケージ(成形品)32を抜き出すために
イジェクトピン39が必要とされる。通常、イジェクト
ピン39は、パッケージ全体にバランス良く抜き荷重を
加えるため、パッケージ32上面のコーナー部に対応す
る位置に設けられる。したがって、イジェクトピン39
で成形金型38から抜き出されたパッケージ32の上面
コーナー部には、イジェクトピン39の当接による跡形
(以下、イジェクトピン跡という)40が残る(図5参
照)。
【0005】そうした場合、イジェクトピン跡40の外
縁部には、成形金型38とイジェクトピン39間の間隙
に漏れ出た樹脂により、図7に示すように縦バリ41が
形成される。この縦バリ41は、パッケージ32上面に
キャップ37を接着するときの弊害となる。そのため従
来では、パッケージ32上面のコーナー部にバリ逃げ用
の段差42を設けて、縦バリ41がパッケージ32上面
(キャップ37との接着面)から突出しないように配慮
している。
【0006】但し、パッケージ32上面のコーナー部に
段差42を設けると、そのコーナー部でパッケージ32
とキャップ37との接着代を十分に確保できなくなるた
め気密性が低下してしまう。この対策として本出願人
は、先の図5(a)に示すようにパッケージ32上面の
コーナー部内側を面取り形状43又はR形状43′とす
ることにより、パッケージ32の外形寸法を大きくする
ことなく、コーナー部での接着代d1を他の部分の接着
代d2と同等に確保する技術を既に提案している(特開
平06−125017号公報を参照)。
【0007】
【発明が解決しようとする課題】ところで、CCDリニ
アセンサ等の固体撮像装置31では、固体撮像素子33
の外形に合わせてパッケージ32が長尺状に形成される
ことから、モールド成形時の離型性が悪くなる。そのた
め、パッケージ32上面のコーナー部だけにイジェクト
ピン39を当接させるだけでは、成形金型38からパッ
ケージ32を抜き出すことが困難になる。また、仮に抜
き出すことができたとしても、パッケージ32上面のコ
ーナー部にイジェクトピン39による抜き荷重が強く加
わるため、パッケージ32に反り等の変形が生じやすく
なる。
【0008】したがって、長尺状のパッケージ32をモ
ールド成形する場合には、パッケージ32上面のコーナ
ー部(四隅)に加えて、パッケージ32上面の長手方向
中間部にもイジェクトピン39を当接させる必要があ
る。そうした場合、パッケージ32上面のコーナー部と
同様に長手方向中間部にバリ逃げ用の段差42を設ける
と、その部分での接着代d3が非常に小さくなる。その
結果、パッケージ32内に十分な気密性をもって固体撮
像素子33を封止することができなくなる。こうした不
具合は、パッケージが大型化した固体撮像装置(例え
ば、CCDエリアセンサ等)でも同様に生じる。
【0009】本発明は、上記課題を解決するためになさ
れたもので、その目的とするところは、パッケージの形
状やサイズにかかわらず、十分な気密性をもって半導体
素子を封止することができる半導体装置とその製造方法
を提供することにある。
【0010】
【課題を解決するための手段】本発明に係る半導体装置
では、素子収納空間を形成するとともに、その素子収納
空間内で素子搭載面よりも高位に配置形成された段付面
を有し、かつその段付面にモールド成形時のイジェクト
ピン跡が形成された樹脂製のパッケージと、このパッケ
ージの素子搭載面に搭載された半導体素子と、パッケー
ジの上面に接着された気密封止用の蓋体とを備えた構成
を採用している。
【0011】上記構成の半導体装置においては、パッケ
ージの素子空間領域内の段付面にモールド成形時のイジ
ェクトピン跡を形成したことにより、このイジェクトピ
ン跡の外縁部に生じる縦バリも素子空間領域内に収まる
ことになる。これにより、パッケージが長尺化或いは大
型化しても、パッケージ上面に十分な接着代をもって蓋
体を接着することが可能となる。
【0012】また本発明に係る半導体装置の製造方法で
は、素子収納空間を形成するとともに、その素子収納空
間内で素子搭載面よりも高位に配置形成される段付面を
有する樹脂製のパッケージを成形金型を用いてモールド
成形する際に、成形金型からパッケージを抜き出すため
の複数のイジェクトピンのうち、少なくとも一つを段付
面に当接させるようにしている。
【0013】この半導体装置の製造方法においては、パ
ッケージの素子収納空間内に形成された段付面にイジェ
クトピンを当接させることにより、パッケージ上面に蓋
体を接着する際の接着代を減少させずに、イジェクトピ
ンの数(当接箇所)を増やすことができる。これによ
り、パッケージが長尺化或いは大型化しても、成形金型
から容易にパッケージを抜き出すことが可能となる。
【0014】
【発明の実施の形態】以下、例えばCCDリニアセンサ
を構成する固体撮像装置に適用した場合の本発明の実施
の形態につき、図面を参照しつつ詳細に説明する。
【0015】図1は本発明の実施形態に係る固体撮像装
置の構成を示すもので、(a)はその平面図、(b)は
その断面図である。図示した固体撮像装置1において、
パッケージ2は、例えばエポキシ系樹脂等のモールド樹
脂によって一体成形されている。また、パッケージ2は
平面視略長方形の長尺構造をなすとともに、断面略凹状
の素子収納空間2Aを形成している。
【0016】パッケージ2の凹部底面には素子搭載面2
Bが設けられている。この素子搭載面2Bは、後述する
固体撮像素子3の平面積よりも大きな面積をもって形成
されている。また、パッケージ2の凹部内には、上記素
子搭載面2Bよりも高位に段付面2Cが配置形成されて
いる。段付面2Cは、パッケージ2の長手方向に沿って
素子搭載面2Bの両サイドに設けられている。
【0017】パッケージ2の素子搭載面2Bには固体撮
像素子3が搭載され、この状態で素子収納領域2Aに固
体撮像装置3が収納固定されている。固体撮像素子3は
細長い四角柱状(バー状)のチップ構造をなすもので、
その主面(図の素子上面)に図示せぬ受光センサ部と電
極部を有している。このうち、電極部は固体撮像素子3
の長手方向両端部に配置され、その間に受光センサ部が
配置されている。
【0018】パッケージ2の凹部内には、リードフレー
ムに形成される外部引出用のリード端子4と一体構造を
なす複数のインナーリード5が臨んでいる。これらのイ
ンナーリード5は、上記素子搭載面2Bに搭載された固
体撮像素子3に近接するかたちでパッケージ2の段付面
2C上に配置形成されている。また、各々のインナーリ
ード5は、前述した固体撮像素子3の電極配置に合わせ
て段付面2Cの両端寄りに配置されている。そして、各
々のインナーリード5とこれに対応する固体撮像素子3
の電極とが金線等の金属細線6を介して電気的に接続さ
れている。
【0019】さらに、パッケージ2の上面には、素子収
納空間2Aを閉塞するかたちでキャップ(蓋体)7が接
着されている。キャップ7は、光透過性の高い板状の光
学ガラス等からなるもので、平面的にはパッケージ2の
外形寸法よりも若干小さい長方形をなしている。そし
て、このキャップ7によりパッケージ2内に固体撮像素
子3が気密状態に封止されている。
【0020】パッケージ2上面のコーナー部(四隅)に
は、該パッケージ2上面よりも低位となるようにバリ逃
げ用の段差8が設けられ、この段差8面にモールド成形
時のイジェクトピン跡9が形成されている。また、パッ
ケージ2上面のコーナー部内側は面取り形状10又はR
形状10′に形成されている。これにより、パッケージ
2上面に対しては、段差8部分を除いた接着面積(図1
(a)のハッチング領域)をもってキャップ7が接着さ
れ、かつ段差8によるコーナー部での接着代の縮小分が
補われている。さらに、パッケージ2凹部内の段付面2
Cにも、モールド成形時のイジェクトピン跡9が形成さ
れている。このイジェクトピン跡9は、インナーリード
5の形成位置を避けて、各段付面2Cの長手方向中間部
に一つずつ形成されている。
【0021】次に、上記構成の固体撮像装置1の製造方
法として、特に、パッケージ2をモールド成形する際の
成形方法につき、図2を用いて説明する。
【0022】先ず、図2(a)に示すように、上型11
Aと下型11Bからなる成形金型11の間にリード端子
4を有するリードフレームをセットし、このリードフレ
ームを挟み込むように成形金型11を閉じる。このと
き、上型11Aには、上記パッケージ2の上面コーナー
部(四隅)と段付面2Cの長手方向中間部に対応する位
置にそれぞれイジェクトピン12Aが配置され、下型1
1Bには、パッケージ2の下面コーナー部とその長手方
向の中間部に対応する位置にそれぞれイジェクトピン1
2Bが配置される。また、成形金型11で区画形成され
るキャビティ11C内には、リード端子4のインナーリ
ード5が延出する状態に配置される。
【0023】次に、図2(b)に示すように、成形金型
11のキャビティ11C内に溶融樹脂を注入,充填した
のち、その状態を所定の時間保持して樹脂を硬化させる
ことにより、モールド樹脂からなるパッケージ2を成形
する。次いで、成形金型11を開いて上型11Aと下型
11Bを互いに離間させる。このとき、パッケージ2の
上面コーナー部と段付面2B(図1参照)にはそれぞれ
イジェクトピン12Aの当接による抜き荷重が加えら
れ、パッケージ2の下面にはイジェクトピン12Bによ
る抜き荷重が加えられる。これにより、成形金型11か
らパッケージ(成形品)2が抜き出される。
【0024】このような成形方法においては、パッケー
ジ2の上面コーナー部に加えて、段付面2Cの長手方向
中間部にもイジェクトピン12Aを当接させることによ
り、、パッケージ2上面にキャップ7を接着する際の接
着代を減少させずに、イジェクトピンの数(当接箇所)
を増やすことができる。これにより、成形金型11から
パッケージ2を抜き出すにあたって、特定の一箇所に過
大な抜き荷重を加えることなく、パッケージ2全体にバ
ランス良く抜き荷重を加えることが可能となる。その結
果、長尺状のパッケージ2であっても、成形金型11か
ら簡単かつスムーズに抜き出すことが可能となるため、
モールド成形時におけるパッケージ2の変形(反り等)
を防止することができる。
【0025】また、上記成形方法を用いて得られる固体
撮像装置1においては、パッケージ2内の段付面2Cに
イジェクトピン跡9が形成されるものの、このイジェク
トピン9の外縁部に生じる縦バリは素子収納領域2A内
に収まることになる。また、キャップ7が接着されるパ
ッケージ2の上面では、そのコーナー部だけにイジェク
トピン跡9が形成された状態となる。これにより、パッ
ケージ2上面のコーナー部には、その内側を面取り形状
10又はR形状10’とすることで十分な接着代d1を
確保することができる。また、パッケージ2上面のコー
ナー部以外の箇所にはイジェクトピン跡9が存在しない
ため、いずれの箇所でも十分な接着代d2を確保するこ
とができる。その結果、パッケージ2上面の全周にわた
って十分な接着代を確保することが可能となるため、パ
ッケージ2の素子収納空間2Aに高い気密性をもって固
体撮像素子3を封止することができる。
【0026】さらに、パッケージ2内の段付面2Cに縦
バリによるイジェクトピン跡9が形成されても、その縦
バリが固体撮像装置1の特性や品質に悪影響を及ぼすこ
とがないため、何らの不具合を招くことなく、モールド
成形時の離型性と固体撮像装置1の気密性を高めること
が可能となる。
【0027】なお、上記実施形態においては、パッケー
ジ2のモールド成形に際して、パッケージ2上面のコー
ナー部に加え、段付面2Cの長手方向中間部にもイジェ
クトピン12Aを当接させて成形金型11からパッケー
ジ2を抜き出し、これによってパッケージ1の上面コー
ナー部と段付面2Cにイジェクトピン跡9が形成された
固体撮像装置1を得るようにしたが、本発明はこれに限
定されることなく、種々の応用が可能である。
【0028】即ち、パッケージ2の各段付面2Cに対応
する成形金型11の所定部位に、インナーリード5との
位置的な干渉を避けて合計4つ(またはそれ以上)のイ
ジェクトピン12Aを設け、これらのイジェクトピン1
2Aをパッケージ2の各段付面2Cに当接させることに
より、図3に示すように、一つの段付面2Cに2つ(ま
たはそれ以上)のイジェクトピン跡9を形成するもので
あってもよい。
【0029】また、パッケージ2の段付面2Cの長手寸
法とその面上に形成されるインナーリード5の配置を適
宜設定することにより、パッケージ2の段付面2Cだけ
にイジェクトピン12Aを当接させて成形金型11から
パッケージ2を抜き出すことも可能である。具体的に
は、パッケージ2の各段付面2Cの両端部に、それぞれ
インナーリード5の形成領域に隣接してイジェクトピン
12を当接するための当接領域を確保し、これらの当接
領域とその間の中間部にイジェクトピン12Aを当接さ
せて成形金型11からパッケージ2を抜き出す。この場
合においても、パッケージ2全体にバランス良く抜き荷
重を加えることができるため、成形金型11から簡単か
つスムーズにパッケージ2を抜き出すことが可能とな
る。
【0030】また、このようにして得られた固体撮像装
置1においては、パッケージ2上面のコーナー部にイジ
ェクトピン跡9が存在しなくなるため、そのコーナー部
内側を面取り形状10またはR形状10′としなくて
も、パッケージ2上面の全周にわたって十分な接着代を
確保することが可能となる。
【0031】さらに他の応用例として、パッケージ2の
凹部内に、インナーリード5が形成される面とは別個に
段付面を設け、この段付面にイジェクトピン12Aを当
接させてイジェクトピン跡を形成したものであってもよ
い。
【0032】これに加えて、上記実施形態においては、
モールド樹脂からなる一体構造のパッケージ2を備えた
固体撮像装置1を例示したが、これ以外にも、例えば図
4に示すように、モールド樹脂からなる第1のパッケー
ジ部品21と、セラミックス、アルミニウム等の金属又
はガラス等からなる第2のパッケージ部品22を互いに
接着して中空型のパッケージを構成したものにも同様に
適用可能である。
【0033】上記図4に示すパッケージ構造を採用した
固体撮像装置1においては、第1のパッケージ部品21
の凹部底面に長孔が形成され、その長孔を下から閉塞す
る第2のパッケージ部品22の上面に固体撮像素子3が
搭載されることになる。また、かかるパッケージ構造の
場合は、リードフレームによるリード端子4をインサー
トして第1のパッケージ部品21をモールド成形する際
に、段付面21A部分の肉厚(樹脂厚)が薄くなるた
め、そこに当接させるイジェクトピンの数を増やすこと
で一箇所に加わる抜き荷重を小さくすることが望まし
い。
【0034】また本発明は、前述したCCDリニアセン
サ或いはCCDエリアセンサ等の固体撮像装置に限ら
ず、樹脂製の中空パッケージを用いて半導体素子を気密
封止してなる半導体装置(例えば、EPROM等)とそ
の製造方法全般に広く適用できるものである。
【0035】
【発明の効果】以上説明したように、本発明に係る半導
体装置によれば、パッケージの素子空間領域内の段付面
にモールド成形時のイジェクトピン跡を形成したことに
より、パッケージが長尺化或いは大型化しても、パッケ
ージ上面に十分な接着代をもって蓋体を接着することが
できる。これにより、パッケージの素子空間領域内に高
い気密性をもって半導体素子を封止することが可能とな
る。
【0036】また、本発明に係る半導体装置の製造方法
によれば、パッケージの素子収納空間内に形成された段
付面にイジェクトピンを当接させることにより、パッケ
ージが長尺化或いは大型化しても、成形金型から容易に
パッケージを抜き出すことができる。これにより、モー
ルド成形時におけるパッケージの変形(反り等)を防止
して歩留りを向上させることが可能となる。さらに、か
かる製造方法によって得られた半導体装置では、パッケ
ージの段付面にイジェクトピン跡が形成された構造とな
ることから、上記同様にパッケージ上面に十分な接着代
をもって蓋体を接着し、高い気密性を確保することが可
能となる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る固体撮像装置の構成を
示す図である。
【図2】本発明の実施形態に係るモールド成形時の状態
説明図である。
【図3】本発明の応用例の一つを示す平面図である。
【図4】本発明の適用例を示す断面図である。
【図5】従来における固体撮像装置の構成を示す図であ
る。
【図6】従来におけるモールド成形時の要部断面図であ
る。
【図7】図5のA−A断面図である。
【符号の説明】
1…固体撮像装置、2…パッケージ、2A…素子収納空
間、2B…素子搭載面、2C…段付面、3…固体撮像素
子、4…リード端子、5…インナーリード、6…金属細
線、7…キャップ、9…イジェクトピン跡、11…成形
金型、11A…上型、11B…下型、12A,12B…
イジェクトピン

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 素子収納空間を形成するとともに、前記
    素子収納空間内で素子搭載面よりも高位に配置形成され
    た段付面を有し、かつ前記段付面にモールド成形時のイ
    ジェクトピン跡が形成された樹脂製のパッケージと、 前記パッケージの素子搭載面に搭載された半導体素子
    と、 前記パッケージの上面に接着された気密封止用の蓋体と
    を備えることを特徴とする半導体装置。
  2. 【請求項2】 素子収納空間を形成するとともに、前記
    素子収納空間内で素子搭載面よりも高位に配置形成され
    る段付面を有する樹脂製のパッケージを成形金型を用い
    てモールド成形する際に、 前記成形金型から前記パッケージを抜き出すための複数
    のイジェクトピンのうち、少なくとも一つを前記段付面
    に当接させることを特徴とする半導体装置の製造方法。
JP21944199A 1999-08-03 1999-08-03 半導体装置及びその製造方法 Expired - Fee Related JP4038942B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21944199A JP4038942B2 (ja) 1999-08-03 1999-08-03 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21944199A JP4038942B2 (ja) 1999-08-03 1999-08-03 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001044314A true JP2001044314A (ja) 2001-02-16
JP4038942B2 JP4038942B2 (ja) 2008-01-30

Family

ID=16735469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21944199A Expired - Fee Related JP4038942B2 (ja) 1999-08-03 1999-08-03 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4038942B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363537A (ja) * 2002-09-05 2004-12-24 Nichia Chem Ind Ltd 半導体装置およびその製造方法、並びにその半導体装置を用いた光学装置
JP2005186294A (ja) * 2003-12-24 2005-07-14 Konica Minolta Holdings Inc インクジェットヘッドのマニホールド
US8623255B2 (en) 2002-09-05 2014-01-07 Nichia Corporation Method for making a semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363537A (ja) * 2002-09-05 2004-12-24 Nichia Chem Ind Ltd 半導体装置およびその製造方法、並びにその半導体装置を用いた光学装置
US8623255B2 (en) 2002-09-05 2014-01-07 Nichia Corporation Method for making a semiconductor device
JP2005186294A (ja) * 2003-12-24 2005-07-14 Konica Minolta Holdings Inc インクジェットヘッドのマニホールド

Also Published As

Publication number Publication date
JP4038942B2 (ja) 2008-01-30

Similar Documents

Publication Publication Date Title
CN105721754B (zh) 基于一体封装工艺的摄像模组
US7691678B2 (en) Solid-state imaging device and method for manufacturing the same
JP3782406B2 (ja) 固体撮像装置およびその製造方法
JP3782405B2 (ja) 固体撮像装置およびその製造方法
US7410836B2 (en) Method for fabricating a photosensitive semiconductor package
US6924547B2 (en) Memory card
US20010013639A1 (en) Ball-grid-array semiconductor with protruding terminals
JP5246662B2 (ja) 半導体装置用パッケージおよびその製造方法
US7268016B2 (en) Method for manufacturing solid-state imaging devices
EP1473775B1 (en) Method for producing solid-state imaging device
US6645792B2 (en) Lead frame and method for fabricating resin-encapsulated semiconductor device
JP2001044314A (ja) 半導体装置及びその製造方法
JP4219943B2 (ja) 固体撮像装置
JP2006294857A (ja) リードフレーム、半導体装置、半導体装置の製造方法および射出成型用金型
JPH11111746A (ja) 半導体装置の製造方法及びその製造装置
JPH10247695A (ja) 半導体装置
JP2001298032A (ja) 半導体パッケージとその製造方法
JP2001332573A (ja) 樹脂封止金型、半導体装置の製造方法及び半導体装置
JPH0669366A (ja) 半導体装置実装体及び実装方法
US20020033555A1 (en) Molded component and method of producing the same
JP3250277B2 (ja) 半導体装置
JP2006269840A (ja) 半導体装置およびそのための樹脂パッケージ
JP2009194057A (ja) 半導体装置およびその製造方法、並びに、電子機器
JP2560194B2 (ja) パッケージ型半導体装置の製造方法
JP2006049682A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060216

A977 Report on retrieval

Effective date: 20071012

Free format text: JAPANESE INTERMEDIATE CODE: A971007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20071016

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071029

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20101116

LAPS Cancellation because of no payment of annual fees