JPH0723961Y2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH0723961Y2 JPH0723961Y2 JP1988134797U JP13479788U JPH0723961Y2 JP H0723961 Y2 JPH0723961 Y2 JP H0723961Y2 JP 1988134797 U JP1988134797 U JP 1988134797U JP 13479788 U JP13479788 U JP 13479788U JP H0723961 Y2 JPH0723961 Y2 JP H0723961Y2
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- semiconductor element
- lead terminal
- glass
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Wire Bonding (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は半導体素子を収容するための半導体素子収納用
パッケージの改良に関するものである。
パッケージの改良に関するものである。
（従来の技術） 従来、半導体素子、特に半導体集積回路素子を収容する
ための半導体素子収納用パッケージは、上面中央部に半
導体素子が載置取着される載置部を有する矩形形状の絶
縁基体と、該絶縁基体の半導体素子載置部を囲繞するよ
うに中央部に開孔を有する絶縁枠体と、内部に収容する
半導体素子を外部の電気回路に電気的に接続するための
多数の外部リード端子とから構成されており、絶縁基体
の上面に外部リード端子及び絶縁枠体を順次載置させ、
夫々を低融点のガラスで接着固定することによって製作
されている。
ための半導体素子収納用パッケージは、上面中央部に半
導体素子が載置取着される載置部を有する矩形形状の絶
縁基体と、該絶縁基体の半導体素子載置部を囲繞するよ
うに中央部に開孔を有する絶縁枠体と、内部に収容する
半導体素子を外部の電気回路に電気的に接続するための
多数の外部リード端子とから構成されており、絶縁基体
の上面に外部リード端子及び絶縁枠体を順次載置させ、
夫々を低融点のガラスで接着固定することによって製作
されている。
かかる従来の半導体素子収納用パッケージは絶縁枠体の
開孔内に位置する絶縁基体の半導体素子載置部に半導体
素子を載置取着した後、該半導体素子の各電極をボンデ
ィングワイヤを介し外部リード端子に接続させるととも
に絶縁枠体の上部に該絶縁枠体の開孔を塞ぐよう蓋部材
を低融点のガラスを介し取着し、内部に半導体素子を気
密に封止することによって最終製品としての半導体装置
となる。
開孔内に位置する絶縁基体の半導体素子載置部に半導体
素子を載置取着した後、該半導体素子の各電極をボンデ
ィングワイヤを介し外部リード端子に接続させるととも
に絶縁枠体の上部に該絶縁枠体の開孔を塞ぐよう蓋部材
を低融点のガラスを介し取着し、内部に半導体素子を気
密に封止することによって最終製品としての半導体装置
となる。
尚、上記工程において、一般的に外部リード端子と半導
体素子の各電極とのワイヤボンド接続は、その量産性及
び作業性の点からオートワイヤボンド装置によって行わ
れており、このオートワイヤボンド装置を用いて半導体
素子の各電極と外部リード端子とをワイヤボンド接続す
る場合、該装置に外部リード端子のワイヤがボンディン
グされる位置を確認させる必要があり、ワイヤボンディ
ングの位置を認識させるために通常、外部リード端子の
ワイヤがボンディングされる先端部には、穴を設けた
り、形状を異形として位置認識用の標識が形成されてい
る。
体素子の各電極とのワイヤボンド接続は、その量産性及
び作業性の点からオートワイヤボンド装置によって行わ
れており、このオートワイヤボンド装置を用いて半導体
素子の各電極と外部リード端子とをワイヤボンド接続す
る場合、該装置に外部リード端子のワイヤがボンディン
グされる位置を確認させる必要があり、ワイヤボンディ
ングの位置を認識させるために通常、外部リード端子の
ワイヤがボンディングされる先端部には、穴を設けた
り、形状を異形として位置認識用の標識が形成されてい
る。
（考案が解決しようとする課題） しかし乍ら、この従来の半導体素子収納用パッケージ
は、外部リード端子の先端部にワイヤがボンディングさ
れる位置を認識させるための標識が形成されているもの
の外部リード端子は絶縁基体上面にガラスにより取着固
定されており、該ガラスと外部リード端子はいずれもそ
の表面が鏡面であり、同様の光沢を有することからオー
トワイヤボンド装置で外部リード端子の標識を光学的に
認識する場合、外部リード端子とガラスとのコントラス
トが不明瞭となり、その結果、外部リード端子のワイヤ
をボンディングする位置が確認できずミスボンディング
を生じてしまうという欠点を有していた。
は、外部リード端子の先端部にワイヤがボンディングさ
れる位置を認識させるための標識が形成されているもの
の外部リード端子は絶縁基体上面にガラスにより取着固
定されており、該ガラスと外部リード端子はいずれもそ
の表面が鏡面であり、同様の光沢を有することからオー
トワイヤボンド装置で外部リード端子の標識を光学的に
認識する場合、外部リード端子とガラスとのコントラス
トが不明瞭となり、その結果、外部リード端子のワイヤ
をボンディングする位置が確認できずミスボンディング
を生じてしまうという欠点を有していた。
（考案の目的） 本考案は上記欠点に鑑み案出されたもので、その目的は
オートワイヤボンド装置が外部リード端子のワイヤがボ
ンディングされる位置を容易かつ確実に認識するのを可
能とすることによって、ミスボンディングを有効に防止
し、半導体素子の各電極を所定の外部リード端子に正
確、且つ確実に接続することができる半導体素子収納用
パッケージを提供することにある。
オートワイヤボンド装置が外部リード端子のワイヤがボ
ンディングされる位置を容易かつ確実に認識するのを可
能とすることによって、ミスボンディングを有効に防止
し、半導体素子の各電極を所定の外部リード端子に正
確、且つ確実に接続することができる半導体素子収納用
パッケージを提供することにある。
（課題を解決するための手段） 本考案は絶縁基体と絶縁枠体もしくは絶縁蓋体とを、そ
の間に多数の外部リード端子を挟んでガラス付けして成
る半導体素子収納用パッケージにおいて、前記少なくと
も１つの外部リード端子に位置認識用の穴を形成すると
ともに該穴の下部にあるガラスを除去したことを特徴と
するものである。
の間に多数の外部リード端子を挟んでガラス付けして成
る半導体素子収納用パッケージにおいて、前記少なくと
も１つの外部リード端子に位置認識用の穴を形成すると
ともに該穴の下部にあるガラスを除去したことを特徴と
するものである。
（実施例） 次に本考案を第１図及び第３図に示す実施例に基づき詳
細に説明する。
細に説明する。
第１図乃至第３図は本考案の半導体素子収納用パッケー
ジの一実施例を示し、１はアルミナセラミックス等の電
気絶縁材料より成る絶縁基体、２同じく電気絶縁材料よ
り成る絶縁枠体である。
ジの一実施例を示し、１はアルミナセラミックス等の電
気絶縁材料より成る絶縁基体、２同じく電気絶縁材料よ
り成る絶縁枠体である。
前記絶縁基体１はその上面中央部に半導体素子を載置取
着するための載置部を有しており、該載置部には半導体
素子３がガラス、樹脂等の接着材を介し取着固定され
る。
着するための載置部を有しており、該載置部には半導体
素子３がガラス、樹脂等の接着材を介し取着固定され
る。
前記絶縁基体１は、従来周知のプレス成形法を採用する
ことによって形成され、例えば絶縁基体１がアルミナセ
ラミックスより成る場合には、図に示すような矩形形状
の絶縁基体に対応した形状を有するプレス型内にアルミ
ナセラミックスの粉末を充填させるとともに一定圧力を
印加して成形し、しかる後、これを約1500℃の温度で焼
成することによって製作される。
ことによって形成され、例えば絶縁基体１がアルミナセ
ラミックスより成る場合には、図に示すような矩形形状
の絶縁基体に対応した形状を有するプレス型内にアルミ
ナセラミックスの粉末を充填させるとともに一定圧力を
印加して成形し、しかる後、これを約1500℃の温度で焼
成することによって製作される。
また前記絶縁基体１の上面には外部リード端子４を間に
挟んで絶縁枠体２がガラス５を介し接着されている。
挟んで絶縁枠体２がガラス５を介し接着されている。
前記絶縁枠体２はその中央部に開孔Ａが形成されてお
り、絶縁基体１の半導体素子が載置取着される載置部を
囲繞するような枠状の形状となっている。この絶縁枠体
２はその中央部の開孔Ａと絶縁基体１上面とで半導体素
子３を内部に収容するための空所を形成する。
り、絶縁基体１の半導体素子が載置取着される載置部を
囲繞するような枠状の形状となっている。この絶縁枠体
２はその中央部の開孔Ａと絶縁基体１上面とで半導体素
子３を内部に収容するための空所を形成する。
前記絶縁枠体２はアルミナセラミックス等の電気絶縁材
料より成り、前述の絶縁基体１と同様の方法によって製
作され、絶縁基体１の上面に、例えば低融点のガラス５
によって接着固定される。
料より成り、前述の絶縁基体１と同様の方法によって製
作され、絶縁基体１の上面に、例えば低融点のガラス５
によって接着固定される。
また前述絶縁基体１と絶縁枠体２との間に配される外部
リード端子４はコバール（Fe−Ni−Co合金）や42Alloy
（Fe−Ni合金）等の金属から成り、該外部リード端子４
は半導体素子３の各電極がボンディングワイヤ６を介し
電気的に接続され、外部リード端子４を外部回路と接続
することにより半導体素子３が外部回路と接続されるこ
ととなる。
リード端子４はコバール（Fe−Ni−Co合金）や42Alloy
（Fe−Ni合金）等の金属から成り、該外部リード端子４
は半導体素子３の各電極がボンディングワイヤ６を介し
電気的に接続され、外部リード端子４を外部回路と接続
することにより半導体素子３が外部回路と接続されるこ
ととなる。
前記外部リード端子４は絶縁基体１と絶縁枠体２とをガ
ラス５を介し接着する際、同時に両者の間に取着固定さ
れる。
ラス５を介し接着する際、同時に両者の間に取着固定さ
れる。
尚、前記絶縁基体１と絶縁枠体２との接着は、絶縁基体
１上面及び絶縁枠体２下面の夫々に予めガラス５の粉末
を塗布しておき、絶縁基体１の上面に外部リード端子４
及び絶縁枠体２を順次載置させた後、加熱し、絶縁基体
１と絶縁枠体２に予め塗布させておいたガラス粉末を溶
融させ、一体化させることによって行われる。
１上面及び絶縁枠体２下面の夫々に予めガラス５の粉末
を塗布しておき、絶縁基体１の上面に外部リード端子４
及び絶縁枠体２を順次載置させた後、加熱し、絶縁基体
１と絶縁枠体２に予め塗布させておいたガラス粉末を溶
融させ、一体化させることによって行われる。
かくして、この半導体素子収納用パッケージによれば、
絶縁基体１の半導体素子載置部に半導体素子３を接着材
を介し取着するとともに該半導体素子３の各電極をボン
ディングワイヤ６を介し外部リード端子４に電気的に接
続した後、絶縁枠体２の上面に蓋部材７をガラス、樹脂
等で接着させ、内部に半導体素子３を気密に封止するこ
とによって最終製品としての半導体装置となる。
絶縁基体１の半導体素子載置部に半導体素子３を接着材
を介し取着するとともに該半導体素子３の各電極をボン
ディングワイヤ６を介し外部リード端子４に電気的に接
続した後、絶縁枠体２の上面に蓋部材７をガラス、樹脂
等で接着させ、内部に半導体素子３を気密に封止するこ
とによって最終製品としての半導体装置となる。
本考案においては少なくとも１つの外部リード端子に位
置認識用の穴を形成するとともに該穴の下部にあるガラ
スを除去しておくことが重要である。このため第１図及
び第３図に示すように、絶縁枠体２の内方に露出する外
部リード端子４に丸状の穴８が形成されてり、該丸状の
穴の下部に位置するガラス５がエッチング処理等により
除去されている。このように外部リード端子４に丸状の
穴８を設けるとともに該丸状の穴８の下部に位置するガ
ラスを除去しておくと外部リード端子４に設けた丸状の
穴８の部位は下部の絶縁基体がそのまま露出することと
なり外部リード端子４及び該外部リード端子４を取着固
定するガラス５と異なった光沢となる。従って、オート
ワイヤボンド装置により外部リード端子４と半導体素子
３の各電極とをワイヤボンド接続する場合、該装置に外
部リード端子４に設けた穴８を光学的に認識させる際、
外部リード端子４に設けた穴８の光沢と外部リード端子
４及び該外部リード端子４を取着固定するガラス５表面
の光沢とが異なり、両者のコントラストが明瞭となって
っていることから極めて容易に、かつ正確に認識するこ
とができ、これによって外部リード端子４と半導体素子
３の各電極とを正確かつ確実にワイヤボンドに接続する
ことが可能となる。
置認識用の穴を形成するとともに該穴の下部にあるガラ
スを除去しておくことが重要である。このため第１図及
び第３図に示すように、絶縁枠体２の内方に露出する外
部リード端子４に丸状の穴８が形成されてり、該丸状の
穴の下部に位置するガラス５がエッチング処理等により
除去されている。このように外部リード端子４に丸状の
穴８を設けるとともに該丸状の穴８の下部に位置するガ
ラスを除去しておくと外部リード端子４に設けた丸状の
穴８の部位は下部の絶縁基体がそのまま露出することと
なり外部リード端子４及び該外部リード端子４を取着固
定するガラス５と異なった光沢となる。従って、オート
ワイヤボンド装置により外部リード端子４と半導体素子
３の各電極とをワイヤボンド接続する場合、該装置に外
部リード端子４に設けた穴８を光学的に認識させる際、
外部リード端子４に設けた穴８の光沢と外部リード端子
４及び該外部リード端子４を取着固定するガラス５表面
の光沢とが異なり、両者のコントラストが明瞭となって
っていることから極めて容易に、かつ正確に認識するこ
とができ、これによって外部リード端子４と半導体素子
３の各電極とを正確かつ確実にワイヤボンドに接続する
ことが可能となる。
尚、前記外部リード端子４に設ける穴８は丸状に限ら
ず、三角や四角等の角状であってもよく、また穴８を形
成する位置は外部リード端子４の先端中央部に限らず第
４図に示すように外部リード端子４の辺の一部を切欠く
ように形成してもよい。
ず、三角や四角等の角状であってもよく、また穴８を形
成する位置は外部リード端子４の先端中央部に限らず第
４図に示すように外部リード端子４の辺の一部を切欠く
ように形成してもよい。
前記外部リード端子４に設けた穴８は従来周知の金属穴
あけ加工法によって外部リード端子４の先端部に形成さ
れる。
あけ加工法によって外部リード端子４の先端部に形成さ
れる。
また前記外部リード端子４に設けた穴８はその開孔面積
を0.0075〜0.1mmの範囲としておくと、オートワイヤボ
ンド装置による位置認識が正確となるとともに外部リー
ド端子４先端部のワイヤがボンディングされる面積を大
としてワイヤを強固にボンディングされることができる
ことから穴８の開孔面積は0.0075〜0.1mmの範囲として
おくことが望ましい。
を0.0075〜0.1mmの範囲としておくと、オートワイヤボ
ンド装置による位置認識が正確となるとともに外部リー
ド端子４先端部のワイヤがボンディングされる面積を大
としてワイヤを強固にボンディングされることができる
ことから穴８の開孔面積は0.0075〜0.1mmの範囲として
おくことが望ましい。
更に前記外部リード端子４に設けた穴８の下部に位置す
るガラスの除去は、従来周知のエッチング処理等による
除去に限らず、絶縁基体１と絶縁枠体２とを両者の相対
向する主面に塗布させておいたガラスを加熱溶融し接着
する際、絶縁基体１の上面に塗布されているガラスを外
部リード端子４の穴が当接する部位についてのみ予め除
去させておくことによっても行われる。
るガラスの除去は、従来周知のエッチング処理等による
除去に限らず、絶縁基体１と絶縁枠体２とを両者の相対
向する主面に塗布させておいたガラスを加熱溶融し接着
する際、絶縁基体１の上面に塗布されているガラスを外
部リード端子４の穴が当接する部位についてのみ予め除
去させておくことによっても行われる。
更にまた、前記位置認識用の穴８は複数の外部リード端
子に設けてもよい。この場合、穴８は内部に載置収容さ
れる半導体素子３の対角線上に位置する複数の外部リー
ド端子４に設けておくとオートワイヤボンド装置による
外部リード端子４と半導体素子３の各電極との位置認識
がより正確とり、外部リード端子４と半導体素子３の各
電極とをより正確にワイヤボンド接続することが可能と
なる。よって穴８を複数の外部リード端子４に設ける場
合は内部に載置収容する半導体素子３の対角線上に位置
する複数の外部リード端子４に設けることが望ましい。
子に設けてもよい。この場合、穴８は内部に載置収容さ
れる半導体素子３の対角線上に位置する複数の外部リー
ド端子４に設けておくとオートワイヤボンド装置による
外部リード端子４と半導体素子３の各電極との位置認識
がより正確とり、外部リード端子４と半導体素子３の各
電極とをより正確にワイヤボンド接続することが可能と
なる。よって穴８を複数の外部リード端子４に設ける場
合は内部に載置収容する半導体素子３の対角線上に位置
する複数の外部リード端子４に設けることが望ましい。
本考案はまた上述の実施例に限定されるものではなく、
例えば絶縁基体と絶縁蓋体との間に多数の外部リード端
子を挟んでガラス付けしてなる、所謂、ガラス封止型半
導体素子収納用パッケージにも適用し得る。
例えば絶縁基体と絶縁蓋体との間に多数の外部リード端
子を挟んでガラス付けしてなる、所謂、ガラス封止型半
導体素子収納用パッケージにも適用し得る。
（考案の効果） 本考案の半導体素子収納用パッケージによれば、少なく
とも１つの外部リード端子に位置認識用の穴を形成する
とともに該穴の下部にあるガラスを除去したことから、
外部リード端子に設けた穴の光沢を外部リード端子及び
該外部リード端子を取着するガラスの光沢と異なるもの
になすことができ、その結果、オートワイヤボンド装置
により外部リード端子と半導体素子の各電極とをワイヤ
ボンド接続する場合、オートワイヤボンド装置における
外部リード端子に設けた位置認識用穴の光学的認識が確
実、かつ容易となり、外部リード端子のワイヤがボンデ
ィングされる位置を正確に認識して、外部リード端子と
半導体素子の各電極とを正確、かつ確実にワイヤボンド
接続することが可能となる。
とも１つの外部リード端子に位置認識用の穴を形成する
とともに該穴の下部にあるガラスを除去したことから、
外部リード端子に設けた穴の光沢を外部リード端子及び
該外部リード端子を取着するガラスの光沢と異なるもの
になすことができ、その結果、オートワイヤボンド装置
により外部リード端子と半導体素子の各電極とをワイヤ
ボンド接続する場合、オートワイヤボンド装置における
外部リード端子に設けた位置認識用穴の光学的認識が確
実、かつ容易となり、外部リード端子のワイヤがボンデ
ィングされる位置を正確に認識して、外部リード端子と
半導体素子の各電極とを正確、かつ確実にワイヤボンド
接続することが可能となる。
第１図は本考案の半導体素子収納用パッケージの一実施
例を示す平面図、第２図は第１図に示すパッケージの断
面図、第３図は第１図に示すパッケージに設けた位置認
識用の穴の状態を説明するための部分拡大断面図、第４
図は本考案の他の実施例を示し、外部リード端子に設け
る位置認識用の穴の状態を説明するための部分拡大平面
図である。 1:絶縁基体、2:絶縁枠体 4:外部リード端子、5:ガラス 8:穴
例を示す平面図、第２図は第１図に示すパッケージの断
面図、第３図は第１図に示すパッケージに設けた位置認
識用の穴の状態を説明するための部分拡大断面図、第４
図は本考案の他の実施例を示し、外部リード端子に設け
る位置認識用の穴の状態を説明するための部分拡大平面
図である。 1:絶縁基体、2:絶縁枠体 4:外部リード端子、5:ガラス 8:穴
Claims (1)
- 【請求項１】絶縁基体と絶縁枠体もしくは絶縁蓋体と
を、その間に半導体素子の各電極がボンディングワイヤ
を介して接続される多数の外部リード端子を挟んでガラ
ス付けして成る半導体素子収納用パッケージにおいて、
前記ボンディングワイヤが接続される外部リード端子の
少なくとも１つに位置認識用の穴を形成し、且つ該穴の
下部にあるガラスを除去するとともに穴周辺を前記ガラ
スを介して絶縁基体に固定したことを特徴とする半導体
素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988134797U JPH0723961Y2 (ja) | 1988-10-14 | 1988-10-14 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988134797U JPH0723961Y2 (ja) | 1988-10-14 | 1988-10-14 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0256446U JPH0256446U (ja) | 1990-04-24 |
| JPH0723961Y2 true JPH0723961Y2 (ja) | 1995-05-31 |
Family
ID=31393870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988134797U Expired - Fee Related JPH0723961Y2 (ja) | 1988-10-14 | 1988-10-14 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0723961Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001024252A1 (en) * | 1999-09-28 | 2001-04-05 | Matsushita Electric Industrial Co., Ltd. | Electronic device and method of manufacture thereof |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0713232Y2 (ja) * | 1988-07-30 | 1995-03-29 | 日本電気株式会社 | サーディップ型半導体装置 |
-
1988
- 1988-10-14 JP JP1988134797U patent/JPH0723961Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0256446U (ja) | 1990-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4701999A (en) | Method of making sealed housings containing delicate structures | |
| US4012766A (en) | Semiconductor package and method of manufacture thereof | |
| US6815808B2 (en) | Hollow airtight semiconductor device package | |
| US7595839B2 (en) | Image sensor chip packaging method | |
| JPH06216266A (ja) | 電子装置パッケージ・アセンブリー | |
| US4864470A (en) | Mounting device for an electronic component | |
| JPH0723961Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3127584B2 (ja) | 樹脂製中空パッケージを用いた半導体装置 | |
| JPH069509Y2 (ja) | 半導体素子収納用パッケージ | |
| US6838765B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2508067Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JP2792377B2 (ja) | 半導体装置 | |
| JP2003133452A (ja) | 電子装置の製造方法 | |
| JP2875591B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0650991Y2 (ja) | 半導体素子収納用パッケージ | |
| JP4475788B2 (ja) | 半導体装置の製造方法 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JPS5814610Y2 (ja) | 半導体装置 | |
| JPH0625965Y2 (ja) | ガラス封止形半導体素子収納用パッケージ | |
| JP2800806B2 (ja) | 半導体装置及びその製造方法 | |
| JP2920066B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6043660B2 (ja) | 半導体装置 | |
| JP2510571Y2 (ja) | ガラス封止型半導体素子収納用パッケ―ジ | |
| JPS6155778B2 (ja) | ||
| JP3854206B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |