JPH0713232Y2 - サーディップ型半導体装置 - Google Patents
サーディップ型半導体装置Info
- Publication number
- JPH0713232Y2 JPH0713232Y2 JP1988101226U JP10122688U JPH0713232Y2 JP H0713232 Y2 JPH0713232 Y2 JP H0713232Y2 JP 1988101226 U JP1988101226 U JP 1988101226U JP 10122688 U JP10122688 U JP 10122688U JP H0713232 Y2 JPH0713232 Y2 JP H0713232Y2
- Authority
- JP
- Japan
- Prior art keywords
- recognition
- lead
- melting point
- point glass
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は基板上にリードフレームを低融点ガラスで固着
したパッケージ構造を有するサーディップ型半導体装置
の改良に関する。
したパッケージ構造を有するサーディップ型半導体装置
の改良に関する。
従来、この種のサーディップ型半導体装置は、セラミッ
ク基板の半導体素子搭載領域以外に低融点ガラスを印刷
し、リードフレームを熱圧着した後に、ろー材又はペー
スト材により半導体素子を固定し、半導体素子の電極と
リードフレームとを金属細線により電気的に接続し、更
に別の低融点ガラスを印刷したキャップを熱圧着して半
導体装置を構成している。
ク基板の半導体素子搭載領域以外に低融点ガラスを印刷
し、リードフレームを熱圧着した後に、ろー材又はペー
スト材により半導体素子を固定し、半導体素子の電極と
リードフレームとを金属細線により電気的に接続し、更
に別の低融点ガラスを印刷したキャップを熱圧着して半
導体装置を構成している。
上述した従来の半導体装置は、リードフレームの内側先
端まで低融点ガラスで固着しているため、リードフレー
ムに金属細線を接続するボンディング工程において、第
４図のように、セラミック基板１上に低融点ガラス２で
固定したリードフレーム３の先端位置をパターン認識法
により認識する際に、光源13の光が低融点ガラス２で反
射し、この反射光が認識装置11に到達する。このため、
２値化画面12にはリードフレーム３の先端からの反射光
によるパターン12a以外に、低融点ガラス２からの反射
光によるパターン12bが存在してしまい、正確にリード
フレーム３の先端部分を認識することができず、著しい
場合にはボンディングができなくなるという問題があ
る。
端まで低融点ガラスで固着しているため、リードフレー
ムに金属細線を接続するボンディング工程において、第
４図のように、セラミック基板１上に低融点ガラス２で
固定したリードフレーム３の先端位置をパターン認識法
により認識する際に、光源13の光が低融点ガラス２で反
射し、この反射光が認識装置11に到達する。このため、
２値化画面12にはリードフレーム３の先端からの反射光
によるパターン12a以外に、低融点ガラス２からの反射
光によるパターン12bが存在してしまい、正確にリード
フレーム３の先端部分を認識することができず、著しい
場合にはボンディングができなくなるという問題があ
る。
本考案はリード以外の反射光を抑制し、正確な認識を行
うことができるサーディップ型半導体装置を提供するこ
とを目的としている。
うことができるサーディップ型半導体装置を提供するこ
とを目的としている。
本考案のサーディップ型半導体装置は、リードフレーム
の一部をリード認識用のリードとして構成するととも
に、この認識用リードの下側及びその近傍には低融点ガ
ラスを配設しないように構成している。
の一部をリード認識用のリードとして構成するととも
に、この認識用リードの下側及びその近傍には低融点ガ
ラスを配設しないように構成している。
上述した構成では、認識用リードの近傍には低融点ガラ
スが存在しないため、認識用リードを認識する際に低融
点ガラスからの反射光が認識装置に影響することを防止
でき、認識を正確に実行できる。
スが存在しないため、認識用リードを認識する際に低融
点ガラスからの反射光が認識装置に影響することを防止
でき、認識を正確に実行できる。
次に、本考案を図面を参照して説明する。
第１図は本考案の一実施例を示し、第１図（ａ）はキャ
ップを固定する前の状態の平面図、第１図（ｂ）はその
Ａ−Ａ線に沿う断面図である。
ップを固定する前の状態の平面図、第１図（ｂ）はその
Ａ−Ａ線に沿う断面図である。
図において、セラミック基板１上には半導体素子搭載領
域を除いて低融点ガラス２を印刷し、この上にリードフ
レーム３乗せ、低融点ガラス２によってセラミック基板
１に固着している。このとき、リードフレーム３の一部
は認識用リード3aとして構成されており、前記低融点ガ
ラス２はこの認識用リード3aの部分には印刷しないよう
にしている。
域を除いて低融点ガラス２を印刷し、この上にリードフ
レーム３乗せ、低融点ガラス２によってセラミック基板
１に固着している。このとき、リードフレーム３の一部
は認識用リード3aとして構成されており、前記低融点ガ
ラス２はこの認識用リード3aの部分には印刷しないよう
にしている。
また、セラミック基板１の中央部には半導体素子４を搭
載し、半導体素子４の電極とリードフレーム３とを金属
細線５で相互に電気接続している。この後、図示を省略
するが、別の低融点ガラスでキャップを固着してセラミ
ック基板１上を封止することによりサーディップ半導体
装置が完成される。
載し、半導体素子４の電極とリードフレーム３とを金属
細線５で相互に電気接続している。この後、図示を省略
するが、別の低融点ガラスでキャップを固着してセラミ
ック基板１上を封止することによりサーディップ半導体
装置が完成される。
ここで、上述した金属細線５の接続に際しては、第４図
に示したような認識装置を用いるが、このとき認識装置
では認識用リード3aの先端部を認識してリードフレーム
３の位置認識を行う。この認識用リード3aでは、先端部
の下側及び近傍には、低融点ガラス２が存在していない
ため、この低融点ガラス２の反射光が認識作用の障害に
なることはなく、好適な位置認識が実現できる。
に示したような認識装置を用いるが、このとき認識装置
では認識用リード3aの先端部を認識してリードフレーム
３の位置認識を行う。この認識用リード3aでは、先端部
の下側及び近傍には、低融点ガラス２が存在していない
ため、この低融点ガラス２の反射光が認識作用の障害に
なることはなく、好適な位置認識が実現できる。
第２図は本考案の他の実施例を示す平面図であり、第１
図と同一部分には同一符号を付してある。この実施例で
は、リードフレーム３に設けられる本来のリードとは別
に認識専用のリード3bを分岐形成し、この認識専用リー
ド3bの下側及び近傍に低融点ガラス２を印刷しないよう
に構成している。
図と同一部分には同一符号を付してある。この実施例で
は、リードフレーム３に設けられる本来のリードとは別
に認識専用のリード3bを分岐形成し、この認識専用リー
ド3bの下側及び近傍に低融点ガラス２を印刷しないよう
に構成している。
この構成においても、認識専用リード3bを利用して認識
を行うことにより、認識専用リード3bの近傍に低融点ガ
ラス２が存在していないことから、好適な認識を実現で
きる。また、この実施例では本来のリードは全て下側に
低融点ガラス２が存在しているため、前記実施例のよう
に認識用リード3aでは下側に低融点ガラスが存在しない
ためにボンディング時の力を受けることができず、金属
細線の接続ができなくなることはない。これにより、全
てのリードに対して金属細線５の接続が可能となり、高
密度化に有利となる。
を行うことにより、認識専用リード3bの近傍に低融点ガ
ラス２が存在していないことから、好適な認識を実現で
きる。また、この実施例では本来のリードは全て下側に
低融点ガラス２が存在しているため、前記実施例のよう
に認識用リード3aでは下側に低融点ガラスが存在しない
ためにボンディング時の力を受けることができず、金属
細線の接続ができなくなることはない。これにより、全
てのリードに対して金属細線５の接続が可能となり、高
密度化に有利となる。
また、認識用リード3bは先端部の形状を第３図（ａ）乃
至（ｄ）のように特異な形状とすれば、これらの部分を
利用して認識精度を向上させることも可能となる。
至（ｄ）のように特異な形状とすれば、これらの部分を
利用して認識精度を向上させることも可能となる。
以上説明したように本考案は、リードフレームの一部を
リード認識用のリードとして構成し、かつこの認識用リ
ードの下側及びその近傍には低融点ガラスを配設してい
ないので、認識用リードを認識する際に低融点ガラスか
らの反射光から認識装置に影響することを防止でき、認
識を正確に実行できる効果がある。
リード認識用のリードとして構成し、かつこの認識用リ
ードの下側及びその近傍には低融点ガラスを配設してい
ないので、認識用リードを認識する際に低融点ガラスか
らの反射光から認識装置に影響することを防止でき、認
識を正確に実行できる効果がある。
第１図は本考案の一実施例を示し、第１図（ａ）はキャ
ップを取着する前の状態の平面図、第１図（ｂ）はその
Ａ−Ａ線断面図、第２図は本考案の他の実施例の平面
図、第３図（ａ）乃至第３図（ｂ）は夫々認識専用リー
ドの先端部の異なる形状を示す部分平面図、第４図は一
般的なリード認識方法を説明するための模式的な図であ
る。 １…セラミック基板、２…低融点ガラス、３…リードフ
レーム、3a…認識用リード、3b…認識専用リード、４…
半導体素子、５…金属細線、11…認識装置、12…２値化
画面、13…光源。
ップを取着する前の状態の平面図、第１図（ｂ）はその
Ａ−Ａ線断面図、第２図は本考案の他の実施例の平面
図、第３図（ａ）乃至第３図（ｂ）は夫々認識専用リー
ドの先端部の異なる形状を示す部分平面図、第４図は一
般的なリード認識方法を説明するための模式的な図であ
る。 １…セラミック基板、２…低融点ガラス、３…リードフ
レーム、3a…認識用リード、3b…認識専用リード、４…
半導体素子、５…金属細線、11…認識装置、12…２値化
画面、13…光源。
Claims (1)
- 【請求項１】基板上に低融点ガラスでリードフレームを
固着してなる半導体装置において、前記リードフレーム
の一部をリード認識用のリードとして構成するととも
に、この認識用リードの下側及びその近傍には前記低融
点ガラスを配設しないように構成したことを特徴とする
サーディップ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988101226U JPH0713232Y2 (ja) | 1988-07-30 | 1988-07-30 | サーディップ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988101226U JPH0713232Y2 (ja) | 1988-07-30 | 1988-07-30 | サーディップ型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0224556U JPH0224556U (ja) | 1990-02-19 |
| JPH0713232Y2 true JPH0713232Y2 (ja) | 1995-03-29 |
Family
ID=31330028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988101226U Expired - Lifetime JPH0713232Y2 (ja) | 1988-07-30 | 1988-07-30 | サーディップ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0713232Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0723961Y2 (ja) * | 1988-10-14 | 1995-05-31 | 京セラ株式会社 | 半導体素子収納用パッケージ |
| JP2572461Y2 (ja) * | 1991-03-15 | 1998-05-25 | ソニー株式会社 | サーディップタイプ固体撮像素子のインナーリード形状 |
-
1988
- 1988-07-30 JP JP1988101226U patent/JPH0713232Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0224556U (ja) | 1990-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0713232Y2 (ja) | サーディップ型半導体装置 | |
| JP2003179193A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法ならびに樹脂封止型半導体装置の検査方法 | |
| JPH03129862A (ja) | ガラス封止型半導体装置 | |
| JPH03230556A (ja) | 半導体装置用リードフレーム | |
| JPH04246852A (ja) | 半導体装置用パッケージ | |
| JPH09293760A (ja) | レベリング装置および半導体装置の製造方法 | |
| JPH0625952Y2 (ja) | チップ型電子部品 | |
| JPH0334854B2 (ja) | ||
| JPS58120665U (ja) | リ−ドフレ−ム | |
| JP2572461Y2 (ja) | サーディップタイプ固体撮像素子のインナーリード形状 | |
| JP3292014B2 (ja) | 弾性表面波フィルタ | |
| JPH0666065U (ja) | Ｉｃの接続構造 | |
| JPS6032769Y2 (ja) | 半導体素子 | |
| JPS642445Y2 (ja) | ||
| JPS62293651A (ja) | 半導体集積装置 | |
| JPS60137436U (ja) | 半導体集積回路装置 | |
| JPH01200658A (ja) | 半導体装置 | |
| JPS59193018U (ja) | 表面波フイルタ | |
| JPS61127635U (ja) | ||
| JPS59185859U (ja) | 発光半導体装置 | |
| JPS62198142A (ja) | 半導体装置 | |
| JPH04145645A (ja) | 樹脂封止型半導体装置 | |
| JPS58152022U (ja) | 弾性表面波フイルタ装置 | |
| JPS60194340U (ja) | マイクロ波パツケ−ジ | |
| JPS5989551U (ja) | 半導体集積回路装置 |