JPH03129862A - ガラス封止型半導体装置 - Google Patents
ガラス封止型半導体装置Info
- Publication number
- JPH03129862A JPH03129862A JP1269645A JP26964589A JPH03129862A JP H03129862 A JPH03129862 A JP H03129862A JP 1269645 A JP1269645 A JP 1269645A JP 26964589 A JP26964589 A JP 26964589A JP H03129862 A JPH03129862 A JP H03129862A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- frame
- frame electrode
- semiconductor device
- ceramic base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011521 glass Substances 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 239000000919 ceramic Substances 0.000 claims abstract description 16
- 238000002844 melting Methods 0.000 claims abstract description 13
- 230000008018 melting Effects 0.000 abstract description 9
- 239000013078 crystal Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000003909 pattern recognition Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000010304 firing Methods 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はガラス封止型半導体装置に関する。
従来、この種のガラス封止型半導体装置は、第４図（ａ
）、 （ｂ）に示すように、中央に凹部１を有するセラ
ミックベース２上に凹部１を取囲む領域全体に低融点ガ
ラ・ス３がグレーズされており、この上に外部電極を導
出するためのリードフレーム４が固着されている。リー
ドフレーム４の先端には、表面にアルミニウム層を設け
たワイヤポンディングのためのフレーム電極５が形成さ
れている。半導体素子６は、金属ろう材等により凹部１
に固着され、半導体素子６の電極パッドとフレーム電極
５は金属ワイヤ７によって電気的に接続されている。低
融点ガラス３は表面がゆるやかな凹凸で光沢を成す構造
となっていた。
）、 （ｂ）に示すように、中央に凹部１を有するセラ
ミックベース２上に凹部１を取囲む領域全体に低融点ガ
ラ・ス３がグレーズされており、この上に外部電極を導
出するためのリードフレーム４が固着されている。リー
ドフレーム４の先端には、表面にアルミニウム層を設け
たワイヤポンディングのためのフレーム電極５が形成さ
れている。半導体素子６は、金属ろう材等により凹部１
に固着され、半導体素子６の電極パッドとフレーム電極
５は金属ワイヤ７によって電気的に接続されている。低
融点ガラス３は表面がゆるやかな凹凸で光沢を成す構造
となっていた。
上述した従来のガラス封止型半導体装置のワイヤポンデ
ィングは、以下のように行なわれる。なお、ワイヤポン
ディング時には、第５図に示すように、リードフレーム
４には外枠１２がついており、外枠１２０所定位置に開
孔１３が設けられている。
ィングは、以下のように行なわれる。なお、ワイヤポン
ディング時には、第５図に示すように、リードフレーム
４には外枠１２がついており、外枠１２０所定位置に開
孔１３が設けられている。
ワイヤポンディングは、まず、ポンダに基準位置での半
導体素子６のパッド座標（Ｘ、、￥、）。
導体素子６のパッド座標（Ｘ、、￥、）。
フレーム電極５の座標（ｘｎ、 Ｙｒ）を記憶させる。
パッド側は、ポンディング前にパターン認識により半導
体素子６の位置を自動検出し、基準位置に対するずれ量
（ΔＸ Ｐ ｌΔＹ９．ΔＱ、）を算出し、前記基準座
標（Ｘ、、Ｙ、）を補正計算しポンディングを行なう。
体素子６の位置を自動検出し、基準位置に対するずれ量
（ΔＸ Ｐ ｌΔＹ９．ΔＱ、）を算出し、前記基準座
標（Ｘ、、Ｙ、）を補正計算しポンディングを行なう。
一方、フレーム電極５側は、外枠１２の所定位置に設け
た開孔１３にワイヤポンディングを実施するポンディン
グステージで位置決めピンを立て、実際のフレーム電極
５の位置と基準座標を合致させ、基準座標（ＸＪ、 ｙ
ｎ）を補正計算せずポンディングを行なう。しかし、こ
のフレーム電極５側のポンディングは、しばしば、ポン
ディングずれを起こし、ポンディング位置精度はパッド
側に比へよくない。これは、リードフレーム４のパター
ン形成時の加工誤差や、セラミックベース２への圧着ず
れによって、フレーム電極５と開孔１３の位置関係がず
れるためである。また、位置決めビンの径と開孔１３の
径の不一致なども原因の一つである。
た開孔１３にワイヤポンディングを実施するポンディン
グステージで位置決めピンを立て、実際のフレーム電極
５の位置と基準座標を合致させ、基準座標（ＸＪ、 ｙ
ｎ）を補正計算せずポンディングを行なう。しかし、こ
のフレーム電極５側のポンディングは、しばしば、ポン
ディングずれを起こし、ポンディング位置精度はパッド
側に比へよくない。これは、リードフレーム４のパター
ン形成時の加工誤差や、セラミックベース２への圧着ず
れによって、フレーム電極５と開孔１３の位置関係がず
れるためである。また、位置決めビンの径と開孔１３の
径の不一致なども原因の一つである。
フレーム電極５側のポンディング精度を上げるには、フ
レーム電極５側もパターン認識により実画で光沢を成し
ており光を反射させるため、フレーム電極５からの映像
信号にガラス表面からの反射光が入り、フレーム電極５
の位置をパターン認識できない。たとえば、光の反射が
なければ第３図（ａ）に示すようにガラス部分は黒（ハ
ツチング部分）、フレーム電極は白の二値化画像が得ら
れるが、反射光があると第３図（ｂ）のようにガラス表
面からの反射光も白となるため、フレーム電極５の形状
が不明瞭となりパターン認識が不可能となる。
レーム電極５側もパターン認識により実画で光沢を成し
ており光を反射させるため、フレーム電極５からの映像
信号にガラス表面からの反射光が入り、フレーム電極５
の位置をパターン認識できない。たとえば、光の反射が
なければ第３図（ａ）に示すようにガラス部分は黒（ハ
ツチング部分）、フレーム電極は白の二値化画像が得ら
れるが、反射光があると第３図（ｂ）のようにガラス表
面からの反射光も白となるため、フレーム電極５の形状
が不明瞭となりパターン認識が不可能となる。
上述したように、従来のガラス封止型半導体装置は、フ
レーム電極側のポンディングにおいて、ポンディングず
れが発生し、金属ワイヤとフレーム電極との接続の信頼
性が低いという欠点がある。
レーム電極側のポンディングにおいて、ポンディングず
れが発生し、金属ワイヤとフレーム電極との接続の信頼
性が低いという欠点がある。
本発明の目的は、金属ワイヤとフレーム電極との接続の
信頼性の高いガラス封止型半導体装置を提供することに
ある。
信頼性の高いガラス封止型半導体装置を提供することに
ある。
本発明は、セラミックベース上に低融点ガラスをグレー
ズしリードフレームを固着したガラス封止型半導体装置
において、 １、フレーム電極先端部が結晶化ガラスによって直接セ
ラミックベースへ固着されている。
ズしリードフレームを固着したガラス封止型半導体装置
において、 １、フレーム電極先端部が結晶化ガラスによって直接セ
ラミックベースへ固着されている。
２、フレーム電極先端部が結晶化ガラスによって低融点
ガラスを介してセラミックベースへ固着されている。
ガラスを介してセラミックベースへ固着されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）、 （ｂ）は本発明の第１の実施例の平面
図及び断面図、第３図（ａ）、 （ｂ）はフレーム電極
をパターン認識する際の二値化画像を説明する平面図で
ある。
図及び断面図、第３図（ａ）、 （ｂ）はフレーム電極
をパターン認識する際の二値化画像を説明する平面図で
ある。
第１の実施例は、第１図（ａ）、 （ｂ）に示すように
、構造は第４図に示す従来のガラス封止型半導体装置と
同様であるが、フレーム電極５の先端部を結晶化ガラス
８によって、セラミックベース２に固着している点だけ
が異なる。
、構造は第４図に示す従来のガラス封止型半導体装置と
同様であるが、フレーム電極５の先端部を結晶化ガラス
８によって、セラミックベース２に固着している点だけ
が異なる。
ガラス封止型半導体装置は、セラミックベース２の凹部
１の周辺部に結晶化ガラス８を、その外側の領域に低融
点ガラス３をグレーズし、リードフレームを圧着するこ
とにより容易に得ることができる。低融点ガラス３は、
通常、非晶質である。
１の周辺部に結晶化ガラス８を、その外側の領域に低融
点ガラス３をグレーズし、リードフレームを圧着するこ
とにより容易に得ることができる。低融点ガラス３は、
通常、非晶質である。
非晶質ガラスは、焼成後、結晶が析出しないため表面が
平滑で鏡面状になっている。ガラス表面に入射した光は
、強く一方向へ反射されるため、第３図（ｂ）に示すよ
うに、リード認識時に障害となる。
平滑で鏡面状になっている。ガラス表面に入射した光は
、強く一方向へ反射されるため、第３図（ｂ）に示すよ
うに、リード認識時に障害となる。
一方、結晶化ガラスは、焼成後、多量の結晶を析出する
ため、表面は結晶粒により微細な凹凸を成している。ガ
ラス表面に入射した光は、微細な凹凸により分散される
ために弱まり、第３図（ａ）に示すように、パターン認
識時に障害とならない。
ため、表面は結晶粒により微細な凹凸を成している。ガ
ラス表面に入射した光は、微細な凹凸により分散される
ために弱まり、第３図（ａ）に示すように、パターン認
識時に障害とならない。
したがって、本実施例においては、フレーム電極５をパ
ターン認識し、基準座標（Ｘ＃、Ｙ７）を補正してボン
ディングできるため、パッド側と同等の高い位置精度が
確保できる。
ターン認識し、基準座標（Ｘ＃、Ｙ７）を補正してボン
ディングできるため、パッド側と同等の高い位置精度が
確保できる。
第２図は本発明の第２の実施例の平面図及び断面図であ
る。
る。
第２の実施例は、第２図（ａ）、 （ｂ）に示すように
、構造は、第１図（ａ）、 （ｂ）に示す第１の実施例
のガラス封止型半導体装置と同様であるが、フレーム電
極５の先端部の方゛ラス層を２層構造とし、上層を結晶
化ガラス８、下層を低融点ガラス３としている点が異な
る点である。
、構造は、第１図（ａ）、 （ｂ）に示す第１の実施例
のガラス封止型半導体装置と同様であるが、フレーム電
極５の先端部の方゛ラス層を２層構造とし、上層を結晶
化ガラス８、下層を低融点ガラス３としている点が異な
る点である。
本実施例においても、上層の結晶化ガラス８が光の反射
を弱めるため、フレーム電極５のパターン認識が可能と
なり、フレーム電極５側のボンディング位置精度がパッ
ド側照みに向上する。
を弱めるため、フレーム電極５のパターン認識が可能と
なり、フレーム電極５側のボンディング位置精度がパッ
ド側照みに向上する。
この実施例では、第１の実施例と異なり、結晶化ガラス
８は、セラミックベース２と接触していないため、結晶
化ガラス８とセラ・ミックベース２・間の熱膨張差に起
因する応力は、第１の実施例よりもかなり小さくなる。
８は、セラミックベース２と接触していないため、結晶
化ガラス８とセラ・ミックベース２・間の熱膨張差に起
因する応力は、第１の実施例よりもかなり小さくなる。
したがって、本実施例による半導体装置の気密性は、第
１の実施例よりも優れている。
１の実施例よりも優れている。
以上説明したように本発明は、フレーム電極先端部を結
晶化ガラスで固着することにより、ガラス表面からの光
反射を弱めることができる。その結果、フレーム電極を
パターン認識し、実際のフレーム電極位置を検出してボ
ンディングすることが可能となったため、パッド側照み
にボンディング位置精度が向上し、金属ワイヤとフレー
ム電極との接続の信頼性を高めることができる効果があ
る： 本発明の応用としては、特に多ピン型の半導体装置にお
いてその効果を発揮する。半導体装置は多ピンになるほ
どワイヤボンディングのためのフレーム電極の面積が必
然的に小さくなり、ワイヤポンディングが困難になる。
晶化ガラスで固着することにより、ガラス表面からの光
反射を弱めることができる。その結果、フレーム電極を
パターン認識し、実際のフレーム電極位置を検出してボ
ンディングすることが可能となったため、パッド側照み
にボンディング位置精度が向上し、金属ワイヤとフレー
ム電極との接続の信頼性を高めることができる効果があ
る： 本発明の応用としては、特に多ピン型の半導体装置にお
いてその効果を発揮する。半導体装置は多ピンになるほ
どワイヤボンディングのためのフレーム電極の面積が必
然的に小さくなり、ワイヤポンディングが困難になる。
したがって、フレーム電極をパターン認識し、高精度で
フレーム電極側をボンディングする必要がある。そのた
め、従来の多ビン型半導体装置は、フレーム電極をメタ
ライズパターンで印刷形成した高価な積層型セラミック
半導体装置であった。しかし、本発明により従来のガラ
ス封止型半導体装置の欠点であったフレーム電極側のボ
ンディングずれの問題点が解消されるので、多ピン型半
導体装置においても安価なガラス封止型半導体装置を提
供できるようになり、半導体装置の原価を大幅に低減で
きる効果がある。
フレーム電極側をボンディングする必要がある。そのた
め、従来の多ビン型半導体装置は、フレーム電極をメタ
ライズパターンで印刷形成した高価な積層型セラミック
半導体装置であった。しかし、本発明により従来のガラ
ス封止型半導体装置の欠点であったフレーム電極側のボ
ンディングずれの問題点が解消されるので、多ピン型半
導体装置においても安価なガラス封止型半導体装置を提
供できるようになり、半導体装置の原価を大幅に低減で
きる効果がある。
低融点ガラス、４・・・・・・リードフレーム、５・・
・・・・フレーム電極、６・・・・・・半導体素子、７
・・・・・・金属ワイヤ、８・・・・・・結晶化ガラス
、９・・・・・・フレーム電極の二値化画像、１０・・
・・・・結晶化カラスの二値化画像、１１・・・・・・
低融点ガラスの二値化画像、１２・・・・・・低融点ガ
ラスから反射した光の二値化画像。
・・・・フレーム電極、６・・・・・・半導体素子、７
・・・・・・金属ワイヤ、８・・・・・・結晶化ガラス
、９・・・・・・フレーム電極の二値化画像、１０・・
・・・・結晶化カラスの二値化画像、１１・・・・・・
低融点ガラスの二値化画像、１２・・・・・・低融点ガ
ラスから反射した光の二値化画像。
Claims (1)
- 【特許請求の範囲】 １、セラミックベース上に低融点ガラスをグレーズしリ
ードフレームを固着したガラス封止型半導体装置におい
て、フレーム電極先端部が結晶化ガラスによって直接セ
ラミックベースへ固着されていることを特徴とするガラ
ス封止型半導体装置。 ２、フレーム電極先端部が結晶化ガラスによって低融点
ガラスを介してセラミックベースへ固着されていること
を特徴とする請求項１記載のガラス封止型半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1269645A JPH03129862A (ja) | 1989-10-16 | 1989-10-16 | ガラス封止型半導体装置 |
| US07/596,477 US5087963A (en) | 1989-10-16 | 1990-10-12 | Glass-sealed semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1269645A JPH03129862A (ja) | 1989-10-16 | 1989-10-16 | ガラス封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03129862A true JPH03129862A (ja) | 1991-06-03 |
Family
ID=17475235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1269645A Pending JPH03129862A (ja) | 1989-10-16 | 1989-10-16 | ガラス封止型半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5087963A (ja) |
| JP (1) | JPH03129862A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3515141B2 (ja) * | 1993-05-18 | 2004-04-05 | 株式会社東芝 | 半導体パッケージ |
| JP3026426B2 (ja) * | 1996-08-29 | 2000-03-27 | 沖電気工業株式会社 | 樹脂封止型半導体装置とその製造方法及びその金型構造 |
| AU2006292224B2 (en) | 2005-09-19 | 2013-08-01 | Histogenics Corporation | Cell-support matrix and a method for preparation thereof |
| US10077420B2 (en) | 2014-12-02 | 2018-09-18 | Histogenics Corporation | Cell and tissue culture container |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63275149A (ja) * | 1987-05-06 | 1988-11-11 | Nec Kyushu Ltd | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3697666A (en) * | 1971-09-24 | 1972-10-10 | Diacon | Enclosure for incapsulating electronic components |
| JPS5817649A (ja) * | 1981-07-24 | 1983-02-01 | Fujitsu Ltd | 電子部品パツケ−ジ |
-
1989
- 1989-10-16 JP JP1269645A patent/JPH03129862A/ja active Pending
-
1990
- 1990-10-12 US US07/596,477 patent/US5087963A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63275149A (ja) * | 1987-05-06 | 1988-11-11 | Nec Kyushu Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5087963A (en) | 1992-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3893624B2 (ja) | 半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH03129862A (ja) | ガラス封止型半導体装置 | |
| JP3990679B2 (ja) | 半導体実装用回路基板を備えた半導体装置 | |
| JP3070145B2 (ja) | 半導体装置 | |
| JPH0621304A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JPH02271561A (ja) | 樹脂封止型半導体装置 | |
| JP2004266012A (ja) | 半導体装置 | |
| JPS6235650A (ja) | 半導体装置の電極構造 | |
| JPS61255039A (ja) | 半導体素子 | |
| JP3216638B2 (ja) | 電子部品及びその製造方法 | |
| JP2789395B2 (ja) | ワイヤボンデイング方法 | |
| JPH04127444A (ja) | ガラス封止型半導体装置 | |
| JPS61212050A (ja) | 半導体装置 | |
| JPH079386Y2 (ja) | イメージセンサ | |
| JP3336834B2 (ja) | リードフレーム | |
| JPS6362337A (ja) | 半導体装置 | |
| JP2001358361A (ja) | 面実装フォトカプラ | |
| JP2572461Y2 (ja) | サーディップタイプ固体撮像素子のインナーリード形状 | |
| JPS5834947A (ja) | ガラス封止型ｉｃ容器 | |
| JP2001102888A (ja) | 電子部品の製造方法 | |
| JPH0723962Y2 (ja) | 半導体パッケージ | |
| JPS60200534A (ja) | 半導体装置 | |
| JPH04246852A (ja) | 半導体装置用パッケージ | |
| JPH0652746B2 (ja) | 半導体装置 | |
| JPS61294978A (ja) | Ｃｃｄイメ−ジセンサ−用半導体装置 |