JP3336834B2 - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JP3336834B2 JP3336834B2 JP29110095A JP29110095A JP3336834B2 JP 3336834 B2 JP3336834 B2 JP 3336834B2 JP 29110095 A JP29110095 A JP 29110095A JP 29110095 A JP29110095 A JP 29110095A JP 3336834 B2 JP3336834 B2 JP 3336834B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- ridge
- die pad
- lead frame
- mounting surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、リードフレームに
関し、さらに詳しくは、リードフレームの一部を構成す
るダイパットの形状に関するものである。
関し、さらに詳しくは、リードフレームの一部を構成す
るダイパットの形状に関するものである。
【０００２】
【従来の技術】合成樹脂でリードフレームとともに封止
してパッケージされる半導体チップでは、高密度実装が
進み、実装方法においては表面実装素子を半田でリフロ
ーする等、熱応力が大である方法が多く採用されてい
る。この熱応力に対し、パッケージにクラックが入るこ
とを防止する手段として、特開平３−５３５５４号公報
等が提案されている。これはダイパットの外縁部の稜を
曲面形状に加工するものであり、近年のリードフレーム
ではこれが多く採用されている。これを図３を参照して
説明する。
してパッケージされる半導体チップでは、高密度実装が
進み、実装方法においては表面実装素子を半田でリフロ
ーする等、熱応力が大である方法が多く採用されてい
る。この熱応力に対し、パッケージにクラックが入るこ
とを防止する手段として、特開平３−５３５５４号公報
等が提案されている。これはダイパットの外縁部の稜を
曲面形状に加工するものであり、近年のリードフレーム
ではこれが多く採用されている。これを図３を参照して
説明する。
【０００３】図３（ａ）は、パッケージ５の概略断面図
であり、同図（ｂ）は、ダイパット２に半導体チップ１
を載置した状態を示す概略上面図である。近年、半導体
チップ１上に形成された接続電極１ａと、これら接続電
極１ａに対応したリード３とのワイヤボンディング作業
では、ダイパット２の基準点ＡまたはＡ、Ｂ及び半導体
チップ１の基準点Ｃ、Ｄ等が設定されたＣＡＤデータ
（設計値）の活用が図られている。
であり、同図（ｂ）は、ダイパット２に半導体チップ１
を載置した状態を示す概略上面図である。近年、半導体
チップ１上に形成された接続電極１ａと、これら接続電
極１ａに対応したリード３とのワイヤボンディング作業
では、ダイパット２の基準点ＡまたはＡ、Ｂ及び半導体
チップ１の基準点Ｃ、Ｄ等が設定されたＣＡＤデータ
（設計値）の活用が図られている。
【０００４】これは、ワイヤボンディング装置にセッテ
ィングされたダイパット２及び半導体チップ１の外縁部
輪郭に、ワイヤボンディング装置の一部を構成する撮像
装置に設けられたレチクル（基準用の十字線）を合致さ
せ、この測定値に基づいてダイパット２の基準点及び半
導体チップ１の基準点を設定する。そして、この設定さ
れたダイパット２の基準点及び半導体チップ１の基準点
が、ＣＡＤデータに設定されているダイパット２の基準
点ＡまたはＡ、Ｂ及び半導体チップ１の基準点Ｃ、Ｄと
一致しているとの仮定に基づいて、半導体チップ1上に
形成された接続電極１ａとリード３のワイヤボンディン
グを自動的に行うものである。実際には、ワイヤボンデ
ィング装置にセッティングされた半導体チップ１及びダ
イパット２は、ＣＡＤデータに設定されたダイパット２
及び半導体チップ１の位置関係間に誤差が存在するた
め、ワイヤボンディング装置で若干の修正をするティー
チング作業と称されるものが行われている。そして、修
正が完了すると本格的なワイヤボンディング作業が開始
される。
ィングされたダイパット２及び半導体チップ１の外縁部
輪郭に、ワイヤボンディング装置の一部を構成する撮像
装置に設けられたレチクル（基準用の十字線）を合致さ
せ、この測定値に基づいてダイパット２の基準点及び半
導体チップ１の基準点を設定する。そして、この設定さ
れたダイパット２の基準点及び半導体チップ１の基準点
が、ＣＡＤデータに設定されているダイパット２の基準
点ＡまたはＡ、Ｂ及び半導体チップ１の基準点Ｃ、Ｄと
一致しているとの仮定に基づいて、半導体チップ1上に
形成された接続電極１ａとリード３のワイヤボンディン
グを自動的に行うものである。実際には、ワイヤボンデ
ィング装置にセッティングされた半導体チップ１及びダ
イパット２は、ＣＡＤデータに設定されたダイパット２
及び半導体チップ１の位置関係間に誤差が存在するた
め、ワイヤボンディング装置で若干の修正をするティー
チング作業と称されるものが行われている。そして、修
正が完了すると本格的なワイヤボンディング作業が開始
される。
【０００５】ところで、半導体チップ載置面２ａの外縁
部の稜は、曲面２ｂであるため、ワイヤボンディング装
置の撮像装置ではダイパット２の外縁部輪郭を明確に認
識することが困難であり、本来の基準点が設定されない
場合があった。図３（ｃ）はこの一例を挙げた、ダイパ
ット２に半導体チップ１を載置した状態を示す概略上面
図である。同図は、半導体チップ載置面２ａと曲面２ｂ
との境界をダイパット２の外縁と認識してしまい、本来
設定しなければならない基準点Ａ、ＢをＡ´、Ｂ´に誤
って設定してしまったものである。このように、基準点
Ａ、ＢをＡ´、Ｂ´に誤って設定してしまうと、ティー
チング作業を何度か繰り返えして半導体チップ１上の接
続電極とリードとが確実にボンディングされているか否
かを目視で検査しなければならなかった。これが、ワイ
ヤボンディング作業におけるＣＡＤデータの活用を阻害
する一要因となっていた。
部の稜は、曲面２ｂであるため、ワイヤボンディング装
置の撮像装置ではダイパット２の外縁部輪郭を明確に認
識することが困難であり、本来の基準点が設定されない
場合があった。図３（ｃ）はこの一例を挙げた、ダイパ
ット２に半導体チップ１を載置した状態を示す概略上面
図である。同図は、半導体チップ載置面２ａと曲面２ｂ
との境界をダイパット２の外縁と認識してしまい、本来
設定しなければならない基準点Ａ、ＢをＡ´、Ｂ´に誤
って設定してしまったものである。このように、基準点
Ａ、ＢをＡ´、Ｂ´に誤って設定してしまうと、ティー
チング作業を何度か繰り返えして半導体チップ１上の接
続電極とリードとが確実にボンディングされているか否
かを目視で検査しなければならなかった。これが、ワイ
ヤボンディング作業におけるＣＡＤデータの活用を阻害
する一要因となっていた。
【０００６】
【発明が解決しようとする課題】本発明の課題は、パッ
ケージにクラックが入ることを防止するとともに、ＣＡ
Ｄデータ（設計値）に設定されたダイパットの基準点
と、ワイヤボンディング装置により設定されるダイパッ
トの基準点とを容易に一致させることができるリードフ
レームを提供することである。
ケージにクラックが入ることを防止するとともに、ＣＡ
Ｄデータ（設計値）に設定されたダイパットの基準点
と、ワイヤボンディング装置により設定されるダイパッ
トの基準点とを容易に一致させることができるリードフ
レームを提供することである。
【０００７】
【課題を解決するための手段】上記した課題を解決する
ために、請求項１に係る発明は、半導体チップを載置す
る半導体チップ載置面を有するダイパットの外縁部の稜
を曲面形状に加工したリードフレームにおいて、前記ダ
イパットの半導体チップ載置面の２つの角部を形成する
各々２辺の曲面形状稜に対して、該曲面形状稜の少なく
とも一部に部分的に略直角な直角稜を形成したことを特
徴とする。
ために、請求項１に係る発明は、半導体チップを載置す
る半導体チップ載置面を有するダイパットの外縁部の稜
を曲面形状に加工したリードフレームにおいて、前記ダ
イパットの半導体チップ載置面の２つの角部を形成する
各々２辺の曲面形状稜に対して、該曲面形状稜の少なく
とも一部に部分的に略直角な直角稜を形成したことを特
徴とする。
【０００８】請求項２に係る発明は、請求項１に記載の
リードフレームにおいて、前記直角稜を、前記半導体チ
ップ載置面の対角上に位置する２つの角部を形成する各
々２辺に該角部を跨いで設けたことを特徴とする。
リードフレームにおいて、前記直角稜を、前記半導体チ
ップ載置面の対角上に位置する２つの角部を形成する各
々２辺に該角部を跨いで設けたことを特徴とする。
【０００９】請求項３に係る発明は、請求項１に記載の
リードフレームにおいて、前記直角稜を、前記半導体チ
ップ載置面の隣り合って位置する２つの角部を形成する
各々２ 辺に該角部を跨いで設けたことを特徴とする。
リードフレームにおいて、前記直角稜を、前記半導体チ
ップ載置面の隣り合って位置する２つの角部を形成する
各々２ 辺に該角部を跨いで設けたことを特徴とする。
【００１０】請求項４に係る発明は、請求項１に記載の
リードフレームにおいて、前記直角稜を、前記半導体チ
ップ載置面における２つの角部を形成する互いに隣り合
う３辺の曲面形状稜の中間部に設けたことを特徴とす
る。
リードフレームにおいて、前記直角稜を、前記半導体チ
ップ載置面における２つの角部を形成する互いに隣り合
う３辺の曲面形状稜の中間部に設けたことを特徴とす
る。
【００１１】請求項５に係る発明は、請求項１に記載の
リードフレームにおいて、前記半導体チップ載置面の対
向面の稜が、曲面形状に加工されていることを特徴とす
る。
リードフレームにおいて、前記半導体チップ載置面の対
向面の稜が、曲面形状に加工されていることを特徴とす
る。
【００１２】上述した如く、外縁部の稜を曲面形状に加
工したダイパットの半導体チップ載置面の２つの角部を
形成する各々２辺の曲面形状稜に対して、該曲面形状稜
の少なくとも一部に部分的に略直角な直角稜を形成する
ことにより、ワイヤボンディングの一部を構成する撮像
装置で、ダイパットの外縁部輪郭を２つの角部を形成す
る２辺の直角稜を基準にして明確に認識することができ
るので、ＣＡＤデータに設定されたダイパットの基準点
と一致する基準点を容易に設定することができる作用が
ある。
工したダイパットの半導体チップ載置面の２つの角部を
形成する各々２辺の曲面形状稜に対して、該曲面形状稜
の少なくとも一部に部分的に略直角な直角稜を形成する
ことにより、ワイヤボンディングの一部を構成する撮像
装置で、ダイパットの外縁部輪郭を２つの角部を形成す
る２辺の直角稜を基準にして明確に認識することができ
るので、ＣＡＤデータに設定されたダイパットの基準点
と一致する基準点を容易に設定することができる作用が
ある。
【００１３】
【発明の実施の形態】以下に本発明の実施の形態につい
て、図１ないし図２を参照して説明する。なお、図中の
構成要素で従来の技術と同様の構造をなしているものに
ついては同一の参照符号を付するものとする。
て、図１ないし図２を参照して説明する。なお、図中の
構成要素で従来の技術と同様の構造をなしているものに
ついては同一の参照符号を付するものとする。
【００１４】実施の形態例１ 本実施の形態例は、ダイパット２の半導体チップ載置面
２ａの対角上に位置する２つの角部の稜を、略直角な直
角稜２ｃによって形成している。これを、図１（ａ）を
参照して説明する。
２ａの対角上に位置する２つの角部の稜を、略直角な直
角稜２ｃによって形成している。これを、図１（ａ）を
参照して説明する。
【００１５】図１（ａ）は、ダイパット２に半導体チッ
プ１を載置した状態の概略上面図である。半導体チップ
載置面２ａの稜は、曲面に加工された曲面形状稜２ｂで
形成されている。この半導体チップ載置面２ａの対角上
に位置する２つの角部の稜に、２つの角部を形成する各
々２辺の曲面形状稜２ｂに対して、該曲面形状稜２ｂの
少なくとも一部に部分的に略直角な直角稜２ｃが形成さ
れるよう、対角上に位置する２つの角部を形成する各々
２辺に該角部を跨いで直角稜２ｃを設けた構成としてい
る。従来の技術で説明した事例のように、ワイヤボンデ
ィング作業では、先ずワイヤボンディング装置の一部を
構成する光学的精密測定器により、ワイヤボンディング
装置にセッティングされたダイパット２及び半導体チッ
プ１の基準点を設定する。この際、本実施の形態例で
は、ワイヤボンディング装置の撮像装置により直角稜２
ｃの外縁部輪郭を明確に認識できるので、撮像装置に設
けられたレチクルを２つの角部を形成する２辺の直角稜
２ｃに容易に合致させることができるとともに、ＣＡＤ
データに設定されたダイパット２の基準点Ａ、Ｂ及び半
導体チップ１の基準点Ｃ、Ｄと一致させることができ
る。従って、半導体チップ1上の接続電極とリードとの
ワイヤボンディング作業において、ＣＡＤデータに基づ
く自動化が可能であり、ワイヤボンディング作業の工数
低減を図ることができる。
プ１を載置した状態の概略上面図である。半導体チップ
載置面２ａの稜は、曲面に加工された曲面形状稜２ｂで
形成されている。この半導体チップ載置面２ａの対角上
に位置する２つの角部の稜に、２つの角部を形成する各
々２辺の曲面形状稜２ｂに対して、該曲面形状稜２ｂの
少なくとも一部に部分的に略直角な直角稜２ｃが形成さ
れるよう、対角上に位置する２つの角部を形成する各々
２辺に該角部を跨いで直角稜２ｃを設けた構成としてい
る。従来の技術で説明した事例のように、ワイヤボンデ
ィング作業では、先ずワイヤボンディング装置の一部を
構成する光学的精密測定器により、ワイヤボンディング
装置にセッティングされたダイパット２及び半導体チッ
プ１の基準点を設定する。この際、本実施の形態例で
は、ワイヤボンディング装置の撮像装置により直角稜２
ｃの外縁部輪郭を明確に認識できるので、撮像装置に設
けられたレチクルを２つの角部を形成する２辺の直角稜
２ｃに容易に合致させることができるとともに、ＣＡＤ
データに設定されたダイパット２の基準点Ａ、Ｂ及び半
導体チップ１の基準点Ｃ、Ｄと一致させることができ
る。従って、半導体チップ1上の接続電極とリードとの
ワイヤボンディング作業において、ＣＡＤデータに基づ
く自動化が可能であり、ワイヤボンディング作業の工数
低減を図ることができる。
【００１６】実施の形態例２ 本実施の形態例は、ダイパット２の半導体チップ載置面
２ａの対角上に位置する２つの角部を形成する２辺の稜
の一部を、略直角な直角稜２ｃによって形成している。
これを、図１（ｂ）を参照して説明する。
２ａの対角上に位置する２つの角部を形成する２辺の稜
の一部を、略直角な直角稜２ｃによって形成している。
これを、図１（ｂ）を参照して説明する。
【００１７】図１（ｂ）は、ダイパット２に半導体チッ
プ１を載置した状態の概略上面図である。半導体チップ
載置面２ａの稜は、曲面に加工された曲面形状稜２ｂで
形成されている。この半導体チップ載置面２ａの対角上
に位置する２つの角部を形成する２辺の稜に、２つの角
部を形成する各々２辺の曲面形状稜２ｂに対して、該曲
面形状稜２ｂの少なくとも一部に部分的に略直角な直角
稜２ｃが形成されるよう、対角上に位置する２つの角部
を形成する各々２辺の中間部に部分的に直角稜２ｃを 設
けた構成としている。以下は実施の形態例１で示した事
例の説明と同様であるので省略する。
プ１を載置した状態の概略上面図である。半導体チップ
載置面２ａの稜は、曲面に加工された曲面形状稜２ｂで
形成されている。この半導体チップ載置面２ａの対角上
に位置する２つの角部を形成する２辺の稜に、２つの角
部を形成する各々２辺の曲面形状稜２ｂに対して、該曲
面形状稜２ｂの少なくとも一部に部分的に略直角な直角
稜２ｃが形成されるよう、対角上に位置する２つの角部
を形成する各々２辺の中間部に部分的に直角稜２ｃを 設
けた構成としている。以下は実施の形態例１で示した事
例の説明と同様であるので省略する。
【００１８】実施の形態例３ 本実施の形態例は、ダイパット２の半導体チップ載置面
２ａの隣り合って位置する２つの角部の稜を、略直角な
直角稜２ｃによって形成している。これを、図２（ａ）
を参照して説明する。
２ａの隣り合って位置する２つの角部の稜を、略直角な
直角稜２ｃによって形成している。これを、図２（ａ）
を参照して説明する。
【００１９】図２（ａ）は、ダイパット２に半導体チッ
プ１を載置した状態の概略上面図である。半導体チップ
載置面２ａの稜は、曲面に加工された曲面形状稜２ｂで
形成されている。この半導体チップ載置面２ａの隣り合
って位置する２つの角部の稜に、２つの角部を形成する
各々２辺の曲面形状稜２ｂに対して、該曲面形状稜２b
の少なくとも一部に部分的に略直角な直角稜２ｃが形成
されるよう、隣り合って位置する２つの角部を形成する
各々２辺に該角部を跨いで直角稜２ｃを設けた構成とし
ている。以下は実施の形態例１で示した事例の説明と同
様であるので省略する。
プ１を載置した状態の概略上面図である。半導体チップ
載置面２ａの稜は、曲面に加工された曲面形状稜２ｂで
形成されている。この半導体チップ載置面２ａの隣り合
って位置する２つの角部の稜に、２つの角部を形成する
各々２辺の曲面形状稜２ｂに対して、該曲面形状稜２b
の少なくとも一部に部分的に略直角な直角稜２ｃが形成
されるよう、隣り合って位置する２つの角部を形成する
各々２辺に該角部を跨いで直角稜２ｃを設けた構成とし
ている。以下は実施の形態例１で示した事例の説明と同
様であるので省略する。
【００２０】実施の形態例４ 本実施の形態例は、ダイパット２の半導体チップ載置面
２ａの隣り合う３辺の稜の中間部に部分的に、略直角な
直角稜２ｃによって形成している。これを、図２（ｂ）
を参照して説明する。
２ａの隣り合う３辺の稜の中間部に部分的に、略直角な
直角稜２ｃによって形成している。これを、図２（ｂ）
を参照して説明する。
【００２１】図２（ｂ）は、ダイパット２に半導体チッ
プ１を載置した状態の概略上面図である。半導体チップ
載置面２ａの稜は、曲面に加工された曲面形状稜２ｂで
形成されている。この半導体チップ載置面２ａの隣り合
う３辺の稜に、２つの角部を形成する各々２辺の曲面形
状稜２ｂに対して、該曲面形状稜２bの少なくとも一部
に部分的に略直角な直角稜２ｃが形成されるよう、２つ
の角部を形成する互いに隣り 合う３辺の曲面形状稜２ｂ
の中間部に部分的に直角稜２ｃを設けた構成としてい
る。以下は実施の形態例１で示した事例の説明と同様で
あるので省略する。
プ１を載置した状態の概略上面図である。半導体チップ
載置面２ａの稜は、曲面に加工された曲面形状稜２ｂで
形成されている。この半導体チップ載置面２ａの隣り合
う３辺の稜に、２つの角部を形成する各々２辺の曲面形
状稜２ｂに対して、該曲面形状稜２bの少なくとも一部
に部分的に略直角な直角稜２ｃが形成されるよう、２つ
の角部を形成する互いに隣り 合う３辺の曲面形状稜２ｂ
の中間部に部分的に直角稜２ｃを設けた構成としてい
る。以下は実施の形態例１で示した事例の説明と同様で
あるので省略する。
【００２２】上述した実施の形態例１〜４で示した事例
では、半導体チップ載置面２ａの稜の一部を略直角な直
角稜２ｃに形成するとともに、載置面２ａの対向面の稜
を曲面形状に加工したリードフレームであっても良いこ
とは言うまでもない。
では、半導体チップ載置面２ａの稜の一部を略直角な直
角稜２ｃに形成するとともに、載置面２ａの対向面の稜
を曲面形状に加工したリードフレームであっても良いこ
とは言うまでもない。
【００２３】
【発明の効果】以上に詳しく説明したように、本発明に
係るリードフレームにおいては、ダイパットにおける半
導体チップ載置面の外縁部の稜を、全体として曲面形状
稜に加工し、該曲面形状稜の一部に部分的に略直角な直
角稜を形成しているため、パッケージされる際に熱応力
によってクラックが入るのを防止する効果を阻害するお
それがない。
係るリードフレームにおいては、ダイパットにおける半
導体チップ載置面の外縁部の稜を、全体として曲面形状
稜に加工し、該曲面形状稜の一部に部分的に略直角な直
角稜を形成しているため、パッケージされる際に熱応力
によってクラックが入るのを防止する効果を阻害するお
それがない。
【００２４】その上、ワイヤボンディング作業に際し、
ワイヤボンディング装置にセッティングされたダイパッ
ト及び半導体チップは、ワイヤボンディング装置の一部
を構成する撮像装置により、半導体チップ載置面の２つ
の角部を形成する各々２辺の曲面形状稜の一部に部分的
に形成された直角稜を基準にして、ダイパットの外縁部
輪郭を明確に認識し、ダイパット及び半導体チップの各
２点の基準点を設定できるため、容易にＣＡＤデータに
設定されているダイパット及び半導体チップの各２点の
基準点に一致させることができる。従って、半導体チッ
プ上の接続電極とリードとのワイヤボンディング作業を
自動化することができるとともに、ワイヤボンディング
作業の工数低減を図ることができる。
ワイヤボンディング装置にセッティングされたダイパッ
ト及び半導体チップは、ワイヤボンディング装置の一部
を構成する撮像装置により、半導体チップ載置面の２つ
の角部を形成する各々２辺の曲面形状稜の一部に部分的
に形成された直角稜を基準にして、ダイパットの外縁部
輪郭を明確に認識し、ダイパット及び半導体チップの各
２点の基準点を設定できるため、容易にＣＡＤデータに
設定されているダイパット及び半導体チップの各２点の
基準点に一致させることができる。従って、半導体チッ
プ上の接続電極とリードとのワイヤボンディング作業を
自動化することができるとともに、ワイヤボンディング
作業の工数低減を図ることができる。
【図１】 本発明を示し、（ａ）は実施の形態例１を示
す、ダイパットに半導体チップを載置した状態の概略上
面図であり、（ｂ）は実施の形態例２を示す、ダイパッ
トに半導体チップを載置した状態の概略上面図である。
す、ダイパットに半導体チップを載置した状態の概略上
面図であり、（ｂ）は実施の形態例２を示す、ダイパッ
トに半導体チップを載置した状態の概略上面図である。
【図２】 本発明を示し、（ａ）は実施の形態例３を示
す、ダイパットに半導体チップを載置した状態の概略上
面図であり、（ｂ）は実施の形態例４を示す、ダイパッ
トに半導体チップを載置した状態の概略上面図である。
す、ダイパットに半導体チップを載置した状態の概略上
面図であり、（ｂ）は実施の形態例４を示す、ダイパッ
トに半導体チップを載置した状態の概略上面図である。
【図３】 従来例を示し、（ａ）はパッケージの概略断
面図であり、（ｂ）及び（ｃ）はダイパットに半導体チ
ップを載置した状態の概略上面図である。
面図であり、（ｂ）及び（ｃ）はダイパットに半導体チ
ップを載置した状態の概略上面図である。
１ 半導体チップ １ａ 接続電極 ２ ダイパット ２ａ 半導体チップ載置面 ２ｂ 曲面形状稜 ２ｃ 直角稜 ３ リード ４ ワイヤ ５ パッケージ
Claims (5)
- 【請求項１】 半導体チップを載置する半導体チップ載
置面を有するダイパットの外縁部の稜を曲面形状に加工
したリードフレームにおいて、 前記ダイパットの半導体チップ載置面の２つの角部を形
成する各々２辺の曲面形状稜に対して、該曲面形状稜の
少なくとも一部に部分的に略直角な直角稜を形成したこ
とを特徴とするリードフレーム。 - 【請求項２】 前記直角稜を、前記半導体チップ載置面
の対角上に位置する２つの角部を形成する各々２辺に該
角部を跨いで設けたことを特徴とする請求項１に記載の
リードフレーム。 - 【請求項３】 前記直角稜を、前記半導体チップ載置面
の隣り合って位置する２つの角部を形成する各々２辺に
該角部を跨いで設けたことを特徴とする請求項１に記載
のリードフレーム。 - 【請求項４】 前記直角稜を、前記半導体チップ載置面
における２つの角部を形成する互いに隣り合う３辺の曲
面形状稜の中間部に設けたことを特徴とする請求項１に
記載のリードフレーム。 - 【請求項５】 前記半導体チップ載置面の対向面の稜
が、曲面形状に加工されていることを特徴とする請求項
１に記載のリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29110095A JP3336834B2 (ja) | 1995-11-09 | 1995-11-09 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29110095A JP3336834B2 (ja) | 1995-11-09 | 1995-11-09 | リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09134995A JPH09134995A (ja) | 1997-05-20 |
| JP3336834B2 true JP3336834B2 (ja) | 2002-10-21 |
Family
ID=17764460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29110095A Expired - Fee Related JP3336834B2 (ja) | 1995-11-09 | 1995-11-09 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3336834B2 (ja) |
-
1995
- 1995-11-09 JP JP29110095A patent/JP3336834B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09134995A (ja) | 1997-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3336834B2 (ja) | リードフレーム | |
| JPH05347326A (ja) | ワイヤボンディング装置におけるキャピラリのセッティング方法 | |
| JP3301419B2 (ja) | 電子部品の製造方法 | |
| JP3528366B2 (ja) | 集積回路装置 | |
| JP2906756B2 (ja) | 電子部品搭載用基板 | |
| JPS589477A (ja) | 固体撮像装置 | |
| JPH0713230Y2 (ja) | 電子部品 | |
| JPS61255039A (ja) | 半導体素子 | |
| KR100384332B1 (ko) | 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법 | |
| JP2969968B2 (ja) | 印刷用メタルマスクの製造方法 | |
| JPH104119A (ja) | 半導体装置 | |
| JPH04129259A (ja) | 電子部品 | |
| JP2803260B2 (ja) | 半導体装置の製造方法 | |
| JPH0442934Y2 (ja) | ||
| JPH04323836A (ja) | 半導体装置 | |
| JPH0817858A (ja) | 半導体チップにおける電極パットの位置検出方法 | |
| JPH04324948A (ja) | ボンディング方法 | |
| JP2805912B2 (ja) | 半導体素子認識補正方法 | |
| JPH0758157A (ja) | テープ・キャリャ・パッケージ接続装置および接続方法 | |
| JPH0631736Y2 (ja) | プリント回路基板 | |
| JPH09330945A (ja) | 半導体装置の製造方法 | |
| JPH0964273A (ja) | 半導体装置 | |
| JPS5851526A (ja) | 半導体素子ペレツトおよびこれを有する半導体装置 | |
| JPH033354A (ja) | 半導体装置 | |
| JPS5851416B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |