JP2803260B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2803260B2 JP2803260B2 JP1324655A JP32465589A JP2803260B2 JP 2803260 B2 JP2803260 B2 JP 2803260B2 JP 1324655 A JP1324655 A JP 1324655A JP 32465589 A JP32465589 A JP 32465589A JP 2803260 B2 JP2803260 B2 JP 2803260B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- electrode pad
- recognition
- electrode pads
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体チップに配される電極パッドの形状
に関する。
に関する。
半導体装置の製造工程の中で、半導体チップの電極パ
ッドとこれに対応したリードフレームの各リード、ある
いはセラミック基板やガラエポ等樹脂基板表面に形成さ
れた各配線パターン等とを接続する工程がある。
ッドとこれに対応したリードフレームの各リード、ある
いはセラミック基板やガラエポ等樹脂基板表面に形成さ
れた各配線パターン等とを接続する工程がある。
一般にこの工程で使用される機械（以下ワイヤボンダ
と称する）には、接続する電極パッドと、リードあるい
は配線パターン（以下説明を簡略化するため単にリード
と称する）との位置関係を認識するために、カメラ、照
明、及び画像処理装置等を併わせ持っていることが多
く、電極パッドとリードとの接続の際には、まずリード
フレーム（配線パターンの場合は基板側）のある特定箇
所を認識し、次に半導体チップ側のある特定箇所を認識
し、取り込んだ認識画像データから割り出された両者位
置関係をもとに、接続動作を行っていくことが多い。
と称する）には、接続する電極パッドと、リードあるい
は配線パターン（以下説明を簡略化するため単にリード
と称する）との位置関係を認識するために、カメラ、照
明、及び画像処理装置等を併わせ持っていることが多
く、電極パッドとリードとの接続の際には、まずリード
フレーム（配線パターンの場合は基板側）のある特定箇
所を認識し、次に半導体チップ側のある特定箇所を認識
し、取り込んだ認識画像データから割り出された両者位
置関係をもとに、接続動作を行っていくことが多い。
ところで、時に客先の仕様に応じて製造する分野の半
導体チップは、高機能化等のニーズにより多ピン化する
とともに、高集積化等のニーズにより、電極パッド間隔
（以下パッドピッチと称する）が微細化する傾向にあ
り、前述の電極パッドと、リードとの接続工程におい
て、高精度化の要求が高まってきている。
導体チップは、高機能化等のニーズにより多ピン化する
とともに、高集積化等のニーズにより、電極パッド間隔
（以下パッドピッチと称する）が微細化する傾向にあ
り、前述の電極パッドと、リードとの接続工程におい
て、高精度化の要求が高まってきている。
パッドピッチの微細化に対応するため、電極パッドと
リードとを接続する機械の高精度化が必要であり、その
１つの手段として前述の画像認識の精度向上があるが、
次に述べるようないくつかの問題がある。
リードとを接続する機械の高精度化が必要であり、その
１つの手段として前述の画像認識の精度向上があるが、
次に述べるようないくつかの問題がある。
1.ウエハの大口径化にともない半導体チップが厚型化
し、半導体チップと、リードフレームとの段差が大きく
なり、焦点深度の浅くなる方向であるカメラの高倍率化
はむずかしい。
し、半導体チップと、リードフレームとの段差が大きく
なり、焦点深度の浅くなる方向であるカメラの高倍率化
はむずかしい。
2.半導体チップの高集積化にともなう配線の微細化がす
すむなかで、エポキシ樹脂等封止材の応力から前記配線
を保護するためにポリイミド等樹脂による半導体チップ
表面コーティングが施される場合があるが、前記コーテ
ィングにより鮮明な認識パターンが得にくくなる。
すむなかで、エポキシ樹脂等封止材の応力から前記配線
を保護するためにポリイミド等樹脂による半導体チップ
表面コーティングが施される場合があるが、前記コーテ
ィングにより鮮明な認識パターンが得にくくなる。
１、２のような理由から、半導体チップに特徴のある
鮮明な認識パターンが必要となるが、 A.半導体チップの機種によって必ずしも特徴となる回路
パターンがあるとは限らない。
鮮明な認識パターンが必要となるが、 A.半導体チップの機種によって必ずしも特徴となる回路
パターンがあるとは限らない。
B.あらたに特定の認識用パターンを設置することは、半
導体チップの高集積化や小型化の妨げとなる。
導体チップの高集積化や小型化の妨げとなる。
C.電極パッドは第３図に示すように通常皆同じ短形をし
ており、リードフレーム搬送不良等によってカメラ視野
に対し大きな位置ずれがあった場合、他電極パッドを当
初記憶させたパターンとまちがえることがある。
ており、リードフレーム搬送不良等によってカメラ視野
に対し大きな位置ずれがあった場合、他電極パッドを当
初記憶させたパターンとまちがえることがある。
等のような問題もある。
そこで本発明は、このような問題を解決しようとする
もので、その目的とするところは、余分なスペースを割
くことなく特徴ある鮮明なパターンを設けることによっ
て電極パッドとリードとを接続する際の精度の向上、ひ
いては半導体チップの高集積化あるいは多ピン化を促す
ものである。
もので、その目的とするところは、余分なスペースを割
くことなく特徴ある鮮明なパターンを設けることによっ
て電極パッドとリードとを接続する際の精度の向上、ひ
いては半導体チップの高集積化あるいは多ピン化を促す
ものである。
本発明の半導体装置の製造方法は、複数の電極パッド
を有する半導体チップの四隅のうちの少なくとも一つの
対角をなす二隅に配置された２つの電極パッドの位置を
認識する第１工程と、認識した前記２つの電極パッドの
位置に基づきリードフレームと前記半導体チップとのθ
方向補正を行う第２工程と、前記θ方向補正に基づき前
記半導体チップの前記電極パッドと前記リードフレーム
とのボンディングを行う第３工程とを備えたことを特徴
とする。
を有する半導体チップの四隅のうちの少なくとも一つの
対角をなす二隅に配置された２つの電極パッドの位置を
認識する第１工程と、認識した前記２つの電極パッドの
位置に基づきリードフレームと前記半導体チップとのθ
方向補正を行う第２工程と、前記θ方向補正に基づき前
記半導体チップの前記電極パッドと前記リードフレーム
とのボンディングを行う第３工程とを備えたことを特徴
とする。
また、前記第２工程の認識に用いられる電極パッドは
六角以上の多角形状の電極パッドであることを特徴とす
る。
六角以上の多角形状の電極パッドであることを特徴とす
る。
第１図（ａ）は、本発明の実施例を示す半導体チップ
の平面図を示す。２は集積回路部、３（ａ）は一般の電
極パッド、３（ｂ）は、集積回路部２の外周部に帯状に
配された電極パッド３（ａ）のうち端に位置し、一般電
極パッド３（ａ）と異なる形状をしている電極パッド
（以下認識用電極パッドと称す）、４はリードフレー
ム、５は各リードを示す。
の平面図を示す。２は集積回路部、３（ａ）は一般の電
極パッド、３（ｂ）は、集積回路部２の外周部に帯状に
配された電極パッド３（ａ）のうち端に位置し、一般電
極パッド３（ａ）と異なる形状をしている電極パッド
（以下認識用電極パッドと称す）、４はリードフレー
ム、５は各リードを示す。
第１図（ａ）は、認識用電極パッド３（ｂ）を、電極
パッド３（ａ）の列のある１辺のしかも片側に設けたも
のである。第１図（ｂ）は、他の実施例を示す半導体チ
ップ１の平面図であるが、認識用電極パッド３（ｂ）を
対角線方向に設けたのである。半導体チップ１が大型化
した場合、第１図（ａ）のようにある１コーナーのみを
認識させるより、第１図（ｂ）のように対角線方向に２
コーナー認識させた方が、半導体チップ１のリードフレ
ーム４に対するθ方向の補正がより確実にすることがで
きる。
パッド３（ａ）の列のある１辺のしかも片側に設けたも
のである。第１図（ｂ）は、他の実施例を示す半導体チ
ップ１の平面図であるが、認識用電極パッド３（ｂ）を
対角線方向に設けたのである。半導体チップ１が大型化
した場合、第１図（ａ）のようにある１コーナーのみを
認識させるより、第１図（ｂ）のように対角線方向に２
コーナー認識させた方が、半導体チップ１のリードフレ
ーム４に対するθ方向の補正がより確実にすることがで
きる。
第１図（ｃ）は、さらに他の実施例を示す半導体チプ
の平面図であるが、認識用電極パッド３（ｂ）を半導体
チップ１の中心に対し非点対称となるように配したもの
である。このようにすると、半導体チップ１がリードフ
レーム４に対し正規の方向と異なる方向に取付けられた
場合や、正規の方向に取付けられたが、リードフレーム
４がワイヤボンダに逆向きに投入された場合でも、誤認
識となって間違った配線を防止させることができる。
の平面図であるが、認識用電極パッド３（ｂ）を半導体
チップ１の中心に対し非点対称となるように配したもの
である。このようにすると、半導体チップ１がリードフ
レーム４に対し正規の方向と異なる方向に取付けられた
場合や、正規の方向に取付けられたが、リードフレーム
４がワイヤボンダに逆向きに投入された場合でも、誤認
識となって間違った配線を防止させることができる。
第２図（ａ）〜（ｅ）は、認識用電極パッドの形状を
示す。第２図（ａ）のように、正多角型にしてもよいし
第２図（ｂ）（ｃ）のように、通常電極パッド３（ａ）
に突起をつけたような形にしてもよい。また、第２図
（ｄ）（ｅ）のように、ある形の別のパターンと組み合
わせて特徴づけしてもよい。
示す。第２図（ａ）のように、正多角型にしてもよいし
第２図（ｂ）（ｃ）のように、通常電極パッド３（ａ）
に突起をつけたような形にしてもよい。また、第２図
（ｄ）（ｅ）のように、ある形の別のパターンと組み合
わせて特徴づけしてもよい。
第２図（ｄ）に示す認識用電極パッド３（ｂ）を第１
図（ｃ）のように配した半導体チップ１を実験としてワ
イヤボンディングしたところ、従来の認識用電極パッド
がない半導体チップのボンディング精度が約±13μｍだ
ったのに対し、認識用電極パッド３（ｂ）を設けた半導
体チップ１の精度は、約±８μｍとなった。またこれに
よって電極パッドピッチ約115μｍのボンディングを行
うことが可能となった。
図（ｃ）のように配した半導体チップ１を実験としてワ
イヤボンディングしたところ、従来の認識用電極パッド
がない半導体チップのボンディング精度が約±13μｍだ
ったのに対し、認識用電極パッド３（ｂ）を設けた半導
体チップ１の精度は、約±８μｍとなった。またこれに
よって電極パッドピッチ約115μｍのボンディングを行
うことが可能となった。
認識用電極パッド３（ｂ）の配置及び形状は、第１図
（ａ）〜（ｃ）及び第２図（ａ）〜（ｅ）に示すだけに
かぎらず例えば、認識用電極パッド３（ｂ）の配置は、
電極パッド３（ａ）各辺両端全部に設けてもよい。また
認識用電極パッド３（ｂ）の形状は、各場所同じ形状を
していなくてもよく場所によって異なる形状を用いても
よい。認識用電極パッド３（ｂ）の形状が非対称な形状
の場合、各場所同じ向きをしていなくてもよく場所によ
って異なる向きをしていてもよい。
（ａ）〜（ｃ）及び第２図（ａ）〜（ｅ）に示すだけに
かぎらず例えば、認識用電極パッド３（ｂ）の配置は、
電極パッド３（ａ）各辺両端全部に設けてもよい。また
認識用電極パッド３（ｂ）の形状は、各場所同じ形状を
していなくてもよく場所によって異なる形状を用いても
よい。認識用電極パッド３（ｂ）の形状が非対称な形状
の場合、各場所同じ向きをしていなくてもよく場所によ
って異なる向きをしていてもよい。
以上のように、集積回路外周部に複数の電極パッドを
帯状に配してなる半導体チップにおいて、前記電極パッ
ドの列のうち、端に位置する電極パッドを前記電極パッ
ドの列の他の電極パッドと異なる形状にすることによっ
て 1.半導体チップの画像認識用パターンと電極パッドが兼
用できることで余分なスペースが不要となり、半導体チ
ップ面積に対する集積回路部面積の割合を増やすことが
可能となった。また、半導体チップの辺の長さに対する
電極パッド数の割合を殖やすことが可能となった。
帯状に配してなる半導体チップにおいて、前記電極パッ
ドの列のうち、端に位置する電極パッドを前記電極パッ
ドの列の他の電極パッドと異なる形状にすることによっ
て 1.半導体チップの画像認識用パターンと電極パッドが兼
用できることで余分なスペースが不要となり、半導体チ
ップ面積に対する集積回路部面積の割合を増やすことが
可能となった。また、半導体チップの辺の長さに対する
電極パッド数の割合を殖やすことが可能となった。
2.半導体チップθ方向位置ずれの補正能力向上、誤認識
による位置ずれ防止等が実現でき、電極パッドとリード
あるいは基板上配線パターンとを接続する精度が向上す
るので、電極パッドピッチを縮めることが可能となっ
た。
による位置ずれ防止等が実現でき、電極パッドとリード
あるいは基板上配線パターンとを接続する精度が向上す
るので、電極パッドピッチを縮めることが可能となっ
た。
第１図（ａ）本発明実施例を示す半導体チップ平面図。
第１図（ｂ）他の実施例を示す半導体チップ平面図。第
１図（ｃ）さらに他の実施例を示す半導体チップ平面
図。第２（ａ）〜（ｅ）本発明の認識用電極パッド形状
の実施例を示す平面図。第３図従来の半導体チップを示
す平面図。 １……半導体チップ ２……集積回路部 ３（ａ）……電極パッド ３（ｂ）……認識用電極パッド ４……リードフレーム ５……リード
第１図（ｂ）他の実施例を示す半導体チップ平面図。第
１図（ｃ）さらに他の実施例を示す半導体チップ平面
図。第２（ａ）〜（ｅ）本発明の認識用電極パッド形状
の実施例を示す平面図。第３図従来の半導体チップを示
す平面図。 １……半導体チップ ２……集積回路部 ３（ａ）……電極パッド ３（ｂ）……認識用電極パッド ４……リードフレーム ５……リード
Claims (2)
- 【請求項１】複数の電極パッドを有する半導体チップの
四隅のうちの少なくとも一つの対角をなす二隅に配置さ
れた２つの電極パッドの位置を認識する第１工程と、 認識した前記２つの電極パッドの位置に基づきリードフ
レームと前記半導体チップとのθ方向補正を行う第２工
程と、 前記θ方向補正に基づき前記半導体チップの前記電極パ
ッドと前記リードフレームとのボンディングを行う第３
工程とを備えたことを特徴とす半導体装置の製造方法。 - 【請求項２】前記第２工程の認識に用いられる電極パッ
ドは六角以上の多角形状の電極パッドであることを特徴
とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1324655A JP2803260B2 (ja) | 1989-12-14 | 1989-12-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1324655A JP2803260B2 (ja) | 1989-12-14 | 1989-12-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03185743A JPH03185743A (ja) | 1991-08-13 |
| JP2803260B2 true JP2803260B2 (ja) | 1998-09-24 |
Family
ID=18168254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1324655A Expired - Fee Related JP2803260B2 (ja) | 1989-12-14 | 1989-12-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2803260B2 (ja) |
-
1989
- 1989-12-14 JP JP1324655A patent/JP2803260B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03185743A (ja) | 1991-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6476505B2 (en) | Semiconductor device having pads, the intervals of which are adjusted and arranged in semiconductor chip corners | |
| US6048753A (en) | Standardized bonding location process and apparatus | |
| US7723834B2 (en) | POP package and method of fabricating the same | |
| EP0664563B1 (en) | TAB Bonding pads geometry for semiconductor devices | |
| JP4068635B2 (ja) | 配線基板 | |
| US9230919B2 (en) | Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging | |
| US7642662B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7960837B2 (en) | Semiconductor package | |
| JP4615282B2 (ja) | 半導体パッケージの製造方法 | |
| US6121690A (en) | Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge | |
| US20060226543A1 (en) | Ball grid array package stack | |
| US7030508B2 (en) | Substrate for semiconductor package and wire bonding method using thereof | |
| US5604330A (en) | Staggered land pad pattern on substrate for tab interconnection | |
| JP2803260B2 (ja) | 半導体装置の製造方法 | |
| US7224055B2 (en) | Center pad type IC chip with jumpers, method of processing the same and multi chip package | |
| JPS63124434A (ja) | 半導体装置の製造方法 | |
| JP4175343B2 (ja) | 半導体ペレット及び半導体装置 | |
| KR0155440B1 (ko) | 반도체 칩 패키지 | |
| US6713869B2 (en) | Wiring pattern of semiconductor device | |
| KR960002496B1 (ko) | 반도체 패키지 | |
| KR200302460Y1 (ko) | 칩 적층을 위한 위치 인식 패턴이 구비된 반도체 칩 | |
| JPH10107083A (ja) | 電気回路素子及びその実装体構造 | |
| JPH05182971A (ja) | チップと基板の電極構造およびマルチチップモジュール | |
| JP3706379B2 (ja) | 半導体ペレット | |
| JPH01287937A (ja) | フィルムキャリアテープ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |