JPH05182971A - チップと基板の電極構造およびマルチチップモジュール - Google Patents
チップと基板の電極構造およびマルチチップモジュールInfo
- Publication number
- JPH05182971A JPH05182971A JP17792A JP17792A JPH05182971A JP H05182971 A JPH05182971 A JP H05182971A JP 17792 A JP17792 A JP 17792A JP 17792 A JP17792 A JP 17792A JP H05182971 A JPH05182971 A JP H05182971A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- cross
- pads
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Details Of Resistors (AREA)
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 フリップチップ方式でチップを基板に実装す
る際に、歩留を高めることができるチップと基板の電極
構造およびマルチチップモジュールを提供する。 【構成】 図１(a)に示すように、チップ１の表面に、
断面が長円をなす柱状のバンプ電極１０１を、上記断面
の長手方向をそろえた状態で所定の間隔で複数並べて設
ける。一方、図１(b)に示すように、基板(図示せず)の
表面に、バンプ電極１０１が当接する箇所に、一方向に
長い閉領域をなすパッド２０１を、バンプ電極１０１の
断面の長手方向と直交する向きに設ける。上記基板はチ
ップ１とは別のチップであっても良い。
る際に、歩留を高めることができるチップと基板の電極
構造およびマルチチップモジュールを提供する。 【構成】 図１(a)に示すように、チップ１の表面に、
断面が長円をなす柱状のバンプ電極１０１を、上記断面
の長手方向をそろえた状態で所定の間隔で複数並べて設
ける。一方、図１(b)に示すように、基板(図示せず)の
表面に、バンプ電極１０１が当接する箇所に、一方向に
長い閉領域をなすパッド２０１を、バンプ電極１０１の
断面の長手方向と直交する向きに設ける。上記基板はチ
ップ１とは別のチップであっても良い。
Description
【０００１】
【産業上の利用分野】この発明は、フリップチップ方式
で接続されるチップと基板の電極構造およびマルチチッ
プモジュールに関する。
で接続されるチップと基板の電極構造およびマルチチッ
プモジュールに関する。
【０００２】
【従来の技術】近年、半導体チップは急速に高集積化、
高機能化されている。これに伴って、チップの端子数が
増加し、実装に要する面積が増大する傾向にある。そこ
で、チップ１つ当たりの実装面積を極力低減するため
に、チップに柱状のバンプ電極を設けて、基板に直接フ
ェイスダウンでボンディングするフリップチップ方式が
採用されている。
高機能化されている。これに伴って、チップの端子数が
増加し、実装に要する面積が増大する傾向にある。そこ
で、チップ１つ当たりの実装面積を極力低減するため
に、チップに柱状のバンプ電極を設けて、基板に直接フ
ェイスダウンでボンディングするフリップチップ方式が
採用されている。
【０００３】フリップチップ方式を採用する場合、図６
に示すように、従来のチップ３００と基板４００の電極
構造は、チップ３００に断面が円形または長方形をなす
柱状のバンプ電極３１０を設ける一方、上記バンプ電極
３１０の断面形状に対応して、基板面に円形または長方
形の面状のパッド４２０を設けたものである。また、形
状を対応させるだけではなく、無駄な面積を省くため
に、上記バンプ電極３１０の断面寸法と上記パッド４２
０の寸法とは略同一に設定される。
に示すように、従来のチップ３００と基板４００の電極
構造は、チップ３００に断面が円形または長方形をなす
柱状のバンプ電極３１０を設ける一方、上記バンプ電極
３１０の断面形状に対応して、基板面に円形または長方
形の面状のパッド４２０を設けたものである。また、形
状を対応させるだけではなく、無駄な面積を省くため
に、上記バンプ電極３１０の断面寸法と上記パッド４２
０の寸法とは略同一に設定される。
【０００４】
【発明が解決しようとする課題】ところで、チップを基
板に実装する場合、一般に自動装置が用いられるが、チ
ップと基板との間に幾らかの位置ずれが生ずる。チップ
端子数が多い状況下では、電極やパッドの寸法を大きく
できないため、位置ずれに対する精度が厳しく要求され
る。このため、位置ずれによって歩留が低下するという
問題がある。１つの基板に搭載するチップ数が多くなれ
ばなるほど、この問題は深刻になる。なお、基板全体を
チップ並みの高い寸法精度で作製することは、技術的に
は可能であるが、コストが極めて高くつくという問題が
ある。
板に実装する場合、一般に自動装置が用いられるが、チ
ップと基板との間に幾らかの位置ずれが生ずる。チップ
端子数が多い状況下では、電極やパッドの寸法を大きく
できないため、位置ずれに対する精度が厳しく要求され
る。このため、位置ずれによって歩留が低下するという
問題がある。１つの基板に搭載するチップ数が多くなれ
ばなるほど、この問題は深刻になる。なお、基板全体を
チップ並みの高い寸法精度で作製することは、技術的に
は可能であるが、コストが極めて高くつくという問題が
ある。
【０００５】この位置ずれの問題を解消するために、い
わゆるマルチチップモジュール方式が考えだされた。マ
ルチチップモジュール方式は、図５に示すように、１つ
の基板に搭載べきチップ５００,５１０,…を機能別に幾
つかまとめてモジュール６００を構成し、このモジュー
ル単位で基板に搭載を行う実装方式である。この方式に
よれば、モジュールを搭載すべき全体の基板にはそれほ
どの精度が要求されなくなる。しかし、モジュールを構
成する基板６１０には、依然としてチップ並みの寸法精
度が要求され、工夫した割にはなかなか歩留を上げるこ
とができない。
わゆるマルチチップモジュール方式が考えだされた。マ
ルチチップモジュール方式は、図５に示すように、１つ
の基板に搭載べきチップ５００,５１０,…を機能別に幾
つかまとめてモジュール６００を構成し、このモジュー
ル単位で基板に搭載を行う実装方式である。この方式に
よれば、モジュールを搭載すべき全体の基板にはそれほ
どの精度が要求されなくなる。しかし、モジュールを構
成する基板６１０には、依然としてチップ並みの寸法精
度が要求され、工夫した割にはなかなか歩留を上げるこ
とができない。
【０００６】そこで、この発明の目的は、フリップチッ
プ方式でチップを基板に実装する際に歩留を高めること
ができるチップと基板の電極構造およびマルチチップモ
ジュールを提供することにある。
プ方式でチップを基板に実装する際に歩留を高めること
ができるチップと基板の電極構造およびマルチチップモ
ジュールを提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、第１の発明のチップと基板の電極構造は、フリップ
チップ方式で接続されるチップと基板の電極構造であっ
て、上記チップの表面には、断面が長円をなす柱状のバ
ンプ電極が、上記断面の長手方向をそろえた状態で所定
の間隔で複数並べて設けられる一方、上記基板の表面に
は、上記バンプ電極が当接する箇所に、一方向に長い閉
領域をなすパッドが、上記バンプ電極の断面の長手方向
と直交する向きに設けられていることを特徴としてい
る。
め、第１の発明のチップと基板の電極構造は、フリップ
チップ方式で接続されるチップと基板の電極構造であっ
て、上記チップの表面には、断面が長円をなす柱状のバ
ンプ電極が、上記断面の長手方向をそろえた状態で所定
の間隔で複数並べて設けられる一方、上記基板の表面に
は、上記バンプ電極が当接する箇所に、一方向に長い閉
領域をなすパッドが、上記バンプ電極の断面の長手方向
と直交する向きに設けられていることを特徴としてい
る。
【０００８】また、第２の発明のチップと基板の電極構
造は、フリップチップ方式で接続されるチップと基板の
電極構造であって、上記チップの表面には、所定の断面
寸法を有する柱状のバンプ電極と上記バンプ電極の断面
よりも寸法が大きい面状のパッドとが所定の間隔で交互
に並べて設けられる一方、上記基板の表面には、上記チ
ップのバンプ電極が当接する箇所に、上記チップのパッ
ドと略同一寸法のパッドが設けられ、かつ、上記チップ
のパッドが面する箇所に、上記チップのバンプ電極と略
同一寸法のバンプ電極が設けられていることを特徴とし
ている。
造は、フリップチップ方式で接続されるチップと基板の
電極構造であって、上記チップの表面には、所定の断面
寸法を有する柱状のバンプ電極と上記バンプ電極の断面
よりも寸法が大きい面状のパッドとが所定の間隔で交互
に並べて設けられる一方、上記基板の表面には、上記チ
ップのバンプ電極が当接する箇所に、上記チップのパッ
ドと略同一寸法のパッドが設けられ、かつ、上記チップ
のパッドが面する箇所に、上記チップのバンプ電極と略
同一寸法のバンプ電極が設けられていることを特徴とし
ている。
【０００９】また、第３の発明のマルチチップモジュー
ルは、基板に搭載した第１のチップにフリップチップ方
式で第２のチップを接続して構成されるマルチチップモ
ジュールであって、上記第２のチップの表面には、断面
が長円をなす柱状のバンプ電極が、上記断面の長手方向
をそろえた状態で所定の間隔で複数並べて設けられる一
方、上記第１のチップの表面には、上記バンプ電極が当
接する箇所に、一方向に長い閉領域をなすパッドが、上
記バンプ電極の断面の長手方向と直交する向きに設けら
れていることを特徴としている。
ルは、基板に搭載した第１のチップにフリップチップ方
式で第２のチップを接続して構成されるマルチチップモ
ジュールであって、上記第２のチップの表面には、断面
が長円をなす柱状のバンプ電極が、上記断面の長手方向
をそろえた状態で所定の間隔で複数並べて設けられる一
方、上記第１のチップの表面には、上記バンプ電極が当
接する箇所に、一方向に長い閉領域をなすパッドが、上
記バンプ電極の断面の長手方向と直交する向きに設けら
れていることを特徴としている。
【００１０】また、第４の発明のマルチチップモジュー
ルは、基板に搭載した第１のチップにフリップチップ方
式で第２のチップを接続して構成されるマルチチップモ
ジュールであって、上記第２のチップの表面には、所定
の断面寸法を有する柱状のバンプ電極と上記バンプ電極
の断面よりも寸法が大きい面状のパッドとが所定の間隔
で交互に並べて設けられる一方、上記第１のチップの表
面には、上記第２のチップのバンプ電極が当接する箇所
に、上記第２のチップのパッドと略同一寸法のパッドが
設けられ、かつ、上記第２のチップのパッドが面する箇
所に、上記第２のチップのバンプ電極と略同一寸法のバ
ンプ電極が設けられていることを特徴としている。
ルは、基板に搭載した第１のチップにフリップチップ方
式で第２のチップを接続して構成されるマルチチップモ
ジュールであって、上記第２のチップの表面には、所定
の断面寸法を有する柱状のバンプ電極と上記バンプ電極
の断面よりも寸法が大きい面状のパッドとが所定の間隔
で交互に並べて設けられる一方、上記第１のチップの表
面には、上記第２のチップのバンプ電極が当接する箇所
に、上記第２のチップのパッドと略同一寸法のパッドが
設けられ、かつ、上記第２のチップのパッドが面する箇
所に、上記第２のチップのバンプ電極と略同一寸法のバ
ンプ電極が設けられていることを特徴としている。
【００１１】
【作用】第１の発明(または第３の発明)では、チップ
(または第２のチップ)側に設けられた断面が長円をなす
柱状のバンプ電極と、基板(または第１のチップ)側に設
けられた一方向に長い閉領域をなすパッドとが、長手方
向が互いに直交する向きに設けられているので、実装の
際に、互いの長さ分だけ位置ずれが許容される。すなわ
ち、チップ側,基板側がそれぞれが長手方向に位置ずれ
したとしても、互いの長さに収まる位置ずれ量であれ
ば、バンプ電極とパッドとの接触が保たれる。ここで、
上記バンプ電極の断面とパッドの長手方向の寸法は、い
ずれも従来の電極やパッドの寸法(最大寸法)よりも大き
く設計される。一方向に長い形状となっているので、チ
ップ端子数が多い場合にも電極間隔を容易に確保できる
からである。したがって、実装の際の歩留が高まる。
(または第２のチップ)側に設けられた断面が長円をなす
柱状のバンプ電極と、基板(または第１のチップ)側に設
けられた一方向に長い閉領域をなすパッドとが、長手方
向が互いに直交する向きに設けられているので、実装の
際に、互いの長さ分だけ位置ずれが許容される。すなわ
ち、チップ側,基板側がそれぞれが長手方向に位置ずれ
したとしても、互いの長さに収まる位置ずれ量であれ
ば、バンプ電極とパッドとの接触が保たれる。ここで、
上記バンプ電極の断面とパッドの長手方向の寸法は、い
ずれも従来の電極やパッドの寸法(最大寸法)よりも大き
く設計される。一方向に長い形状となっているので、チ
ップ端子数が多い場合にも電極間隔を容易に確保できる
からである。したがって、実装の際の歩留が高まる。
【００１２】また、第２の発明(または第４の発明)で
は、チップ(または第２のチップ)の表面にバンプ電極と
パッドとが交互に設けられる一方、基板(または第１の
チップ)の表面にバンプ電極とパッドとが交互に設けら
れ、これらが組み合わされる。したがって、実装の際、
チップ側と基板側とが相対的に位置ずれしたとしても、
上記パッドの寸法に収まる位置ずれ量であれば、バンプ
電極とパッドとの接触が保たれる。ここで、上記パッド
は、断面寸法が小さいバンプ電極と交互に設けられてい
るので、従来のパッドよりも大きく設計される。したが
って、実装の際の歩留が高まる。
は、チップ(または第２のチップ)の表面にバンプ電極と
パッドとが交互に設けられる一方、基板(または第１の
チップ)の表面にバンプ電極とパッドとが交互に設けら
れ、これらが組み合わされる。したがって、実装の際、
チップ側と基板側とが相対的に位置ずれしたとしても、
上記パッドの寸法に収まる位置ずれ量であれば、バンプ
電極とパッドとの接触が保たれる。ここで、上記パッド
は、断面寸法が小さいバンプ電極と交互に設けられてい
るので、従来のパッドよりも大きく設計される。したが
って、実装の際の歩留が高まる。
【００１３】
【実施例】以下、この発明のチップと基板の電極構造を
実施例により詳細に説明する。
実施例により詳細に説明する。
【００１４】図１は、この発明の第１実施例のチップと
基板の電極構造を示している。同図(a)に示すように、
チップ１の表面周縁には、断面が長円をなす柱状(紙面
に垂直に延びている)のバンプ電極１０１が、所定の間
隔で複数並べて設けらている。上記断面の長手方向はチ
ップ周縁に対して斜め４５°にそろえられている。一
方、図示しない基板の表面には、上記バンプ電極１０１
が当接すべき箇所に、一方向に長い閉領域をなすパッド
が、上記バンプ電極１０１の断面の長手方向と直交する
向きに設けられている。そして、フリップチップ方式に
よって、上記チップ１を上記基板に直接フェイスダウン
でボンディングした場合、同図(b)に示す状態となる。
同図(b)は、簡単のため、基板側はパッド２０１のみを
示している。
基板の電極構造を示している。同図(a)に示すように、
チップ１の表面周縁には、断面が長円をなす柱状(紙面
に垂直に延びている)のバンプ電極１０１が、所定の間
隔で複数並べて設けらている。上記断面の長手方向はチ
ップ周縁に対して斜め４５°にそろえられている。一
方、図示しない基板の表面には、上記バンプ電極１０１
が当接すべき箇所に、一方向に長い閉領域をなすパッド
が、上記バンプ電極１０１の断面の長手方向と直交する
向きに設けられている。そして、フリップチップ方式に
よって、上記チップ１を上記基板に直接フェイスダウン
でボンディングした場合、同図(b)に示す状態となる。
同図(b)は、簡単のため、基板側はパッド２０１のみを
示している。
【００１５】このように、バンプ電極１０１と、基板側
に設けられた一方向に長い閉領域をなすパッド２０１と
が、長手方向が互いに直交するので、実装の際に、互い
の長さ分だけ位置ずれが許容される。すなわち、バンプ
電極１０１側,パッド２０１側がそれぞれが長手方向Ａ,
Ｂに位置ずれしたとしても、互いの長さに収まる位置ず
れ量であれば、バンプ電極１０１とパッド２０１との接
触が保たれる。ここで、上記バンプ電極１０１の断面と
パッド２０１の長手方向の寸法は、いずれも従来の電極
やパッドの寸法(最大寸法)よりも大きく設計される。一
方向に長い形状となっているので、チップ端子数が多い
場合にも電極間隔を容易に確保できるからである。した
がって、この電極構造によって、実装の際の歩留を高め
ることができる。
に設けられた一方向に長い閉領域をなすパッド２０１と
が、長手方向が互いに直交するので、実装の際に、互い
の長さ分だけ位置ずれが許容される。すなわち、バンプ
電極１０１側,パッド２０１側がそれぞれが長手方向Ａ,
Ｂに位置ずれしたとしても、互いの長さに収まる位置ず
れ量であれば、バンプ電極１０１とパッド２０１との接
触が保たれる。ここで、上記バンプ電極１０１の断面と
パッド２０１の長手方向の寸法は、いずれも従来の電極
やパッドの寸法(最大寸法)よりも大きく設計される。一
方向に長い形状となっているので、チップ端子数が多い
場合にも電極間隔を容易に確保できるからである。した
がって、この電極構造によって、実装の際の歩留を高め
ることができる。
【００１６】図２は、この発明の第２実施例のチップと
基板の電極構造を示している。同図(b)に示すように、
チップ１０の表面には、所定の径寸法を有する円柱状の
バンプ電極１０２と正方形のパッド１１２とが所定の間
隔で交互に並べて設けられている。上記パッド１１２
は、上記バンプ電極１０２の断面よりも大きい寸法に設
定されている。一方、基板の表面には、上記チップ１０
のバンプ電極１０２が当接すべき箇所に、上記チップ１
０のパッド１１２と略同一寸法のパッドが設けられ、か
つ、上記チップ１０のパッド１１２が面する箇所に、上
記チップ１０のバンプ電極１０２と略同一寸法のバンプ
電極が設けられている。そして、フリップチップ方式に
よって、上記チップ１０を上記基板２０に直接フェイス
ダウンでボンディングした場合、図２(b)および図３に
示す状態となる。図２(b)は、簡単のため、基板側はパ
ッド２０２,バンプ電極２１２のみを示している。図３
は、実装状態を側方から見たところを示している。
基板の電極構造を示している。同図(b)に示すように、
チップ１０の表面には、所定の径寸法を有する円柱状の
バンプ電極１０２と正方形のパッド１１２とが所定の間
隔で交互に並べて設けられている。上記パッド１１２
は、上記バンプ電極１０２の断面よりも大きい寸法に設
定されている。一方、基板の表面には、上記チップ１０
のバンプ電極１０２が当接すべき箇所に、上記チップ１
０のパッド１１２と略同一寸法のパッドが設けられ、か
つ、上記チップ１０のパッド１１２が面する箇所に、上
記チップ１０のバンプ電極１０２と略同一寸法のバンプ
電極が設けられている。そして、フリップチップ方式に
よって、上記チップ１０を上記基板２０に直接フェイス
ダウンでボンディングした場合、図２(b)および図３に
示す状態となる。図２(b)は、簡単のため、基板側はパ
ッド２０２,バンプ電極２１２のみを示している。図３
は、実装状態を側方から見たところを示している。
【００１７】このように、チップ１０の表面にバンプ電
極１０２とパッド１１２とが交互に設けられる一方、基
板２０の表面にバンプ電極２１２とパッド２０２とが交
互に設けられ、これらが組み合わされる。したがって、
実装の際、チップ１０側と基板２０側とが相対的に位置
ずれしたとしても、上記パッド１１２,２０２の寸法に
収まる位置ずれであれば、バンプ電極１０２,２１２と
パッド１１２,２０２との接触がいずれも保たれる。こ
こで、上記パッド１１２,２０２は、それぞれ断面寸法
が小さいバンプ電極１０２,２１２と交互に設けられて
いるので、従来のパッドよりも大きく設計される。した
がって、実装の際の歩留を高めることができる。なお、
図２(b)では、パッド１１２,２０２が重なっているが、
これらは高さが異なっているので、互いに接触すること
はない。
極１０２とパッド１１２とが交互に設けられる一方、基
板２０の表面にバンプ電極２１２とパッド２０２とが交
互に設けられ、これらが組み合わされる。したがって、
実装の際、チップ１０側と基板２０側とが相対的に位置
ずれしたとしても、上記パッド１１２,２０２の寸法に
収まる位置ずれであれば、バンプ電極１０２,２１２と
パッド１１２,２０２との接触がいずれも保たれる。こ
こで、上記パッド１１２,２０２は、それぞれ断面寸法
が小さいバンプ電極１０２,２１２と交互に設けられて
いるので、従来のパッドよりも大きく設計される。した
がって、実装の際の歩留を高めることができる。なお、
図２(b)では、パッド１１２,２０２が重なっているが、
これらは高さが異なっているので、互いに接触すること
はない。
【００１８】図４は、この発明の第３実施例のマルチチ
ップモジュールを示している。この例では、モジュール
用の基板３０にワイヤボンディングやＴＡＢ(テープ・
オートメイテッド・ボンディング)、フリップチップ・
ボンディングなどの手段でチップ４０,５０を搭載・接
続し、さらに、フリップチップ方式によって、チップ４
０,５０上にチップ６０をブリッジ状に搭載・接続して
いる。上記チップ４０,５０とチップ６０との間は、第
１実施例または第２実施例において、基板をチップ６０
に置き換えた構成となっている。すなわち、図１(b)に
示すように、バンプ電極１０１とパッド２０１との長手
方向が互いに直交する状態、または、図３に示すよう
に、チップ１０の表面にバンプ電極１０２とパッド１１
２とが交互に設けられる一方、基板２０の表面にバンプ
電極２１２とパッド２０２とが交互に設けられ、これら
が組み合わされた状態となっている。この場合も、第１
実施例,第２実施例と同様に、実装の際の歩留を高める
ことができる。
ップモジュールを示している。この例では、モジュール
用の基板３０にワイヤボンディングやＴＡＢ(テープ・
オートメイテッド・ボンディング)、フリップチップ・
ボンディングなどの手段でチップ４０,５０を搭載・接
続し、さらに、フリップチップ方式によって、チップ４
０,５０上にチップ６０をブリッジ状に搭載・接続して
いる。上記チップ４０,５０とチップ６０との間は、第
１実施例または第２実施例において、基板をチップ６０
に置き換えた構成となっている。すなわち、図１(b)に
示すように、バンプ電極１０１とパッド２０１との長手
方向が互いに直交する状態、または、図３に示すよう
に、チップ１０の表面にバンプ電極１０２とパッド１１
２とが交互に設けられる一方、基板２０の表面にバンプ
電極２１２とパッド２０２とが交互に設けられ、これら
が組み合わされた状態となっている。この場合も、第１
実施例,第２実施例と同様に、実装の際の歩留を高める
ことができる。
【００１９】
【発明の効果】以上より明らかなように、第１の発明ま
たは第３の発明によれば、チップ(または第２のチップ)
側に設けられた断面が長円をなす柱状のバンプ電極と、
基板(または第１のチップ)側に設けられた一方向に長い
閉領域をなすパッドとが、長手方向が互いに直交する向
きに設けられているので、実装の際に、互いの長さ分だ
け位置ずれを許容でき、この結果、実装の際の歩留を高
めることができる。
たは第３の発明によれば、チップ(または第２のチップ)
側に設けられた断面が長円をなす柱状のバンプ電極と、
基板(または第１のチップ)側に設けられた一方向に長い
閉領域をなすパッドとが、長手方向が互いに直交する向
きに設けられているので、実装の際に、互いの長さ分だ
け位置ずれを許容でき、この結果、実装の際の歩留を高
めることができる。
【００２０】また、第２の発明または第４の発明によれ
ば、チップ(または第２のチップ)の表面にバンプ電極と
パッドとが交互に設けられる一方、基板(または第１の
チップ)の表面にバンプ電極とパッドとが交互に設けら
れ、これらが組み合わされるので、実装の際、チップ側
と基板側とが相対的に位置ずれしたとしても、上記パッ
ドの寸法に収まる位置ずれ量であれば、バンプ電極とパ
ッドとの接触を保つことができる。したがって、実装の
際の歩留を高めることができる。
ば、チップ(または第２のチップ)の表面にバンプ電極と
パッドとが交互に設けられる一方、基板(または第１の
チップ)の表面にバンプ電極とパッドとが交互に設けら
れ、これらが組み合わされるので、実装の際、チップ側
と基板側とが相対的に位置ずれしたとしても、上記パッ
ドの寸法に収まる位置ずれ量であれば、バンプ電極とパ
ッドとの接触を保つことができる。したがって、実装の
際の歩留を高めることができる。
【図１】 この発明の第１実施例のチップと基板の電極
構造を示す平面図である。
構造を示す平面図である。
【図２】 この発明の第２実施例のチップと基板の電極
構造を示す平面図である。
構造を示す平面図である。
【図３】 上記第２実施例のチップと基板の実装状態を
側方から見たところを示す図である。
側方から見たところを示す図である。
【図４】 この発明の第３実施例のマルチチップモジュ
ールを示す斜視図である。
ールを示す斜視図である。
【図５】 従来のマルチチップモジュールを示す斜視図
である。
である。
【図６】 従来のフリップチップ方式によるチップと基
板の実装状態を側方から見たところを示す図である。
板の実装状態を側方から見たところを示す図である。
１,１０ チップ ２０ 基板 ３０ モジュール用基板 ３１ 電極ピン ４０,５０ 第１のチップ ６０ 第２のチップ １０１,１０２,２１２ バンプ電極 １１２,２０１,２０２ パッド
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/065 25/07 25/18 Ｈ０１Ｒ 4/04 9057−5Ｅ 7220−4Ｍ Ｈ０１Ｌ 25/08 Ｂ
Claims (4)
- 【請求項１】 フリップチップ方式で接続されるチップ
と基板の電極構造であって、 上記チップの表面には、断面が長円をなす柱状のバンプ
電極が、上記断面の長手方向をそろえた状態で所定の間
隔で複数並べて設けられる一方、 上記基板の表面には、上記バンプ電極が当接する箇所
に、一方向に長い閉領域をなすパッドが、上記バンプ電
極の断面の長手方向と直交する向きに設けられているこ
とを特徴とするチップと基板の電極構造。 - 【請求項２】 フリップチップ方式で接続されるチップ
と基板の電極構造であって、 上記チップの表面には、所定の断面寸法を有する柱状の
バンプ電極と上記バンプ電極の断面よりも寸法が大きい
面状のパッドとが所定の間隔で交互に並べて設けられる
一方、 上記基板の表面には、上記チップのバンプ電極が当接す
る箇所に、上記チップのパッドと略同一寸法のパッドが
設けられ、かつ、上記チップのパッドが面する箇所に、
上記チップのバンプ電極と略同一寸法のバンプ電極が設
けられていることを特徴とするチップと基板の電極構
造。 - 【請求項３】 基板に搭載した第１のチップにフリップ
チップ方式で第２のチップを接続して構成されるマルチ
チップモジュールであって、 上記第２のチップの表面には、断面が長円をなす柱状の
バンプ電極が、上記断面の長手方向をそろえた状態で所
定の間隔で複数並べて設けられる一方、 上記第１のチップの表面には、上記バンプ電極が当接す
る箇所に、一方向に長い閉領域をなすパッドが、上記バ
ンプ電極の断面の長手方向と直交する向きに設けられて
いることを特徴とするマルチチップモジュール。 - 【請求項４】 基板に搭載した第１のチップにフリップ
チップ方式で第２のチップを接続して構成されるマルチ
チップモジュールであって、 上記第２のチップの表面には、所定の断面寸法を有する
柱状のバンプ電極と上記バンプ電極の断面よりも寸法が
大きい面状のパッドとが所定の間隔で交互に並べて設け
られる一方、 上記第１のチップの表面には、上記第２のチップのバン
プ電極が当接する箇所に、上記第２のチップのパッドと
略同一寸法のパッドが設けられ、かつ、上記第２のチッ
プのパッドが面する箇所に、上記第２のチップのバンプ
電極と略同一寸法のバンプ電極が設けられていることを
特徴とするマルチチップモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17792A JPH05182971A (ja) | 1992-01-06 | 1992-01-06 | チップと基板の電極構造およびマルチチップモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17792A JPH05182971A (ja) | 1992-01-06 | 1992-01-06 | チップと基板の電極構造およびマルチチップモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05182971A true JPH05182971A (ja) | 1993-07-23 |
Family
ID=11466730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17792A Pending JPH05182971A (ja) | 1992-01-06 | 1992-01-06 | チップと基板の電極構造およびマルチチップモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05182971A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5441917A (en) * | 1992-07-17 | 1995-08-15 | Lsi Logic Corporation | Method of laying out bond pads on a semiconductor die |
| JP2004127974A (ja) * | 2002-09-30 | 2004-04-22 | Oki Electric Ind Co Ltd | Ｃｏｆテープキャリア、半導体素子、半導体装置 |
| JP2006287058A (ja) * | 2005-04-01 | 2006-10-19 | Matsushita Electric Ind Co Ltd | 基板の実装構造及びメモリーカード |
| JP2011171661A (ja) * | 2010-02-22 | 2011-09-01 | Fujitsu Semiconductor Ltd | 半導体素子及び半導体装置の製造方法 |
-
1992
- 1992-01-06 JP JP17792A patent/JPH05182971A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5441917A (en) * | 1992-07-17 | 1995-08-15 | Lsi Logic Corporation | Method of laying out bond pads on a semiconductor die |
| JP2004127974A (ja) * | 2002-09-30 | 2004-04-22 | Oki Electric Ind Co Ltd | Ｃｏｆテープキャリア、半導体素子、半導体装置 |
| US6809406B2 (en) | 2002-09-30 | 2004-10-26 | Oki Electric Industry Co., Ltd. | COF tape carrier, semiconductor element, COF semiconductor device, and method for manufacturing of COF semiconductor device |
| JP2006287058A (ja) * | 2005-04-01 | 2006-10-19 | Matsushita Electric Ind Co Ltd | 基板の実装構造及びメモリーカード |
| JP2011171661A (ja) * | 2010-02-22 | 2011-09-01 | Fujitsu Semiconductor Ltd | 半導体素子及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9627366B2 (en) | Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another | |
| JP3516608B2 (ja) | 半導体装置 | |
| US5563445A (en) | Semiconductor device | |
| KR101657330B1 (ko) | 반도체 장치 | |
| US20070176275A1 (en) | Stack of semiconductor chips | |
| JP2002110898A (ja) | 半導体装置 | |
| JP2004031754A (ja) | 積層マルチチップパッケージ、これを構成するチップの製造方法及びワイヤボンディング方法 | |
| US6870249B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR20070040382A (ko) | 플립 칩 구성을 갖는 전기 소자 | |
| US6677219B2 (en) | Method of forming a ball grid array package | |
| US7683485B2 (en) | Semiconductor device | |
| KR20180041811A (ko) | 반도체 소자 | |
| US5897335A (en) | Flip-chip bonding method | |
| JPH05182971A (ja) | チップと基板の電極構造およびマルチチップモジュール | |
| KR100895818B1 (ko) | 반도체 패키지 | |
| US6424049B1 (en) | Semiconductor device having chip-on-chip structure and semiconductor chip used therefor | |
| JPH01298731A (ja) | 半導体装置 | |
| US7224055B2 (en) | Center pad type IC chip with jumpers, method of processing the same and multi chip package | |
| JPH05326621A (ja) | Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置 | |
| JPH10107083A (ja) | 電気回路素子及びその実装体構造 | |
| KR102720129B1 (ko) | 반도체 패키지 | |
| CN112490182B (zh) | 多芯片封装方法 | |
| US20150333041A1 (en) | Semiconductor device and manufacturing method therefor | |
| JPS6041728Y2 (ja) | 半導体装置 | |
| JP2002252304A (ja) | 半導体装置およびこれに用いられる支持基板 |