JP3070145B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3070145B2
JP3070145B2 JP3174622A JP17462291A JP3070145B2 JP 3070145 B2 JP3070145 B2 JP 3070145B2 JP 3174622 A JP3174622 A JP 3174622A JP 17462291 A JP17462291 A JP 17462291A JP 3070145 B2 JP3070145 B2 JP 3070145B2
Authority
JP
Japan
Prior art keywords
solid
state imaging
imaging device
die attach
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3174622A
Other languages
English (en)
Other versions
JPH04370970A (ja
Inventor
光司 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3174622A priority Critical patent/JP3070145B2/ja
Publication of JPH04370970A publication Critical patent/JPH04370970A/ja
Application granted granted Critical
Publication of JP3070145B2 publication Critical patent/JP3070145B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体素子を気密封止
して成るサーディップ構造の半導体装置に関するもので
ある。
【0002】
【従来の技術】最近、OA機器等の画像読み取り装置と
して、固体撮像装置が多く使用されている。この固体撮
像装置は、被写体の情報を正確に取り込むため、その外
形を基準にしてOA機器に取り付けられている。したが
って、固体撮像装置に搭載される固体撮像素子も、固体
撮像装置の外形を基準にして正確に搭載する必要があ
る。このことより、積層セラミック構造では、予め、導
体層の形成と共に位置決め用パターンを形成しておく。
そして、このパターンを基準にして、固体撮像素子を正
確な位置に搭載することができる。また、位置決め用パ
ターンを形成できないサーディップ構造では、固体撮像
装置の基板を成すダイアタッチにリードフレームを搭載
し、このリードフレームを基準に位置決めすることで固
体撮像素子を搭載している。
【0003】
【発明が解決しようとする課題】しかし、上記サーディ
ップ構造の固体撮像装置では、以下のような問題点があ
る。すなわち、ダイアタッチにリードフレームを搭載す
る場合の位置決め精度は、±0.3mm 程度とリードフレー
ムのダイアタッチに対する位置決め精度としては実用上
影響はないが、このリードフレームを基準にして固体撮
像素子を搭載した場合、ダイアタッチに対する固体撮像
素子の誤差は±0.3mm 程度となり、位置精度に大きな影
響を及ぼすことになる。また、リードフレームを基準と
した位置決めは、固体撮像素子との合わせ位置が判断し
にくいので、固体撮像素子の搭載作業が難しい。よって
本発明は、サーディップ構造において、ダイアタッチに
対する固体撮像素子の位置決めを高精度に、且つ、容易
に行うことを可能とする固体撮像装置を提供することを
目的とする。
【0004】
【課題を解決するための手段】本発明は、これらの課題
を解決するために成された半導体装置である。すなわ
ち、半導体素子をダイアタッチ上に搭載し、これらを
して成るサーディップ構造の半導体装置において、
イアタッチの所定箇所に設けられるターゲットと、半導
体素子に設けられ、ターゲットと位置合わせされるマー
クとを備えており、ターゲットがダイアタッチの成形時
に設けられた溝又は突起から成るものである。
【0005】
【作用】ダイアタッチの所定箇所にターゲットが設けら
れるとともに、半導体素子の所定箇所にマークが設けら
れることにより、上記半導体素子ダイアタッチ上に
載するときに、上記マークを上記ターゲットに合わせな
がら正確に位置決めすることができる。また、ターゲッ
トがダイアタッチの成形時に設けられた溝又は突起から
成るため、ダイアタッチに対するターゲットの位置を正
確に設定することができるようになる。
【0006】
【実施例】以下、図面に基づき本発明について説明す
る。図1は本発明を示す一部破断平面図、図2は図1の
A−A線矢視断面の拡大図、図3は本発明のターゲット
部分の拡大図である。図1、図2に示す固体撮像装置1
は、サーディップ構造のものである。この構造は、セラ
ミックで成形したダイアタッチ3にリードフレーム6及
びウインドフレーム9を低融点ガラス7にて固着したパ
ッケージを用い、このダイアタッチ3上に固体撮像素子
2を搭載する。この時、固体撮像素子2に設けたマーク
5をダイアタッチ3に設けたターゲット4に位置合わせ
をしながら、ダイアタッチ3上に搭載する。この固体撮
像素子2をボンディングワイヤー8によりリードフレー
ム6と配線し、ウインドフレーム9の上部を透明ガラス
10で封止することで形成されている。
【0007】次に、ターゲット4部分の拡大図を図3に
ついて説明する。固体撮像素子2を搭載する周辺のダイ
アタッチ3上では、所定箇所、すなわち面上の上下にタ
ーゲット4aと4bが、また、同左右にターゲット4c
と4dが設けられる。このターゲット4(4a、4b、
4c、4d)は、例えばダイアタッチ3の成形と同時に
設けられた溝、若しくは突起等から成るものである。こ
の内4aと4bは、これらを結ぶ対向線4yが、ダイア
タッチ3の短辺3aと略平行となるように形成され、ま
た、4cと4dは、これらを結ぶ対向線4xが、ダイア
タッチ3の長辺3bと略平行となるように形成されてい
る。
【0008】一方、固体撮像素子2の所定箇所、すなわ
ち面上の上下端には、ターゲット4a、4bと対応する
位置にマーク5a、5bが、また、同左右端には、ター
ゲット4c、4dと対応する位置にマーク5c、5dが
設けられている。このマーク5aと5bを結ぶ対向線5
yは、固体撮像素子2の座標軸yと略平行に、また、5
cと5dを結ぶ対向線5xは、固体撮像素子2の座標軸
xと略平行となるように配置されている。
【0009】次に、固体撮像素子2の搭載位置合わせに
ついて説明する。固体撮像素子2をダイアタッチ3上に
搭載するには、このダイアタッチ3の短辺3a、長辺3
bと、上記y、x座標軸とを一致させる必要がある。す
なわち、対向線4yに対向線5yを一致させるように固
体撮像素子2を配置すれば、ダイアタッチ3の短辺3a
と固体撮像素子2の座標軸yとが一致する。その後、対
向線4xに対向線5xが一致するまで固体撮像素子2を
y軸方向に平行移動すれば、ダイアタッチ3の長辺3b
と固体撮像素子2の座標軸xとが一致する。
【0010】以上の位置合わせにより、固体撮像素子2
をダイアタッチ3の短辺3a、長辺3bを基準とした正
確な搭載位置に決定できる。また、画像処理にて上記位
置合わせを行う場合、ターゲット4のうちの必要数4
a、4b…と、マーク5のうちの必要数5a、5b…を
一箇所に寄せて配置すれば位置合わせが行いやすい。ま
た、ターゲット4及びマーク5は図3のような位置に限
定されず、ダイアタッチ3の外形、すなわち3a、3b
と固体撮像素子2の座標軸が一致し、且つその搭載位置
を決定することができるものであればよい。以上、本発
明の実施例を固体撮像装置の例で説明したきたが、この
発明は固体撮像装置に限定されることなく、他の半導体
装置にも適用することができる。
【0011】
【発明の効果】以上説明したように本発明によれば、ダ
イアタッチ上に設けたターゲットに、固体撮像素子に設
けたマークを合わせることで、固体撮像素子の搭載位置
合わせをすることが可能となる。したがって、サーディ
ップ構造の固体撮像装置でも、固体撮像素子を正確な位
置に、しかも容易に搭載することが可能となる。また、
この位置合わせを画像処理にて行えば、固体撮像素子の
搭載時間が短縮でき、生産性が向上する。
【図面の簡単な説明】
【図1】本発明の固体撮像装置を示す一部破断平面図で
ある。
【図2】本発明のA−A線矢視断面の拡大図である。
【図3】本発明のターゲット部分の拡大図である。
【符号の説明】
1 固体撮像装置 2 固体撮像素子 3 ダイアタッチ 4 ターゲット 5 マーク 6 リードフレーム 7 低融点ガラス 8 ボンディングワイヤー 9 ウインドフレーム 10 透明ガラス

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体素子をダイアタッチ上に搭載し、
    これらを封止して成るサーディップ構造の半導体装置に
    おいて、前記ダイアタッチの所定箇所に設けられるターゲット
    と、 前記半導体素子に設けられ、前記ターゲットと位置合わ
    せされるマークとを備えており、 前記ターゲットは前記ダイアタッチの成形時に設けられ
    た溝又は突起から成る ことを特徴とする半導体装置。
  2. 【請求項2】 前記半導体素子は固体撮像素子であるこ
    とを特徴とする請求項1記載の半導体装置。
JP3174622A 1991-06-19 1991-06-19 半導体装置 Expired - Fee Related JP3070145B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3174622A JP3070145B2 (ja) 1991-06-19 1991-06-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3174622A JP3070145B2 (ja) 1991-06-19 1991-06-19 半導体装置

Publications (2)

Publication Number Publication Date
JPH04370970A JPH04370970A (ja) 1992-12-24
JP3070145B2 true JP3070145B2 (ja) 2000-07-24

Family

ID=15981815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3174622A Expired - Fee Related JP3070145B2 (ja) 1991-06-19 1991-06-19 半導体装置

Country Status (1)

Country Link
JP (1) JP3070145B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4571762B2 (ja) * 2001-07-13 2010-10-27 株式会社リコー サーディップ型固体撮像素子
JP2009231805A (ja) * 2008-02-29 2009-10-08 Renesas Technology Corp 半導体装置
JP5468333B2 (ja) * 2009-08-21 2014-04-09 株式会社東海理化電機製作所 リードフレーム、パッケージ型磁気センサ及び電子機器

Also Published As

Publication number Publication date
JPH04370970A (ja) 1992-12-24

Similar Documents

Publication Publication Date Title
JP3070145B2 (ja) 半導体装置
US20030094675A1 (en) Semiconductor device
JP5896752B2 (ja) 半導体パッケージ及びその製造方法
KR100514418B1 (ko) 필름캐리어용도체패턴전사방법과이방법에사용되는마스크및필름캐리어
JP2833174B2 (ja) 半導体素子及びその実装方法
JPS59226568A (ja) 固体撮像装置
US5087963A (en) Glass-sealed semiconductor device
JPS5910237A (ja) 半導体装置およびその製造方法
JP2006084410A (ja) 磁気センサ装置
JPH05335438A (ja) リードレスチップキャリア
JPH065729A (ja) プリント配線板および半導体素子の位置合わせ方法
JPS6327856B2 (ja)
JP2575804B2 (ja) 半導体素子実装装置の位置合せ精度測定具
JPS5887838A (ja) 位置認識方法
JPH0687472B2 (ja) フィルムキャリアテープ
JP3024272B2 (ja) 固体撮像装置
JPS6155931A (ja) 厚膜混成集積回路装置の製造方法
JPS6255300B2 (ja)
KR100458641B1 (ko) Tab 테이프 제조용 노광기의 마스크 정렬 방법
JP2002314059A (ja) 受光素子用パッケージと受光装置の製造方法
JPH0555111A (ja) 半導体装置の製造方法
JP2001077337A (ja) Ccdパッケージ
JPS6148781B2 (ja)
JP2522598B2 (ja) 半導体パッケ―ジ
JP3528366B2 (ja) 集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees